JPS636974A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［４既　　要コ ディジタル画像処理装置において、任意に設定可能な時
間幅を持つラインイネーブル信号とフレームイネーブル
信号を発生することにより、高速性を満足しつつ、自由
な画像サイズを扱うことができ、また特殊効果処理を容
易に実現できるようにした。

［産業上の利用分野］ 本発明はディジタル画像処理装置に係わり、特に自由サ
イズの画像を処理できる画像処理装置に関する。

画像処理装置にはアナログ的に画像処理を行うアナログ
方式と、ディジタル的に画像処理を行うディジタル方式
のものとがある。アナログ方式のものは単一目的用であ
るが、ディジタル方式のものは多目的用で各種の画像処
理を行うことができる。

自由サイズの画像を高速に処理できるディジタル画像処
理装置の実現が要望されている。

［従来の技術］ 従来の画像処理装置は、入力デバイスとしてＴＶカメラ
、スキャナ等を対象とし、出力として市販のＴＶデイス
プレィ等を対象としており、入力される映像信号を処理
するために予め処理できる画像サイズを固定していた。

或いは、自由サイズの画像を処理できる装置はソフトウ
ェア対応でしか実現されていなかった。

［発明が解決しようとする問題点］ 上記従来の画像処理装置においては、前者では自由サイ
ズの画像を扱えず、後者では高速画像処理、即ち１画像
当り１／３０秒のビデオ・レートの処理を実現できない
という問題があった。

本発明は、このような従来の問題点を解消し、自由なサ
イズで高速画像処理ができ、さらに特殊効果処理を容易
に実現できる新規な画像処理装置を提供しようとするも
のである。

［問題点を解決するための手段］ 第１図は本発明の画像処理装置の原理ブロック図を示す
。

第１図において、１は任意の時間幅を設定または保持す
る第１の時間幅設定手段であり、２は第１の時間幅設定
手段により設定された時間幅を発生する第１の時間幅発
生回路である。

３は任意の時間幅を設定または保持する第２の時間幅設
定手段であり、４は第２の時間幅設定手段３の設定した
時間幅を発生する第２の時間幅発生回路である。

第１の時間幅発生回路２および第２の時間幅発生回路４
は、クロックｅを基準としこれを計数することにより、
設定された時間幅を発生する。

第１の時間幅発生回路２は、信号ａにより、第１の時間
幅の間、第２の時間幅発生回路４による第２の時間幅発
生を待たせる。

第２の時間幅発生回路４は、第２の時間幅を発生すると
共に、信号ｇを生成して第１の時間幅発生回路２を初期
化する。

上記の繰返しによって、水平走査の同期のためのライン
イネーブル信号すを生成する。

５は任意の時間幅を設定または保持する第３の時間幅設
定手段であり、６は第３の時間幅設定手段５の設定した
時間幅を発生ずる第３の時間幅発生回路である。

７は任意の時間幅を設定または保持する第４の時間幅設
定手段であり、８は第４の時間幅設定手段７の設定した
時間幅を発生する第４の時間幅発生回路である。

第３の時間幅発生回路６および第４の時間幅発生回路８
は、第２の時間幅発生回路４の発生したラインイネーブ
ル信号すを計数することにより、設定された時間幅を発
生する。

第３の時間幅発生回路６は、信号Ｃにより、第３の時間
幅の間、第４の時間幅発生回路８による第４の時間幅発
生を待たせる。

第４の時間幅発生回路８は、第４の時間幅を発上記の繰
返しによって、垂直走査の同期のためのフレームイネー
ブル信号ｄを生成する。

以上のようにして、第２図に示すような任意に設定可能
な時間幅１および時間１陥２を持つラインイネーブル信
号と、任意に設定可能な時間幅３および時間幅４を持つ
フレームイネーブル信号を生成することができる。

第１図において、ｆは画像データを表すもので、上記の
ラインイネーブル信号すおよびフレームイネーブル信号
ｄを用いて、画像メモリから読み出され・信号す、　　
ｄと一諸に画像処理演算を実行する画像処理回路へ送ら
れる。

［作用］ 第３図は、画像処理装置のシステム構成を示す図である
。

ＴＶカメラ等の入力デバイスから入力される信号は、映
像・同期信号分離回路において映像信号と同期信号（ラ
インイネーブル信号およびフレームイネーブル信号）に
分離され、■に示すように画像処理部へ入力される。

画像処理部では、ラインイネーブル信号およびフレーム
イネーブル信号に基づいて演算制御を実行して映像信号
に所要の処理を加え、■に示すような映像信号と同期信
号として映像・同期信号再合成回路へ出力される。

映像・同期信号再合成回路では、ビディオ信号として合
成し、ＴＶモニタに出力する。

この場合の映像信号と同期信号の関係は、第４図に示す
とおりであり、ＴＶモニタに出力する映像・同期出力再
合成回路では、映像時間のサイクルを入力サイクルと等
しくしてやりさえすれば、入力された映像は１：１の関
係で出方できる。

従って、画像処理部に本発明による同期信号生成回路を
備え、これによりラインイネーブル信号とフレームイネ
ーブル信号をデユーティ比を変えて生成することにより
、処理対象画像を特殊効果処理できるようにすることが
可能となる。

また、ラインイネーブル信号とフレームイネーブル信号
のサイクル時間まで変えて生成することによって、処理
できる画像サイズを自由にすることが可能となる。

［実施例］ 以下第５図〜第７図に示す実施例により、本発明をさら
に具体的に説明する。

第５図は、本発明の実施例のラインイネーブル信号発生
回路を示す図である。

第５図において、２１．２２．２３はそれぞれフリップ
フロップＱ　ｐ、、Ｑ　Ｂ、Ｑ　Ｃ９Ｑ　ｏから構成さ
れる４ビツトのカウンタＩＣである。

カウンタ２Ｌ　２２．２３は、端子ＰおよびＴが共に“
１″のときクロック（ＣＬＫ）をカウントする。

カウンタ２１．２２．２３はまた、ロード信号端子■が
Ｏ″のとき、端子Ａ、Ｂ、Ｃ，Ｄから初期定数データ１
をプリセットすることができる。

端子■「はクリア信号端子であるが、本実施例では常に
“１”に上げられ使用されていない。端子Ｃａｒは損上
げ信号端子である。

カウンタ４１．４２．４３も同一構成のカウンタＩＣで
あり、■が“０”のとき初期定数データ２をプリセット
できる。

カウンタ２１．２２．２３は、外部からの、例えばＴＶ
モニタからのフレーム・スタート（ＦＲ３Ｔ）信号、ま
たはカウンタ４３の最上位Ｑｎの出力が“１”となった
とき、ＮＯＲゲート２４を通じて■を“０”とし初期定
数データ１をプリセットする。

カウンタ２１．２２．２３をプリセントする初期定数デ
ータ１の値は、次のように定める。

定数データ１＝（８００）、ｌ□−Ａ１（ただし、Ａは
クロック周期の倍数で表した時間幅１の値、ｌｌ［Ｘは
１６進値を示す）カウンタ２１は、カウンタ２３の最上
位Ｑｏの出力が“０”の間クロック（ＣＬ　Ｋ）をカウ
ントする。

カウンタ２２は、カウンタ２１の桁上げ信号が上がった
ときクロックをカウントし、カウンタ２３はカウンタ２
１およびカウンタ２２から桁上げの上がったときクロッ
クをカウントする。

カウンタ２１．２２．２３が、ＡＨＩ’Ｘだけカウント
すると、カウンタの値は（８００）１１ｔｘとなり、カ
ウンタ２３の最上位のＱ［、の出力めげ１”となる。こ
の出力はインバータ〆５により反転され、カウンタ２１
の端子Ｐ、Ｔに入れられているから、ここでカウンタ２
Ｌ　２２．２３は停止する。

４１、４２．４３も、カウンタ２１．２２．２３と同一
構成のカウンタＩＣであり・カウンタ２３の最上位ＱＤ
の出力が“０”の間は■が“０”であり、初期定数デー
タ２でプリセットされている。初期定数データ２の値は
・初期定数データ１の場合と同様に、次の値とする。

定数データ２＝（８００）直−Ｂ庫 （ただし、Ｂはクロック周期のみい数で表した時間幅２
の値） 従って、カウンタ４１．４２．４３は、カウンタ２１゜
２２．２３がＡｍのカウントを終了したときから、カウ
ントを開始する。

カウンタ４１．４２．４３が、Ｂ［たけカウントすると
、カウンタの値は（８００）ｍとなり、カウンタ４３の
最上位のＱＣの出力が“１”となる。この出力はインバ
ータ４４により反転され、ＮＯＲゲート２４に入れられ
る。

カウンタ４３の最上位ＱＤの“１”出力または外部から
のＦＲ３Ｔ信号により、カウンタ２Ｌ　２２゜２３はプ
リセットされ、カウンタ２３のＱＤの出力が“Ｏ″とな
るので、カウンタ２Ｌ　２２．２３はカウントを開始し
、カウンタ４２．４２．４３はプリセットされたままの
状態となる。

カウンタ２３の最上位ＱＤの出力はインバータ２５によ
り反転され、ラインイネーブル信号（ＬＮＥπ）として
出力される。

第６図は、本発明の実施例のフレームイネーブル信号発
生回路を示す図である。

第６図のフレームイネーブル発生回路は、第５図のライ
ンイネーブル発生回路とほぼ同様に、カウンタ６１．６
２．６３および８１．８２．８３を主体として構成され
ている。

カウンタ６１．６２．６３および８１．８２．８３にプ
リセットされる初期定数データ３および４は、次の値で
ある。

定数データ３＝（８００）ｌＩｔｘ　　Ｃｏ＋ｘ定数デ
ータ４　＝　（８００）　Ｉ［Ｄｏｎ（ただし、Ｃおよ
びＤはそれぞれ、クロック周期の倍数で表した時間幅３
および４の値）カウンタ６１．６２．６３は、外部から
のフレーム・スタート信号（ＦＲ３Ｔ）またはＮＡＮＤ
ゲート８５の出力が“０”となったとき初期定数データ
３がプリセットされ、これによってカウンタ６３の最上
位ＱＤの出力が“０”となることにより、ラインイネー
ブル信号（ＬＮＥＮ）のカウントを開始する。

カウンタ６１．６２．６３が、Ｃ）［ｒ！だけのカウン
トを終了すると、最上位ＱＤの出力は“１”となり、カ
ウンタ８１．８２．８３はＬＮＥＮ信号のカウントを開
始し、カウンタ６１．６２．６３はカウントを停止する
。

カウンタ６Ｌ　６２．６３ｇがＤユだけのカウントを終
了すると最上位ＱＤの出力は“１”となる。

排他的論理和ゲート８４には、カウンタ６３の最上位Ｑ
Ｄの出力とカウンタ８３の最上位ＱＤの出力とが入力さ
れ、ＮＡＮＤゲート８５には排他的論理和ゲート８４の
出力とカウンタ６３の最上位ＱＤの出力が人力されて、
その出力がフレームイネーブル信号（ＦＲＥＮ）出力と
なる。

フレームイネーブル信号（Ｆ　Ｒ’Ｅ　Ｎ’）　ハ、Ｎ
ＯＲゲート６４に入力され、外部フレーム・スタート信
号（ＦＲ３Ｔ）かフレームイネーブル信号（ＴＲＥＮ）
の何れか“０”となったときカウンタ６１゜６２、６３
がプリセントされる。

従って、外部フレーム・スタート信号（ＦＲ３Ｔ）の周
期が（時間幅３）＋（時間幅４）より長い場合は、カウ
ンタ６１．６２．６３のカウント開始は待たされ、逆の
場合はカウンタ８１．８２．８３のカウントが中止され
、外部フレーム・スタート信号（ＦＲ３Ｔ）に強制的に
同期される。

第７図は、本発明を使用した特殊効果処理の実施例を示
す図である。

第７図の（ａｌに示す第１画像は、まずそのまま画像メ
モリに蓄積し、出力して表示する。

（′ｂ）に示す第２画像は、ラインイネーブルの有効期
間を短くし、第２の映像をその有効期間だけ蓄積し表示
する。

（Ｃ）に示す第３画像は、第２画像の際のラインイネー
ブルの有効期間よりも少し長めにして、その有効期間だ
け蓄積し表示する。

（ｄ）に示す第４画像は、ラインイネーブルの有効期間
を一杯として、蓄積し表示したものである。

このように、ラインイネーブル信号の有効量間長（デユ
ーティ比）を時間の経過とともに制御することにより、
ページめくりを行ったような特殊効果を得ることができ
る。

第７図の例は単なる一例であり、画像メモリに蓄積する
だけの処理例を示したものである。

実際には、フレームイネーブル信号の制御とか、画像処
理部による処理を組み合せることにより、様々な特殊効
果処理を実現することができる。

［発明の効果］ 以上説明のように本発明によれば、ラインイネーブル信
号とフレームイネーブル信号の長さを可変とすることに
より、自由な大きさの画像に対応でき、また周期を変え
ずイネーブル区間を変えることにより画像の特殊効果処
理を可能とするもので、画像処理の自由度を拡げ、その
実用上の効果は極めて大である。

【図面の簡単な説明】

明する図、 第３図は画像処理装置のシステム構成図、第４図は画像
とイネーブル信号の同期関係を説明する図、 第５図は本発明の実施例のラインイネーブル信号発生回
路を示す図、 第６図は本発明の実施例のフレームイネーブル信号発生
回路を示す図、 第７図は本発明を使用した特殊効果処理の実施例を示す
図である。 図面において、 １．３，５．７は時間幅設定手段、 ２．４，６．８は時間幅発生回路、 ２１、２２．２３．４１．４２．４３．６１．６２．６
３．８Ｌ　８２゜８３はカウンタ、 ２４、６４はＮＯＲゲート、 ２５＋　４４．６５はインバータ、 ８４は排他的論理和ゲート、 ８５はＮＡＮＤゲート、 をそれぞれ示す。 、李写も咀ρノ譜定ブロツ７回 、茅　１　　口 ４パ刺匁コ骨４【■ユステを材ゐ咲Ｅホす幻茅　３　（
２ 見ブ艮ビネーブル信う一ρ麿滉り関係と寵甲ずら暖鼻　
４　回 刀蒲色田′！Ｊ２便ｍ乙Ｕン乍肯（１）づご〉＊シ浪、
１ｆ０）枠＋ブリ正示すｌ（そＧ１ジ界　７　図 く壜し４、ｊう、、１渋ン 〆 Ｙ７　口 〈釉未〉 礫蔵Ｈ巨稈（ぞ■２ジ

Claims (1)

1. 【特許請求の範囲】 ディジタル画像処理装置において、 任意の時間幅を設定する第１の時間幅設定手段（１）と
   、 第１の時間幅設定手段（１）に設定された時間幅を発生
   する第１の時間幅発生回路（２）と、任意の時間幅を設
   定する第２の時間幅設定手段（３）と、 第１の時間幅発生回路（２）の発生した時間幅の後、第
   ２の時間幅設定手段（３）に設定された時間幅を発生し
   出力すると共に、第１の時間幅発生回路（２）を初期化
   する信号を出力する第２の時間幅発生回路（４）と、 任意の時間幅を設定する第３の時間幅設定手段（５）と
   、 第３の時間幅設定手段（５）に設定された時間幅を発生
   する第３の時間幅発生回路（６）と、任意の時間幅を設
   定する第４の時間幅設定手段（７）と、 第３の時間幅発生回路（６）の発生した時間幅の後、第
   ４の時間幅設定手段（７）に設定された時間幅を発生し
   出力すると共に、第３の時間幅発生回路（６）を初期化
   する信号を出力する第４の時間幅発生回路（８）とを備
   え、 前記第２の時間幅発生回路（４）の出力する信号をライ
   ンイネーブル信号とし、前記第４の時間幅発生回路（８
   ）の出力する信号をフレームイネーブル信号として、画
   像処理演算制御を行うよう構成したことを特徴とする画
   像処理装置。