JPS6368226U - - Google Patents
Info
- Publication number
- JPS6368226U JPS6368226U JP16248286U JP16248286U JPS6368226U JP S6368226 U JPS6368226 U JP S6368226U JP 16248286 U JP16248286 U JP 16248286U JP 16248286 U JP16248286 U JP 16248286U JP S6368226 U JPS6368226 U JP S6368226U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- demodulation circuit
- reference signal
- type comparator
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
図は本考案の一実施例を示すもので、第１図は
実施例回路の概略構成図、第２図はチヨツパ型比
較器の基本動作を示す図、第３図は本回路の動作
例を示す図である。 １，２，３……スイツチ、４……コンデンサ、
５……インバータ、１０，２０……チヨンパ型比
較器、Ｖａ，Ｖｂ……基準電圧。
実施例回路の概略構成図、第２図はチヨツパ型比
較器の基本動作を示す図、第３図は本回路の動作
例を示す図である。 １，２，３……スイツチ、４……コンデンサ、
５……インバータ、１０，２０……チヨンパ型比
較器、Ｖａ，Ｖｂ……基準電圧。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 複数の論理レベルをとる符号化信号の論理
値を判定する復調回路において、 入力された符号化信号と所定の基準信号とのレ
ベルを比較する比較器としてチヨツパ型の比較器
を用いたことを特徴とする復調回路。 (2) チヨツパ型の比較器は、コンデンサとイン
バータとの直列回路からなり、クロツク信号に同
期して基準信号と符号化信号を交互に入力し、基
準信号の入力時には上記インバータをバイパスし
て前記基準信号と符号化信号とを比較するもので
ある実用新案登録請求の範囲第１項記載の復調回
路。 (3) チヨツパ型の比較器は、同一半導体基板上
に集積されたＭＯＳ回路によつて構成されるもの
である実用新案登録請求の範囲第１項記載の復調
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16248286U JPS6368226U (ja) | 1986-10-23 | 1986-10-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16248286U JPS6368226U (ja) | 1986-10-23 | 1986-10-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6368226U true JPS6368226U (ja) | 1988-05-09 |
Family
ID=31089782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16248286U Pending JPS6368226U (ja) | 1986-10-23 | 1986-10-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6368226U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009048154A (ja) * | 2007-08-20 | 2009-03-05 | Renei Kagi Kofun Yugenkoshi | クロック及びデータの両方を伝送する高伝送速度インターフェース |
-
1986
- 1986-10-23 JP JP16248286U patent/JPS6368226U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009048154A (ja) * | 2007-08-20 | 2009-03-05 | Renei Kagi Kofun Yugenkoshi | クロック及びデータの両方を伝送する高伝送速度インターフェース |