JPS6367917A

JPS6367917A - タイマ−用ｉｃ

Info

Publication number: JPS6367917A
Application number: JP61212999A
Authority: JP
Inventors: Hisashi Matsumoto; 松元　久志
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1986-09-10
Filing date: 1986-09-10
Publication date: 1988-03-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、報知音を発生するタイマーに関するものであ
る。

［従来の技術］従来ブザー等により時刻経過を知らせるものはタイマー
装置と発音装置を組合せた複数のＩＣや電子部品から構
成され、且つ発振を得るのに、水晶やセラミック振動子
、又は高精度の抵抗、コンデンサによって発振回路を構
成しているタイマーがあった。

［発明が解決しようとする問題点］しかし前述の従来技術では、タイマーの発振器を構成す
るのに高精度な部品接続が必要であり、且つ発振周波数
を調整する作業が必要であった６更にコストが低い圧電
ブザーや電極ブザーを用いる際、前記ブザーが共振周波
数帯域を有するので、発振周波数がばらつく事により、
報知音の音圧が不均一になるという欠点を有していた。

［問題点を解決するための手段］本発明のタイマー用ＩＣは、発振回路、分周器、および
発音手段からなるタイマーにおいて、前記発振回路は、
内蔵抵抗と内蔵コンデンサを組合せてなり、前記抵抗又
はコンデンサの値を調整する手段を有することを特徴と
する。

［作用］本発明は、タイマー用ＩＣに、発振回路を内蔵させ、且
つ前記発振回路の発振周波数を調整する手段を有するの
で、発振周波数を分周して得る叩知音の音圧を均等にで
き、且つ精度の高いタイマーを安価に構成することを可
能にする。

［実施例］第１図は本発明の実施例を示すタイマーｍＩｋＪ図であ
る０図に於て１はタイマー用ＩＣであり、報知音と時間
経過をメロディ及び休符にて発生させるものである６図
に於て１０はタイマーをスタートさせるスイッチ、１１
は報知音を鳴らすブザー、１２は前記１１　（タイマー
用ＩＣ）と前記１１（ブザー）に駆動電源を供給する電
池、１３は内蔵抵抗と内蔵コンデンサと帰還インバータ
からなるＣＲ発振回路、１４は分周回路、１５はメロデ
ィのテンポを決めるテンポ発生回路、１６は音符と休符
の長さを決める音符長発生回路、１７はタイミング発生
回路、１８はアドレスカウンタ、１９はテンポと音符長
と音程とメロディの発生順序を記憶させるＲＯＭ、２０
はタイマーのスタート開始、停止を制御するタイマー制
御回路、２１は音の周波数を作り出す音程発生回路、２
２はタイマーメロディ出力制御回路、２３はメロディの
音量を高めるための増幅回路、２４は前記１３ＣＲ発振
凹゛路の抵抗値を変化させる抵抗値調整回路、２５は前
記抵抗値調整回路に調整値を入力する抵抗値調整端子で
ある。なお前記１５．１６．２１は設定値に対応して周
波数を分周するプログラマブル分周器によって構成され
る。又、１９に示されるＲＯＭは他の記憶手段であって
も構わない。（例えばＲＡＭでも良い）このような回路でメロディを鳴らすことが出来且つメロ
ディは記憶されたテンポとリズムによって経過時間を表
現しているものであるので、この回路構成により、バラ
エティに富んだ鳴鐘パターンを有する報知音タイマーを
作ることが出来る。

第２図は、メロディと休符を組合せたタイマー報知音の
一実施例を表現した楽譜である。

この例は、即席ラーメン等の調理時間終了を知らせるも
のであり、図に於て、スタート直後ＡからＢ迄のメロデ
ィが４．５秒鳴り、ＣからＤを１３回繰り返し、スター
トから１分後にＥに示したピッピッが鳴る。更にＧから
Ｈを１３回繰り返しスタートから２分後に！に示したピ
ッピッ・ピッピッが鳴る。（ピッピッで１分、ピッピッ
・ピッピッで２分経過が識別できる）　次にＫからＭを
１２回繰り返し、スタートから３分後が、楽譜の０の位
置となり、０からＰのメロディが２回鳴って、タイマー
動作が停止する。

なお、経過時間はテンポ（第２図に於ては）＝１２０、
ノー６０を用いた）と音符長（第２図に於てはｆｉＪ＝
Ｊ−；ＪＪｏを用いた）によって放定した。（）＝１２
０での−は、（０，５拍×６０÷１２０士）０．２５秒
であり、−＝６゛０での賃は（４拍×６０÷６０＝）４
秒である。）このように、楽しく便用できるメロディタイマーに於て
、発振周波数が大きく狂えば、経過時間の報知が不正確
になり、タイマーの機能を果さなくなり、且つ発音体に
圧電ブザー（又は電極ブザー）を用いると、該ブザーは
共振帯域を有するので、音圧が極端に上下してしまい、
極端な例では音が歪んでしまい、不快な音になってしま
うという欠点が生ずる。

これを防止するには、水晶振動子等を用いれば良いが水
晶振動子自体が高価な部品であるので、コストアップに
なってしまう。

一方、抵抗とコンデンサを用いた発振回路方式で、帰還
インバータをＩＣに内蔵した場合、ＩＣの製造ロット内
と、ロフト間のバラツキ両者を含めると、同一抵抗値、
コンデンサ値であっても１０〜数１０％、発振周波数が
分布してしまう。このため、抵抗をＩＣ外部に接続し、
可変抵抗器、又は抵抗値の量る抵抗を多数用意しておき
、−ｍ毎、発振周波数を測定しながら抵抗値調整を行な
う必要があり、やはりコストアップになってしまう。

本発明は、前述の欠点を解消する事を目的とするもので
あり、ＣＲ発振方式をとり、帰還インバータ、抵抗、コ
ンデンサの三要素を全てタイマー用ＩＣに内蔵し、且つ
該抵抗又はコンデンサの値を調整する手段を有すること
により、発振周波数のバラツキを少なくさせることがで
きるようにす６一るものである、以下本発明の詳細な説明する。

第３図は本発明の実施例を示すＣＲ発撤回路である。図
に於て１３は第１図にも示したＣＲ発１辰回路であり、
３０と３１は発振のための抵抗、３２は発振のためのコ
ンデンサ、３３．３４．３５．３６．３７は発振周波数
を調整するための抵抗値切換端子である。

第３図に示したＣＲ発振回路に於る発（８周波数ｆｏ　
ｓ　ｃと低換値Ｒ、コンデンサＣの関係は士ｏｓｃ＝１
／（ＫＣＲ）但しＫは定数である６ＣとＲ毎れを変化さ
せても、周波数は変化するが、本実施例では、面積的に
有利な抵抗（ｉｒｌを変化させて調整する。（コンデン
サの値は、内蔵値にて固定である）第３図に於て、抵抗３０の抵抗値をＲｏとし、本来の設
定値より小さな値にしておく。抵抗３１の抵抗値をｒと
し、−個所の抵抗から均等に分割される。

第４図は、抵抗成牛状態を示すＣ−ＭＯ５ＩＣの部分断
面図である。図に於て、４０はＩＣ基板のＮ一層、４１
は抵抗を成牛するＰ一層、４２は絶縁層、４３はＡＬ配
線層と前記Ｐ一層を接続する為のＰ＋層、４４．４５．
４６．４７は前記３４．３５，３６．３７の抵抗値切換
端子に接続するＡＬ配線層である。図に於てＲＯｌｒで
抵抗体自体の位置を示した。

本実施例の発振周波数の調整は、ＩＣを、出荷する際の
ＩＣテスター検査工程にて、ＩＣに電圧を与え、発振を
させ、ブザー１１を接続する端子からの出力波形から逆
算して、発振周波数をカウントする。（又は、発振回路
に、端子を設けて直接、発振周波数を測定しても良い）抵抗値切換端子の接続位置決定は、第３図の３３を３４
に接続した場合と、３７に接続した場合の周波数を）Ｒ
１定し、比例配分で、接続部を決定する。

尚、本実施例では、ヒユーズを用いて、抵抗値切換端子
を固定する。

発振周波数の変化は次式で算出できる。

（１）３３と３４結線の場合士ｏ　ｓ　ｃｏ　＝　１／　（ＫＣＲｏ）（２）３３と
３５結線の場合ｉｏ　ｇｃｌ　＝１／　（ＫＣ（Ｒｏ＋ｒ））（３）３
３と３６結線の場合ｔｏｓｃ２　＝１／　（ＫＣ（ｎｏ＋２　ｒ））（４）
３３と３７結線の場合ｆｏ　ｓ　ｃ３　＝　１／　（ＫＣ（Ｒｏ　＋３　ｒ）
　）尚、必要とされる発振周波数精度に於て、抵抗ｒと
、抵抗切換端子を増やせば良い。

具体的な、抵抗調整回路を、以下第５図にて説明する。

４８．４９．５０は発振用インバータであり、４８には
発振開始信号であるＳＳから入力されるようにナントゲ
ートより構成されている。３２は発振用コンデンサ、５
１はバッファーアンプである。３１は抵抗ｒ５３４〜３
７は抵抗の分割点、５ＷＩ−８Ｗ４は分割点を選択する
ためのトランスミッションゲート、５２．５３は分割点
３４〜３７のいずれかを選択するためのヒユーズＲＯＭ
であり５ＥＬＩ　、５ＥＬ２から入力される溶断型流に
より選択的に切断される。５４．５５はプルアップ抵抗
となるＭＯＳ）ランジスタであり、消費電流を減少させ
るため高抵抗に構成させる。６０はナントゲート５６〜
５９を含むデコーダーであり２ビット信号を４ビツトの
選択信号に変換する。　次に動作を説明する。ヒユーズ
５２，１５３のいずれもが切断されていないときには、
５２゜５３の抵抗値はプルアップ抵抗５４．５５より低
いので６１．６２の電位はローとなり、ナントゲート５
９の出力がハイとなり他のナントゲートの出力はローと
なる。従ってＳＷ４がオンとなり、ＲＬ発振回路の抵抗
値はＲＤ＋３ｒとなる。ヒユーズ５３に５ＥＬ２端子を
通じて大電流を流し溶断した場合には、プルアップ抵抗
５ｒにより６２はハイとなり、６１はローのままである
のでナントゲート５８の出力がハイ、他のナントゲート
の出力はローとなりＳＷ３がオンとなり、抵抗はＲ１２
＋　２　ｒとなる。以下同様に、ヒユーズ５２を溶断す
るとＳＷ２がオンとなり抵抗はＲ１２＋ｒ、ヒユーズ５
２．５３の双方を溶断するとＳＷＩがオンとなり抵抗は
ＲＤとなる。

以上のように第５図の実施例によれば２個のヒユーズＲ
ＯＭによりＲＬ発振回路の１１ξｊＩ′ｌ、を４種類に
設定することができる。また抵抗に変えて二ｉンデンサ
ーを種々設けて選択することによりＩｔ　Ｌ発振回路の
周波数を調整することができる。さらに、ヒユーズＲＯ
Ｍに変えて他の不揮発性メーモリーである。ＦＡＭＯ３
ＭＮＯＳ等も用いることができる。

［発明の効果］本発明は、報知音をメロディ−や、断続−ｒ丁で時刻経
過を知らせるタイマーに於て、ｆｆｉ　Ｊｈ１回路素子
を全てＩＣに内蔵し、且つ発振周波数を変化させる素子
の調整手段を持たせたので、必要な精度を有するタイマ
ーを、低コストで市場にＪｌｂ供出来る。

又、ブザーを鳴らす出力の周波数のバラツキも少くなる
ので、音圧が均一になり、ブザーの供１１１１による不
快な音を防ぐことが由来る

【図面の簡単な説明】

第１図は本発明の一実施例を示すタイマー構成図である
。第２図は本発明によるメロディと休符を組合せたタイマ
ー報知音の一実施例を表現した楽譜を示す図である。第３図は本発明の実施例を示すＣＲ発振回路図である。第４図は本発明によるＣＲ発振回路の抵抗成虫状態を示
すＣ−ＭＯ８ＩＣの部分断面図である。ｆ５５図は本発明に用いるのＫＲ発振回路と抵抗調整手
段の回路例を示す回路図である。以上出願人　セイコーエプソン　株式会社代理人弁理士　最　上　　務　（他１名）Ｊ：１ｚ。第３図

Claims

【特許請求の範囲】１）発振回路、分周器、発音手段からなり、前記発振回
路は内蔵抵抗と内蔵コンデンサを組合せてなり、前記抵
抗又はコンデンサの値を調整する手段を有することを特
徴とするタイマー用ＩＣ。２）前記調整手段は、ヒューズであることを特徴とする
特許請求の範囲第一項記載のタイマー用ＩＣ。