JPS6365785A - Video output circuit - Google Patents

Video output circuit

Info

Publication number
JPS6365785A
JPS6365785A JP20914286A JP20914286A JPS6365785A JP S6365785 A JPS6365785 A JP S6365785A JP 20914286 A JP20914286 A JP 20914286A JP 20914286 A JP20914286 A JP 20914286A JP S6365785 A JPS6365785 A JP S6365785A
Authority
JP
Japan
Prior art keywords
collector
transistor
video signal
potential
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20914286A
Other languages
Japanese (ja)
Other versions
JPH07121093B2 (en
Inventor
Shinichiro Miura
三浦 伸一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20914286A priority Critical patent/JPH07121093B2/en
Publication of JPS6365785A publication Critical patent/JPS6365785A/en
Publication of JPH07121093B2 publication Critical patent/JPH07121093B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)

Abstract

PURPOSE:To simplify the circuit constitution without requiring a DC recovery circuit by changing its collector potential in response to a pedestal potential of a video signal of a collector of transistors (TRs) of differential connection. CONSTITUTION:The connecting point of emitters of the TRs 8, 9 of differential connection is connected to a reference potential point VEE via the collector and emitter of a current source TR 5. A video signal including a reference pulse PR is fed to the base of the TR 5, the pulse PR is detected from the collector of the TR 9, the base voltage of the TR 9 is controlled by a voltage compared (19) with the variable control voltage 20a to adjust the contrast. The potential of the pedestal period is detected from the collector of the TR 9 to change the collector potential of the TR 9 in response to the detected voltage to obtain a video signal making the potential of the pedestal period constant by the collector of the TR 9.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジョン受像機等に使用される映像出力回
路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a video output circuit used in television receivers and the like.

〔発明の概要〕[Summary of the invention]

本発明はテレビジョン受像機等に使用される映像出力回
路に於いて、差動接続された第1及び第2のトランジス
タの夫々のエミッタの接続点を電流源用の第3のトラン
ジスタのコレクタ・エミッタ通路を介して基準電位点に
接続し、基準パルスを含む映像信号を第3のトランジス
タのベースに印加し、この第2のトランジスタのコレク
タよりこの基準パルスを検出し、この基準パルスの検出
レベルと可変制御電圧とを比較した電圧でこの第1及び
第2のトランジスタの一方のベース電圧を制御してコン
トラストを調整すると共にこの第2のトランジスタのコ
レクタよりペデスタル期間の電位を検出し、この検出電
位に応じて、この第2のトランジスタのコレクタ電位を
変更してこの第2のトランジスタのコレクタよりこのペ
デスタル期間の電位を一定化した映像信号を得ることに
より、大容量の結合コンデンサを不要とし、小形化、特
にチップ実装化を可能とすると共に回路構成を簡略化で
きる利益がある。
In a video output circuit used in a television receiver or the like, the present invention connects the connection point of the respective emitters of differentially connected first and second transistors to the collector of a third transistor for a current source. A video signal containing a reference pulse is applied to the base of a third transistor connected to a reference potential point via an emitter path, the reference pulse is detected from the collector of this second transistor, and the detection level of this reference pulse is and the variable control voltage to control the base voltage of one of the first and second transistors to adjust the contrast, and detect the potential during the pedestal period from the collector of the second transistor. By changing the collector potential of the second transistor according to the potential and obtaining a video signal from the collector of the second transistor with a constant potential during the pedestal period, a large-capacity coupling capacitor is not required. This has the advantage of enabling miniaturization, especially chip mounting, and simplifying the circuit configuration.

〔従来の技術〕[Conventional technology]

先に実開昭59−127372号(実願昭58−220
48号)において、映像信号の所定部に基準パルスを挿
入し、この基準パルスを用いてテレビジョン受@、機の
陰極線管の画像のコントラストを調整するコントラス)
!整装置が提案されている。
First, Utility Model No. 59-127372 (Utility Application No. 58-220
48), a reference pulse is inserted into a predetermined portion of the video signal, and this reference pulse is used to adjust the contrast of the image on the cathode ray tube of a television receiver.
! A conditioning device has been proposed.

斯るコントラスト調整装置を差動増幅回路を用いて構成
した第3図に示す如き映像出力回路が提案されている。
A video output circuit as shown in FIG. 3 has been proposed in which such a contrast adjustment device is constructed using a differential amplifier circuit.

即ち第3図に於いて(IR) 、  (IG)及び(I
B)は夫々、赤、緑及び青映像信号が供給される映像信
号入力端子を示し、この映像信号入力端子(IR) 、
  (IG)及び(IB)に夫々供給される赤、緑及び
青映像信号を夫々同様に構成された映像出力回路(2R
) 、  (2G)及び(2B)を介してカラー陰極線
管(3)に供給する。この映像出力回路(2R) 、 
 (2G)及び(2B)は夫々同様に構成されたもので
あるので、映像出力回路(2R)のみについて説明する
。映像信号入力端子(IR)に供給される映像信号を第
4図Aに示す如く映像信号の水平同期信号のバックポー
チの所定位五に基準パルスPRを挿入する基準パルス挿
入回路(4)を介して電流源を構成するnpn形トラン
ジスタ(5)のベースに供給する。この場合基準パルス
入力端子(4a)に供給される基準パルスPRは例えば
映像信号の白レベルの80%のレベルとなる如くする。
That is, in Figure 3, (IR), (IG) and (I
B) indicates video signal input terminals to which red, green and blue video signals are respectively supplied, and these video signal input terminals (IR),
A video output circuit (2R
), (2G) and (2B) to the color cathode ray tube (3). This video output circuit (2R),
(2G) and (2B) have the same configuration, so only the video output circuit (2R) will be described. The video signal supplied to the video signal input terminal (IR) is passed through a reference pulse insertion circuit (4) that inserts a reference pulse PR at a predetermined position on the back porch of the horizontal synchronizing signal of the video signal, as shown in FIG. 4A. The current is supplied to the base of an npn transistor (5) constituting a current source. In this case, the reference pulse PR supplied to the reference pulse input terminal (4a) is set to have a level of, for example, 80% of the white level of the video signal.

このトランジスタ(5)のエミッタを抵抗器(6)を介
して基準電圧VIE!+が供給される電源端子(7)に
接続し、このトランジスタ(5)のコレクタを差動増幅
回路を構成するnpn形トランジスタ(8)及び(9)
の夫々のエミッタの接続点に接続し、2等トランジスタ
(8)及び(9)の夫々のコレクタを夫々抵抗器(10
) 、  (11)を介して正の直流電圧VCCが供給
される電源端子(12)に接続し、このトランジスタ(
9)のベスを基準電圧が得られる電池(13)を介して
接地する。
The emitter of this transistor (5) is connected to the reference voltage VIE! through a resistor (6). The collector of this transistor (5) is connected to the power supply terminal (7) to which + is supplied, and the collector of this transistor (5) is connected to the npn transistors (8) and (9) that constitute a differential amplifier circuit.
are connected to the connection points of the respective emitters of the transistors (8) and (9), and the respective collectors of the second class transistors (8) and (9) are connected to the respective resistors (10).
), (11) to the power supply terminal (12) to which positive DC voltage VCC is supplied, and this transistor (
9) is grounded via a battery (13) from which a reference voltage can be obtained.

このトランジスタ(9)のコレクタに得られる映像信号
を増幅回路(14) 、結合コンデンサ(15)、直流
再生回路を構成する増幅回路(16)及び増幅回路(1
7)の直列回路を介してカラー陰極線管(3)に供給す
る。また増幅回路(14)及びコンデンサ(15)の接
続点を基準パルスPRのレベル検出用のサンプリングホ
ールド回路(18)の入力側に接続する。この場合この
サンプリングホールド回路(18)のサンプリング信号
入力端子(18a)には第4図Bに示す如く映像信号の
水平同期信号のバックポーチに挿入された基準パルスP
Rに対応したサンプリング信号(18S)を供給する如
くし、この基準パルスPRのレベルを検出保持する如く
する。このサンプリングホールド回路(18)の出力側
に得られる基準パルスPRのレベル検出信号を比較積分
回路(19)に供給すると共にこの比較積分回路(19
)にコントラスト調整用可変抵抗器(20)の可動子(
20a)に得られる調整電圧を供給し、この調整電圧と
レベル検出信号との差に応じた制御信号をレベル及びイ
ンピーダンス変換回路を構成するバッファ増幅回路(2
1)を介して差動増幅回路を構成するトランジスタ(8
)のベースに供給する。この場合コントラスト調整用可
変抵抗器(20)の可動子(20a)を調整することに
より映像画面のコントラストを調整することができる。
The video signal obtained at the collector of this transistor (9) is transferred to an amplifier circuit (14), a coupling capacitor (15), an amplifier circuit (16) constituting a DC regeneration circuit, and an amplifier circuit (1
7) to the color cathode ray tube (3). Further, the connection point between the amplifier circuit (14) and the capacitor (15) is connected to the input side of a sampling hold circuit (18) for detecting the level of the reference pulse PR. In this case, the sampling signal input terminal (18a) of this sampling hold circuit (18) is connected to the reference pulse P inserted into the back porch of the horizontal synchronizing signal of the video signal as shown in FIG. 4B.
A sampling signal (18S) corresponding to R is supplied, and the level of this reference pulse PR is detected and held. The level detection signal of the reference pulse PR obtained at the output side of this sampling and holding circuit (18) is supplied to the comparison and integration circuit (19).
) of the contrast adjustment variable resistor (20).
20a), and sends a control signal corresponding to the difference between the adjusted voltage and the level detection signal to the buffer amplifier circuit (20a) constituting the level and impedance conversion circuit.
1) through which the transistors (8
). In this case, the contrast of the video screen can be adjusted by adjusting the movable element (20a) of the contrast adjustment variable resistor (20).

このコントラストを調整したときには映像信号の直流電
圧が変動するので、この映像信号の直流再生を行なって
からカラー陰極線管(3)に供給する。
Since the DC voltage of the video signal varies when the contrast is adjusted, the video signal is subjected to DC reproduction before being supplied to the color cathode ray tube (3).

即ち増幅回路(17)の出力側を抵抗器(22)及び(
23)の直列回路を介して接地し、この抵抗器(22)
及び(23)の接続中点に得られる映像信号をこの映像
信号のベデスクルレベルを検出するサンプリングホール
ド回路(24)に供給する。このサンプリングホールド
回路(24)のサンプリング信号入力端子(24a )
には第4図Cに示す如(映像信号の水平同期信号のペデ
スタル部に対応したサンプリング信号(24S)を供給
する如くし、この映像信号のペデスタル部のレベルを検
出保持する如くする。このサンプリングホールド回路(
24)の出力側に得られる映像信号のペデスタルのレベ
ル検出信号を比較積分回路(25)に供給すると共にこ
の比較積分回路(25)に電池(26ンよりの一定直流
電圧を供給し、このペデスタルレベル検出信号と一定直
流電圧との差に応じた制御信号をインピーダンス変換回
路(27)を介して増幅回路(16)のバイアス電圧制
御端子に供給して、この増幅回路(16)のバイアス電
圧を制御して映像信号のペデスタルのレベルを一定電圧
値とすることができる。
That is, the output side of the amplifier circuit (17) is connected to the resistor (22) and (
23) to ground through a series circuit of this resistor (22).
The video signal obtained at the connection midpoint of (23) is supplied to a sampling hold circuit (24) that detects the bed scale level of this video signal. The sampling signal input terminal (24a) of this sampling hold circuit (24)
In this case, as shown in FIG. 4C, a sampling signal (24S) corresponding to the pedestal portion of the horizontal synchronizing signal of the video signal is supplied, and the level of the pedestal portion of the video signal is detected and held. Hold circuit (
The pedestal level detection signal of the video signal obtained at the output side of A control signal corresponding to the difference between the level detection signal and the constant DC voltage is supplied to the bias voltage control terminal of the amplifier circuit (16) via the impedance conversion circuit (27) to control the bias voltage of the amplifier circuit (16). It is possible to control the pedestal level of the video signal to a constant voltage value.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

斯る映像出力回路に於いてはコントラスト調整用可変抵
抗器(20)の可動子(20a)に得られる直流電圧に
より映像信号の利得を可変することができるのであるが
、この場合映像信号の直流電位も変わってしまうのでこ
の出力側に直流再生回路を必要とし、回路構成が複雑と
なると共にこの映像信号の利得制御回路と直流再生回路
との間の直流分をカットする為に大容量の結合コンデン
サ(15)を必要とする不都合があり、小形化特にチッ
プ実装化ができない不都合があった。
In such a video output circuit, the gain of the video signal can be varied by the DC voltage obtained at the movable element (20a) of the contrast adjustment variable resistor (20). Since the output level also changes, a DC regeneration circuit is required on the output side, which complicates the circuit configuration and requires a large-capacity coupling to cut the DC component between the video signal gain control circuit and the DC regeneration circuit. There is an inconvenience that a capacitor (15) is required, and there is an inconvenience that miniaturization, especially chip mounting, is not possible.

本発明は斯る点に鑑み上述不都合を改善することを目的
とする。
In view of this point, the present invention aims to improve the above-mentioned disadvantages.

〔問題点を解決するための手段〕[Means for solving problems]

本発明映像出力回路は第1図に示す如く差動接続された
第1及び第2のトランジスタ(8)及び(9)の夫々の
エミッタの接続点を電流源用の第3のトランジスタ(5
)のコレクタ・エミッタ通路を介して基準電位点VEH
に接続し、基準パルスPRを含む映像信号をこの第3の
トランジスタ(5)のベースに印加し、この第2のトラ
ンジスタ(9)のコレクタよりこの基準パルスPRを検
出し、この基準パルスの検出レベルと可変制御電圧とを
比較した電圧で第1及び第2のトランジスタ+81. 
(91の一方(9)のベース電圧を制御してコントラス
トを調整すると共にこの第2のトランジスタで9)のコ
レクタよりペデスタル期間の電位を検出し、この検出電
位に応じてこの第2のトランジスタ(9)のコレクタ電
位を変更してこの第2のトランジスタ(9)のコレクタ
よりこのペデスタル期間の電位を一定化した映像信号を
得るようにしたものである。
The video output circuit of the present invention connects the emitters of the first and second transistors (8) and (9) which are differentially connected as shown in FIG.
) to the reference potential point VEH via the collector-emitter path of
A video signal including a reference pulse PR is applied to the base of this third transistor (5), and this reference pulse PR is detected from the collector of this second transistor (9). The first and second transistors +81.
The contrast is adjusted by controlling the base voltage of one (9) of (91), and the potential during the pedestal period is detected from the collector of (9) by this second transistor, and the second transistor (9) is controlled according to this detected potential. By changing the collector potential of transistor (9), a video signal with a constant potential during this pedestal period is obtained from the collector of this second transistor (9).

〔作用〕[Effect]

本発明に依れば第1、第2及び第3のトランジスタ(8
)、 <9)、 (5)により乗算形利得制御回路を構
成し、この第2のトランジスタ(9)のコレクタより基
準パルスPRのレベルを検出し、この基準パルスPRの
検出レベルと可変制御電圧とを比較した電圧で第1及び
第2のトランジスタ+81. (91の一方(9)のベ
ース電圧を制御しているので可変制御電圧を調整するこ
とによりコントラスト調整できると共にこの第2のトラ
ンジスタ(9)のコレクタの映像信号のペデスタル電位
を検出して、この検出電位に応じてこの第2のトランジ
スタ(9)のコレクタ電位を変更しているので映像信号
のペデスタル期間の電位を一定とした映像信号が得られ
るので直流再生回路を必要とせず回路構成がそれだけ簡
略化できると共に大容量の結合コンデンサを必要とせず
小形化特にチップ実装化が可能である。
According to the present invention, the first, second and third transistors (8
), <9), (5) configures a multiplier type gain control circuit, detects the level of the reference pulse PR from the collector of this second transistor (9), and compares the detected level of the reference pulse PR with the variable control voltage. The voltage of the first and second transistors +81. (Since the base voltage of one of the transistors (9) is controlled, the contrast can be adjusted by adjusting the variable control voltage, and the pedestal potential of the video signal of the collector of this second transistor (9) is detected. Since the collector potential of this second transistor (9) is changed according to the detected potential, a video signal with a constant potential during the pedestal period of the video signal can be obtained, so there is no need for a DC regeneration circuit, and the circuit configuration can be reduced to just that. It can be simplified, does not require a large-capacity coupling capacitor, and can be miniaturized, especially chip-mounted.

〔実施例〕〔Example〕

以下第1図を参照しながら本発明映像出力回路の一実施
例につき説明しよう。この第1図に於いて第3図に対応
する部分には同一符号を付し、その詳細説明は省略する
An embodiment of the video output circuit of the present invention will be described below with reference to FIG. In FIG. 1, parts corresponding to those in FIG. 3 are designated by the same reference numerals, and detailed explanation thereof will be omitted.

本例に於いては映像信号入力端子(IR)に供給される
映像信号を基準パルス挿入回路(4)を介して定電流源
を構成するトランジスタ(5)のベースに供給する。こ
の基準パルス挿入回路(4)に於いては第3図と同様に
第4図Aに示す如く映像信号のバックポーチに白レベル
の80%の大きさの所定幅の基準パルスPRを挿入する
。このトランジスタ(5)のエミッタを抵抗器(6)を
介して基準電圧■EEが供給される電源端子(7)に接
続し、このトランジスタ(5)のコレクタを差動増幅回
路を構成するトランジスタ(8)及び(9)の夫々のエ
ミッタの互いの接続点に接続し、このトランジスタ(8
)のコレクタを抵抗器(10)を介して正の直流電圧V
CCが供給される電源端子(12)に接続し、このトラ
ンジスタ(8)のベースを基準電圧が得られる電池(1
3)を介して接地する。
In this example, a video signal supplied to a video signal input terminal (IR) is supplied to the base of a transistor (5) constituting a constant current source via a reference pulse insertion circuit (4). This reference pulse insertion circuit (4) inserts a reference pulse PR having a predetermined width of 80% of the white level into the back porch of the video signal as shown in FIG. 4A in the same manner as in FIG. The emitter of this transistor (5) is connected via a resistor (6) to a power supply terminal (7) to which reference voltage EE is supplied, and the collector of this transistor (5) is connected to a transistor ( This transistor (8) is connected to the connection point of each emitter of (8) and (9).
) through a resistor (10) to a positive DC voltage V
CC is connected to the power supply terminal (12) supplied with the transistor (8), and the base of this transistor (8) is connected to the battery (12) from which the reference voltage is obtained.
3) to ground via.

またこのトランジスタ(9)のコレクタを利得制御回路
のバッファ増幅回路(14a)、増幅回路(14b)、
この増幅回路(14b)のバッファ増幅回路(14c 
)及び終段増幅回路(17)の直列回路を介してカラー
陰極線管(3)に供給する。この増幅回路(14c)及
び(17)の接続点を基準パルスPRのレベル検出用の
サンプリングホールド回路(18)の入力側に接続する
。このサンプリングホールド回路(18)のサンプリン
グ信号入力端子(18a)には第4図Bに示す如く映像
信号の水平同期信号のバンクポーチに挿入された基準パ
ルスPRに対応したサンプリング信号(18S)を供給
する如くし、この基準ハルスPRのレベルを検出保持す
る如くする。
In addition, the collector of this transistor (9) is connected to the buffer amplifier circuit (14a) of the gain control circuit, the amplifier circuit (14b),
The buffer amplifier circuit (14c) of this amplifier circuit (14b)
) and a final stage amplifier circuit (17) in series to the color cathode ray tube (3). The connection point between the amplifier circuits (14c) and (17) is connected to the input side of a sampling hold circuit (18) for detecting the level of the reference pulse PR. The sampling signal input terminal (18a) of this sampling hold circuit (18) is supplied with a sampling signal (18S) corresponding to the reference pulse PR inserted into the bank pouch of the horizontal synchronizing signal of the video signal, as shown in FIG. 4B. Then, the level of this reference Hals PR is detected and held.

このサンプリングホールド回路(18)の出力側に得ら
れる基準パルスPRのレベル検出信号を比較積分回路(
19)に供給すると共にこの比較積分回路(19)にコ
ントラスト調整用可変抵抗器(2o)の可動子(20a
 )に得られる可変制御電圧とこのレベル検出信号との
差に応じた制御信号をレベル及びインピーダンス変換回
路を構成するバッファ増幅回路(21)を介して差動増
幅回路を構成するトランジスタ(9)のベースに供給す
る。この場合コントラスト調整用可変抵抗器(20)の
可動子(20a )を調整することによりこの可動子(
20a )に得られる可変制御電圧が調整され映像画面
のコントラストを良好に調整することができる。
The level detection signal of the reference pulse PR obtained at the output side of this sampling hold circuit (18) is compared and integrated by
19), and the movable element (20a) of the contrast adjustment variable resistor (2o) is supplied to the comparison and integration circuit (19).
) A control signal corresponding to the difference between the variable control voltage obtained in Supply to the base. In this case, by adjusting the movable element (20a) of the contrast adjustment variable resistor (20), this movable element (
The variable control voltage obtained in step 20a) is adjusted, and the contrast of the video screen can be adjusted satisfactorily.

また本例に於いては、終段増幅回路(17)の出力側を
抵抗器(22)及び(23)の直列回路を介して接地し
、この抵抗器(22)及び(23)の接続中点に得られ
る映像信号をこの映像信号のベデスクルレベルを検出す
るサンプリングホールド回路(24)に供給する。この
サンプリングホールド回路(24)のサンプリング信号
入力端子(24a )には第4図Cに示す如く映像信号
の水平同期信号のペデスタル部に対応したサンプリング
信号(24S )を供給する如くし、この映像信号のペ
デスタル部のレベルを検出保持する如くする。このサン
プリングホールド回路(24)の出力側に得られる映像
信号のペデスタルのレベル検出信号を比較積分回路(2
5)に供給すると共にこの比較積分回路(25)ニ11
池(26)よりペデスタルレベルクランプ用の一定直流
電圧を供給し、このペデスタルレベル検出信号とこの一
定直流電圧との差に応じた直流電圧をインピーダンス変
換回路(27)及び抵抗器(11)の直列回路を介して
トランジスタ(5)のコレクタに接続する。この場合イ
ンピーダンス変換回路(27)の出力側に得られる電圧
は例えば5■〜10Vである。
In addition, in this example, the output side of the final stage amplifier circuit (17) is grounded through a series circuit of resistors (22) and (23), and when the resistors (22) and (23) are connected, The video signal obtained at this point is supplied to a sampling and hold circuit (24) that detects the bed scale level of this video signal. The sampling signal input terminal (24a) of this sampling hold circuit (24) is supplied with a sampling signal (24S) corresponding to the pedestal portion of the horizontal synchronizing signal of the video signal as shown in FIG. 4C, and this video signal The level of the pedestal is detected and held. The level detection signal of the pedestal of the video signal obtained on the output side of this sampling and hold circuit (24) is compared and integrated by the integration circuit (24).
5) and this comparison/integration circuit (25)
A constant DC voltage for pedestal level clamping is supplied from the pond (26), and the DC voltage corresponding to the difference between this pedestal level detection signal and this constant DC voltage is connected to the impedance conversion circuit (27) and the resistor (11) in series. It is connected to the collector of the transistor (5) through a circuit. In this case, the voltage obtained on the output side of the impedance conversion circuit (27) is, for example, 5V to 10V.

本例は上述の如く構成されているのでコントラスト調整
用可変抵抗器(20)の可動子(20a)を調整するこ
とにより可動子(20a )に得られる可変制御電圧を
調整でき従来同様に良好にコントラスト諷整を行うこと
ができる。また映像信号のペデスタル期間の電位を検出
し、このペデスタル期間の電位が一定となる如くトラン
ジスタ(9)の電源電圧を変更する如(しているので、
例えば第2図A及びBに示す如くコントラスト調整によ
りこの利得が変化しても、映像信号のベデスクルレベル
は一定でトランジスタ(9)の電源電圧が変化するだけ
であり直流再生回路を別に必要がない。従って本例に依
れば直流再生回路を必要としないので、それだけ回路構
成が簡略化できると共に大容量の結合コンデンサが不要
であり、小形化特にチップ実装化を可能とする利益があ
る。また本例では映像信号のベデスクルレベルが一定に
保たれるのでこの映像出力回路以降の直結化が可能とな
る。また本例では終段増幅回路(17)の出力側からこ
のペデスタルレベル検出用の映像信号を得ているので途
中段階での温度特性等による変動分を全て吸収できる利
益がある。
Since this example is configured as described above, by adjusting the movable element (20a) of the contrast adjustment variable resistor (20), the variable control voltage obtained at the movable element (20a) can be adjusted, and the result can be maintained as well as in the conventional case. Contrast adjustment can be performed. In addition, the potential during the pedestal period of the video signal is detected, and the power supply voltage of the transistor (9) is changed so that the potential during this pedestal period is constant.
For example, as shown in Figure 2 A and B, even if this gain changes due to contrast adjustment, the bed scale level of the video signal remains constant and only the power supply voltage of the transistor (9) changes, so a separate DC regeneration circuit is required. There is no. Therefore, according to this example, since a DC regeneration circuit is not required, the circuit configuration can be simplified and a large-capacity coupling capacitor is not required, which has the advantage of enabling miniaturization, especially chip mounting. Furthermore, in this example, since the level of the video signal is kept constant, direct connection after this video output circuit is possible. Further, in this example, since the video signal for detecting the pedestal level is obtained from the output side of the final stage amplifier circuit (17), there is an advantage that all fluctuations due to temperature characteristics etc. at intermediate stages can be absorbed.

尚、上述実施例では利得を制御するのにトランジスタ(
9)のベース電圧を制御したが、このバッファ回路(2
1)の出力側に得られる極性によってはトランジスタ(
8)のベース電圧を制御し、トランジスタ(9)のベー
ス電圧を一定とする様にしても、上述同様の作用効果が
得られることは勿論である。
In addition, in the above embodiment, a transistor (
9), but this buffer circuit (2)
Depending on the polarity obtained on the output side of 1), the transistor (
Of course, the same effects as described above can also be obtained by controlling the base voltage of transistor (8) and keeping the base voltage of transistor (9) constant.

また本発明は上述実施例に限らず本発明の要旨を逸脱す
ることなくその他種々の構成が取り得ることは勿論であ
る。
Furthermore, it goes without saying that the present invention is not limited to the above-described embodiments, and can take various other configurations without departing from the gist of the present invention.

〔発明の効果〕〔Effect of the invention〕

本発明に依れば直流再生回路を必要としないので、それ
だけ回路構成が簡略化できる利益があると共に大容量の
結合コンデンサが不要であるので、小形化特にチップ実
装化を可能とする利益がある。
According to the present invention, since a DC regeneration circuit is not required, there is an advantage in that the circuit configuration can be simplified, and since a large-capacity coupling capacitor is not required, there is an advantage in that miniaturization, especially chip mounting, is possible. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明映像出力回路の一実施例を示す構成図、
第2図及び第4図は夫々本発明の説明に供する線図、第
3図は映像出力回路の例を示す構成図である。 (IR) 、  (IG)及び(IB)は夫々映像信号
入力端子、(3)はカラー陰極線管、(4)は基準パル
ス挿入回路、(51、(81、及び(9)は夫々トラン
ジスタ、(7)及び(12)は夫々電源端子、(13)
及び(26)は夫々電池、(14b )及び(17)は
夫々増幅回路、(18)及び(24)は夫々サンプリン
グホールド回路、(19)及び(25)は夫々比較積分
回路、(20)はコントラスト調整用可変抵抗器である
。 A        B 第2図 第4図
FIG. 1 is a configuration diagram showing an embodiment of the video output circuit of the present invention;
2 and 4 are diagrams for explaining the present invention, respectively, and FIG. 3 is a configuration diagram showing an example of a video output circuit. (IR), (IG), and (IB) are video signal input terminals, (3) is a color cathode ray tube, (4) is a reference pulse insertion circuit, (51, (81, and (9) are transistors, respectively, 7) and (12) are power supply terminals, (13)
and (26) are batteries, respectively, (14b) and (17) are amplifier circuits, (18) and (24) are sampling and holding circuits, (19) and (25) are comparison and integration circuits, respectively, and (20) is a comparison and integration circuit. This is a variable resistor for contrast adjustment. A B Figure 2 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 差動接続された第1及び第2のトランジスタの夫々のエ
ミッタの接続点を電流源用の第3のトランジスタのコレ
クタ・エミッタ通路を介して基準電位点に接続し、基準
パルスを含む映像信号を上記第3のトランジスタのベー
スに印加し、上記第2のトランジスタのコレクタより上
記基準パルスを検出し、この基準パルスの検出レベルと
可変制御電圧とを比較した電圧で上記第1及び第2のト
ランジスタの一方のベース電圧を制御してコントラスト
を調整すると共に上記第2のトランジスタのコレクタよ
り、ペデスタル期間の電位を検出し、この検出電位に応
じて上記第2のトランジスタのコレクタ電位を変更して
上記第2のトランジスタのコレクタより上記ペデスタル
期間の電位を一定化した映像信号を得るようにしたこと
を特徴とする映像出力回路。
The emitter connection point of each of the differentially connected first and second transistors is connected to a reference potential point via the collector-emitter path of a third transistor for a current source, and a video signal containing a reference pulse is transmitted. The reference pulse is applied to the base of the third transistor, the reference pulse is detected from the collector of the second transistor, and the detection level of the reference pulse is compared with the variable control voltage. The contrast is adjusted by controlling the base voltage of one of the transistors, and the potential of the pedestal period is detected from the collector of the second transistor, and the collector potential of the second transistor is changed according to this detected potential. A video output circuit characterized in that a video signal having a constant potential during the pedestal period is obtained from the collector of the second transistor.
JP20914286A 1986-09-05 1986-09-05 Video output circuit Expired - Fee Related JPH07121093B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20914286A JPH07121093B2 (en) 1986-09-05 1986-09-05 Video output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20914286A JPH07121093B2 (en) 1986-09-05 1986-09-05 Video output circuit

Publications (2)

Publication Number Publication Date
JPS6365785A true JPS6365785A (en) 1988-03-24
JPH07121093B2 JPH07121093B2 (en) 1995-12-20

Family

ID=16567998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20914286A Expired - Fee Related JPH07121093B2 (en) 1986-09-05 1986-09-05 Video output circuit

Country Status (1)

Country Link
JP (1) JPH07121093B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331352A (en) * 1992-08-04 1994-07-19 Sony Corporation Contrast control wherein reference pulse detection occurs every other line period and wherein clamping occurs in remaining line periods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331352A (en) * 1992-08-04 1994-07-19 Sony Corporation Contrast control wherein reference pulse detection occurs every other line period and wherein clamping occurs in remaining line periods

Also Published As

Publication number Publication date
JPH07121093B2 (en) 1995-12-20

Similar Documents

Publication Publication Date Title
JPS62287705A (en) Btl amplifier circuit
US4724405A (en) Modulator
JPS6365785A (en) Video output circuit
US4275417A (en) Aperture correction signal processing circuit
US4550338A (en) Detecting circuit
KR910006855B1 (en) Signal sampling circuit
JPS6314531Y2 (en)
US4962417A (en) Chroma overload detector using a differential amplifier
JP2738431B2 (en) Hold device
JPS5947396B2 (en) hold circuit
JP3278076B2 (en) Clamp circuit
JP2558757B2 (en) Clamp circuit
JPH023586B2 (en)
JP2725388B2 (en) Video signal average level detection circuit
JPH0145173Y2 (en)
JP2540849B2 (en) Video signal processing circuit
JPH0294806A (en) High level slice circuit
JPS626723Y2 (en)
JPH0630430B2 (en) Signal processing circuit
JPH0518307B2 (en)
JPS61184056A (en) Video signal processing circuit
JPS6342763Y2 (en)
JPS61174881A (en) Clamping circuit
JPS6333358B2 (en)
JPH0582783B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees