JPS6363979A - Method for aging semiconductor parts - Google Patents
Method for aging semiconductor partsInfo
- Publication number
- JPS6363979A JPS6363979A JP20879586A JP20879586A JPS6363979A JP S6363979 A JPS6363979 A JP S6363979A JP 20879586 A JP20879586 A JP 20879586A JP 20879586 A JP20879586 A JP 20879586A JP S6363979 A JPS6363979 A JP S6363979A
- Authority
- JP
- Japan
- Prior art keywords
- voltage pulse
- heat
- self
- temp
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000002431 foraging effect Effects 0.000 title claims description 3
- 230000035939 shock Effects 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000007547 defect Effects 0.000 abstract description 8
- 230000000630 rising effect Effects 0.000 abstract 1
- 230000032683 aging Effects 0.000 description 19
- 230000035882 stress Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003679 aging effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路などの半導体部品のエージン
グ方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for aging semiconductor components such as semiconductor integrated circuits.
半導体部品のプロセス欠陥を早期に摘出するために、恒
温槽内で半導体部品に熱衝撃を加えるエージング方法が
知られている。In order to eliminate process defects in semiconductor components at an early stage, an aging method is known in which semiconductor components are subjected to thermal shock in a constant temperature bath.
また、半導体部品の絶縁膜欠陥の早期摘出を目的として
、一定電圧と高電圧パルスを重畳して半導体部品の電源
入力端子に印加するエージング方法が特開昭54−14
487号の明細書および図面に開示されている。In addition, for the purpose of early extraction of insulating film defects in semiconductor components, an aging method in which a constant voltage and a high voltage pulse are superimposed and applied to the power input terminal of the semiconductor component was disclosed in Japanese Patent Laid-Open No. 54-14.
It is disclosed in the specification and drawings of No. 487.
しかし、前者のエージング方法では、それほど急激な熱
WR撃を半導体部品に加えることはできないので、効果
的な熱衝撃テストを行うことができない、また、ある程
度急激な熱wI撃を加えようとすると、高価な恒温槽が
必要となり、その設備コストがかさむ。However, with the former aging method, it is not possible to apply such a rapid thermal shock to the semiconductor component, so an effective thermal shock test cannot be performed. An expensive thermostat is required, increasing the equipment cost.
他方、後者のエージング方法は、半湛体部品内のジュー
ル熱の発生を極力抑えつつ、絶縁被膜に高電界ストレス
を加えることを目的としており、熱衝撃テストについて
配慮したものではない。On the other hand, the latter aging method aims to apply high electric field stress to the insulating film while suppressing the generation of Joule heat in the semi-filled component as much as possible, and does not take thermal shock tests into consideration.
したがって、本発明の目的は、恒温槽による温度制御で
は実現困難な急激な熱衝撃を半導体部品に加えて、半導
体部品のプロセス欠陥を効果的に摘出でき、また低コス
トで実現可能な半導体部品エージング方法を提供するこ
とにある。Therefore, an object of the present invention is to apply rapid thermal shock to semiconductor components, which is difficult to achieve with temperature control using a constant temperature bath, to effectively extract process defects in semiconductor components, and to provide an aging method for semiconductor components that can be realized at low cost. The purpose is to provide a method.
本発明は、半導体部品の電源端子に電圧パルスを印加し
て、前記半導体部品にその自己発熱による熱衝撃を加え
ることにより、前記目的を達成するものである。The present invention achieves the above object by applying a voltage pulse to a power supply terminal of a semiconductor component to apply a thermal shock to the semiconductor component due to its self-heating.
印加する電圧パルスの電圧値、パルス幅、繰り返し周期
などを適切に決定することにより、半導体部品内のジャ
ンクション部分の温度を自己発熱により限界の近傍まで
急激に上昇させ、その後、自己発熱を停止トさせて周囲
温度まで急激に降下させることができる。By appropriately determining the voltage value, pulse width, repetition period, etc. of the voltage pulse to be applied, the temperature of the junction part in the semiconductor component can be rapidly raised to near the limit due to self-heating, and then the self-heating can be stopped. The temperature can be lowered rapidly to ambient temperature.
このように、本発明のエージング方法によれば、恒温槽
の温度制御では実現が困難な急激な熱1!I竣を半導体
部品に加えて、効果的な熱衝撃テストを行うことができ
る。As described above, according to the aging method of the present invention, rapid heat generation of 1! I-finish can be added to semiconductor components to perform effective thermal shock testing.
そして、そのような電圧パルスを印加するための手段は
比較的安価に実現できるし、また、一般に半導体部品を
恒温槽に入れるが、その恒温槽は安価なもので間に会う
ので、本発明によるエージング方法は低コストで実施で
きる。The means for applying such voltage pulses can be realized relatively inexpensively, and semiconductor components are generally placed in a thermostatic oven, but the thermostatic oven is inexpensive and can be used in time. Aging methods can be implemented at low cost.
以下、図面を参照して、本発明の一実施例につき説明す
る。Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
第1図は、本発明を実施するためのエージングシステム
の一例を示す概略ブロック図である。FIG. 1 is a schematic block diagram showing an example of an aging system for implementing the present invention.
この図において、1はエージング対象の半導体部品で、
最高n個が恒温槽6に収容されて同時にニーソングを施
される。In this figure, 1 is a semiconductor component to be aged,
A maximum of n pieces are housed in a constant temperature bath 6 and knee-singed at the same time.
2はDCパワースイッチユニットであり、n個のパワー
スイッチを内蔵している。このDCパワースイッチユニ
ット2の各パワースイッチに対応したn個の出力端子は
、対応する半導体部品1の電源端子に接続される。2 is a DC power switch unit, which includes n power switches. The n output terminals corresponding to each power switch of this DC power switch unit 2 are connected to the power supply terminal of the corresponding semiconductor component 1.
3はパルスコントロール回路であり、DCパワースイッ
チユニット2の動作制御情報であるしシングルパルスモ
ード/レピートパルスモード、パルス幅、サイクルスピ
ード、パルス印加時間に関する情報を記憶している。そ
して、このパルスコントロール回路3は、パワースイッ
チユニット2のパワースイッチ対応のn個の制御入力端
子に、前記動作制御情報に従ったスイッチ制御信号を与
える。A pulse control circuit 3 stores operation control information for the DC power switch unit 2, including information regarding single pulse mode/repeat pulse mode, pulse width, cycle speed, and pulse application time. Then, this pulse control circuit 3 provides a switch control signal according to the operation control information to n control input terminals corresponding to the power switches of the power switch unit 2.
4はプログラマブル電源で、DCパワースイッチユニッ
ト2の電源端子に直流電圧を提供するものである。A programmable power supply 4 provides a DC voltage to the power terminal of the DC power switch unit 2.
5はシステムコントロール回路であり、これは。5 is a system control circuit.
エージングの開始/終了の制御、エージング時間の監視
、プログラマブル電源4の投入/切断指示および電圧設
定、パルスコントロール回路3に対する動作制御情報の
設定などを行う。It controls the start/end of aging, monitors the aging time, instructs the programmable power supply 4 to turn on/off, sets the voltage, and sets operation control information for the pulse control circuit 3.
なお、半導体部品1を動作させるためのクロックなどの
信号類を提供するための回路もあるが、これは従来と同
様であるので、その図示ならびに説明を省略する。Note that there is also a circuit for providing signals such as a clock for operating the semiconductor component 1, but since this is the same as the conventional circuit, illustration and explanation thereof will be omitted.
次に動作を説明する。システムコントロール回路5によ
り、半導体部品1の電源端子に印加すべき電圧パルスの
電圧値がプログラマブル電源4に設定され、また、動作
制御情報がパルスコントロール回路3に設定される。そ
の後、システムコントロール回路5から、′?li源投
入指示および動作開始指示がプログラマブル電源4およ
びパルスコントロール回路3にそれぞれ与えられる。Next, the operation will be explained. The system control circuit 5 sets the voltage value of the voltage pulse to be applied to the power supply terminal of the semiconductor component 1 in the programmable power supply 4 , and also sets the operation control information in the pulse control circuit 3 . After that, from the system control circuit 5, '? An instruction to turn on the Li power source and an instruction to start operation are given to programmable power supply 4 and pulse control circuit 3, respectively.
これにより、プログラマブル電illから指定の値の電
圧がパワースイッチユニット2に供給され、また、パル
スコントロール回路3から動作制御情報に従ったスイッ
チ制御信号がパワースイッチユニット2に供給される。As a result, a voltage of a specified value is supplied from the programmable electric field to the power switch unit 2, and a switch control signal according to the operation control information is supplied from the pulse control circuit 3 to the power switch unit 2.
パワースイッチユニット2内のパワースイッチはスイッ
チ制御信号によってオンオフし、プログラマブル電源4
からの供給電圧が各パワースイッチのオン時に、それに
対応した半導体部品1の電源端子に印加される。The power switch in the power switch unit 2 is turned on and off by a switch control signal, and the programmable power supply 4
When each power switch is turned on, a supply voltage from the power switch is applied to the power supply terminal of the corresponding semiconductor component 1.
かくして、半導体部品1の電源端子には、動作制御情報
によってパルス幅、サイクルスピードなどが規定される
共に、プログラマブルff1VA4に設定された電圧値
の電圧パルスが印加され、半導体部品1のエージングが
行われる。In this way, the pulse width, cycle speed, etc. are defined by the operation control information, and a voltage pulse having the voltage value set in the programmable ff1VA4 is applied to the power supply terminal of the semiconductor component 1, and the semiconductor component 1 is aged. .
なお、このエージング中に、前述のように半導体部品1
の動作に必要なりロックなどの信号類も半導体部品lに
供給される。また、恒温槽6も所定の温度に制御される
。Note that during this aging, as mentioned above, the semiconductor component 1
Signals necessary for the operation of the device, such as locking, are also supplied to the semiconductor component l. Further, the constant temperature bath 6 is also controlled to a predetermined temperature.
ここで、このエージングのモードとして、レピートパル
スモードとシングルパルスモードとがある。Here, the aging modes include a repeat pulse mode and a single pulse mode.
第2図は、そのレピートパルスモードのエージングを説
明するためのタイムチャートである。このモードにおい
ては、半導体部品1は低温環境に置かれ、電圧パルスV
pのパルス幅Tは広めに設定される。FIG. 2 is a time chart for explaining aging in the repeat pulse mode. In this mode, the semiconductor component 1 is placed in a low temperature environment and the voltage pulse V
The pulse width T of p is set wide.
電圧パルスVPの立ち上がり時点から、半導体部品1の
内部のジャンクション温度Tjは、その部分の自己発熱
によって急激に上昇する。ジャンクション温度Tjが限
界温度Tj■axの近傍まで上昇した時点で電圧パルス
VPが立ち下がり、自己発熱が停止すると、ジャンクシ
ョン部の熱は放熱され、ジャンクション温度Tjは周囲
温度に向って急激に下降する。From the time when the voltage pulse VP rises, the junction temperature Tj inside the semiconductor component 1 rapidly rises due to self-heating of that portion. When the junction temperature Tj rises to the vicinity of the limit temperature Tj■ax, the voltage pulse VP falls and self-heating stops, and the heat in the junction section is radiated, and the junction temperature Tj rapidly decreases toward the ambient temperature. .
このように、電圧パルスを印加することによって、半導
体部品内部のジャンクション部に、その破壊を起こすこ
となく、急激な熱衝撃を加えることができるので、プロ
セス欠陥を早期に効率的に摘出できる。In this way, by applying a voltage pulse, a sudden thermal shock can be applied to the junction portion inside the semiconductor component without causing its destruction, so that process defects can be quickly and efficiently extracted.
第3図は、シングルパルスモードのエージングを説明す
るためのタイムチャートである。このモードは、高温環
境下の半導体部品、特に大消費電力半導体部品に、高電
圧ストレスを印加してエージングを行う場合に利用され
る。半導体部品1は高温環境下に置かれ、電圧パルスV
Pのパルス幅Tは十分に狭く設定され、繰り返し周期は
十分に長く設定される。FIG. 3 is a time chart for explaining aging in single pulse mode. This mode is used when aging a semiconductor component in a high-temperature environment, particularly a semiconductor component with high power consumption, by applying high voltage stress. The semiconductor component 1 is placed in a high temperature environment and a voltage pulse V
The pulse width T of P is set to be sufficiently narrow, and the repetition period is set to be sufficiently long.
電圧パルスVPの立ち上がり時点から、半導体部品1の
内部のジャンクション温度Tjは、その部分の自己発熱
によって急激に上昇する。たゾし、高温環境下であるの
で、ジャンクション温度Tjは短時間で限界温度T j
waxの近傍まで上昇する。From the time when the voltage pulse VP rises, the junction temperature Tj inside the semiconductor component 1 rapidly rises due to self-heating of that portion. Because the temperature is high and the temperature is high, the junction temperature Tj reaches the limit temperature Tj in a short period of time.
It rises to the vicinity of wax.
そこで、電圧パルスVPのパルス幅は十分に狭く設定さ
れる訳である。Therefore, the pulse width of the voltage pulse VP is set to be sufficiently narrow.
ジャンクション温度Tjが限界温度Tjmaxの近傍ま
で上昇した時点で電圧パルスVPが立ち下がり、自己発
熱が停止すると、ジャンクション部の熱は放熱され、ジ
ャンクション温度Tjは周囲温度に向って急激に下降す
る。When the voltage pulse VP falls and self-heating stops when the junction temperature Tj rises to the vicinity of the limit temperature Tjmax, the heat in the junction portion is radiated, and the junction temperature Tj rapidly decreases toward the ambient temperature.
このように、一定電圧を連続して印加するのではなく電
圧パルスを印加するので、一定電圧を連続して印加した
場合にはジャンクション破壊を起こすような高電圧スト
レスを半導体部品に印加してエージングを行うことがで
きる。In this way, instead of applying a constant voltage continuously, voltage pulses are applied, so high voltage stress that can cause junction breakdown if a constant voltage is applied continuously is applied to the semiconductor components, causing aging. It can be performed.
前記二つのモードを組み合せれば、総合的なエージング
効果を飛躍的に高めることができ、半導体部品のプロセ
ス欠陥を短時間で摘出することができる。By combining the above two modes, the overall aging effect can be dramatically increased, and process defects in semiconductor components can be extracted in a short time.
なお、恒温槽6の内部温度は所定温度に保つだけでよく
、急激な温度制御を必要としないので、恒温槽6は比較
的安価なものを用いることができる。また、電圧パルス
を印加するための回路は、一般的な電子回路技術によっ
て比較的安価に実現できるものである。Note that the internal temperature of the thermostatic oven 6 only needs to be maintained at a predetermined temperature, and rapid temperature control is not required, so a relatively inexpensive thermostatic oven 6 can be used. Furthermore, a circuit for applying voltage pulses can be realized at relatively low cost using common electronic circuit technology.
以上、一実施例について説明したが、本発明はそれだけ
に限定されるものではなく、その要旨を逸脱しない範囲
内で適宜変形して実施し得るものである。Although one embodiment has been described above, the present invention is not limited thereto, and can be implemented with appropriate modifications within the scope of the invention.
以上の説明から明らかなように、本発明によれば、半導
体部品に自己発熱により急激な熱衝撃を加えることによ
り、半導体部品のプロセス欠陥を効率的に摘出すること
ができる。As is clear from the above description, according to the present invention, process defects in semiconductor components can be efficiently extracted by applying rapid thermal shock to the semiconductor component due to self-heating.
第1図は本発明を実施するためのエージングシステムの
一例を示す概略ブロック図、第2図はレピートパルスモ
ードのエージングを説明するためのタイムチャート、第
3図はシングルパルスモードのエージングを説明するた
めのタイムチャートである。
1・・・半導体部品、 2・・パワースイッチユニッ
ト、 3・・・パルスコントロール回路、4・・・プ
ログラマブル電源、 5・・・システムコントロール回
路、 6・・・恒温槽、 Vp・・・電圧パルス、
Tj・・・ジャンクション温度。Figure 1 is a schematic block diagram showing an example of an aging system for implementing the present invention, Figure 2 is a time chart for explaining aging in repeat pulse mode, and Figure 3 is for explaining aging in single pulse mode. This is a time chart for DESCRIPTION OF SYMBOLS 1... Semiconductor component, 2... Power switch unit, 3... Pulse control circuit, 4... Programmable power supply, 5... System control circuit, 6... Constant temperature chamber, Vp... Voltage pulse ,
Tj...Junction temperature.
Claims (1)
前記半導体部品にその自己発熱による熱衝撃を加えるこ
とを特徴とする半導体部品エージング方法。(1) Apply a voltage pulse to the power supply terminal of the semiconductor component,
A method for aging a semiconductor component, comprising applying a thermal shock to the semiconductor component due to self-heating.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61208795A JP2503214B2 (en) | 1986-09-04 | 1986-09-04 | Semiconductor component aging method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61208795A JP2503214B2 (en) | 1986-09-04 | 1986-09-04 | Semiconductor component aging method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6363979A true JPS6363979A (en) | 1988-03-22 |
JP2503214B2 JP2503214B2 (en) | 1996-06-05 |
Family
ID=16562241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61208795A Expired - Lifetime JP2503214B2 (en) | 1986-09-04 | 1986-09-04 | Semiconductor component aging method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2503214B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008146389A1 (en) * | 2007-05-31 | 2008-12-04 | Fujitsu Limited | Method and apparatus for testing electronic device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5384685A (en) * | 1976-12-30 | 1978-07-26 | Fujitsu Ltd | Semicocductor element measuring method |
JPS5494883A (en) * | 1978-01-11 | 1979-07-26 | Nec Corp | Testing method of semiconductor device |
JPS57161561A (en) * | 1981-03-31 | 1982-10-05 | Nec Corp | Testing method for semiconductor device |
JPS60119481A (en) * | 1983-12-02 | 1985-06-26 | Hitachi Ltd | Aging device |
-
1986
- 1986-09-04 JP JP61208795A patent/JP2503214B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5384685A (en) * | 1976-12-30 | 1978-07-26 | Fujitsu Ltd | Semicocductor element measuring method |
JPS5494883A (en) * | 1978-01-11 | 1979-07-26 | Nec Corp | Testing method of semiconductor device |
JPS57161561A (en) * | 1981-03-31 | 1982-10-05 | Nec Corp | Testing method for semiconductor device |
JPS60119481A (en) * | 1983-12-02 | 1985-06-26 | Hitachi Ltd | Aging device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008146389A1 (en) * | 2007-05-31 | 2008-12-04 | Fujitsu Limited | Method and apparatus for testing electronic device |
JPWO2008146389A1 (en) * | 2007-05-31 | 2010-08-12 | 富士通株式会社 | Method and apparatus for testing electronic devices |
US7990172B2 (en) | 2007-05-31 | 2011-08-02 | Fujitsu Limited | Method and apparatus for testing electronic device |
JP5024376B2 (en) * | 2007-05-31 | 2012-09-12 | 富士通株式会社 | Method and apparatus for testing electronic devices |
Also Published As
Publication number | Publication date |
---|---|
JP2503214B2 (en) | 1996-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9453872B2 (en) | Apparatus and method for power cycle test | |
EP3239726A1 (en) | Testing method with active heating and testing system | |
JPH08241132A (en) | Temperature control system of communication equipment | |
JPS6363979A (en) | Method for aging semiconductor parts | |
JP5258810B2 (en) | Semiconductor device testing equipment | |
KR100782792B1 (en) | Apparatus and method for controlling thermal stress generator in fatigue test machine | |
KR101671704B1 (en) | Igbt switching test apparatus | |
JP7144973B2 (en) | How to determine the output voltage of a transistor | |
CN110907787A (en) | IGCT drive circuit high-temperature characteristic batch detection device and method | |
JPH07174816A (en) | Accelerated life testing method for semiconductor integrated circuit | |
KR200194289Y1 (en) | Burn-in system in test equipment of semiconductor chip | |
JPH04144248A (en) | Testing method of semiconductor integrated circuit | |
JPS6136187B2 (en) | ||
JP2023146608A (en) | Gate drive circuit, test device, and switching method | |
JPH0727817A (en) | Method and device for testing connecting/disconnecting operation of semiconductor element | |
JP3064990B2 (en) | Test burn-in device and test burn-in method | |
JPH02300812A (en) | Automatic power source application testing instrument for computer system | |
KR0137940Y1 (en) | DC voltage level adjustment circuit | |
JP2000131380A (en) | Device and method for testing semiconductor element | |
KR970036333A (en) | Start control device and method for electric vehicle having error checking function | |
JPH04148540A (en) | Testing device of integrated circuit | |
JPH04218936A (en) | Integrated circuit device | |
JPH06213950A (en) | Direct current voltage fluctuation tester | |
JPS6310537A (en) | Semiconductor device | |
JPS5883281A (en) | Measuring method for electric temperature characteristic of semiconductor element |