JPS6361709B2 - - Google Patents

Info

Publication number
JPS6361709B2
JPS6361709B2 JP57230041A JP23004182A JPS6361709B2 JP S6361709 B2 JPS6361709 B2 JP S6361709B2 JP 57230041 A JP57230041 A JP 57230041A JP 23004182 A JP23004182 A JP 23004182A JP S6361709 B2 JPS6361709 B2 JP S6361709B2
Authority
JP
Japan
Prior art keywords
form overlay
data
image memory
pattern
overlay data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57230041A
Other languages
Japanese (ja)
Other versions
JPS59139432A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57230041A priority Critical patent/JPS59139432A/en
Publication of JPS59139432A publication Critical patent/JPS59139432A/en
Publication of JPS6361709B2 publication Critical patent/JPS6361709B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/023Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes
    • G06F3/0238Programmable keyboards

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置におけるフオームオーバ
レイパターンおよびデータのイメージメモリへの
パターン展開装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a form overlay pattern in an information processing device and a pattern expansion device for data into an image memory.

〔従来技術〕[Prior art]

情報処理装置におけるイメージメモリへのパタ
ーン展開装置は、あらかじめ登録されたフオーム
オーバレイパターンを読出し、それをイメージメ
モリ(アドレスが二次元的に付加されているメモ
リ)へ展開(割付け)し、次いでデータ(数値、
文字等)を読出し、先に展開されているフオーム
オーバレイパターンに重ね書きすることによつて
行われる。
The pattern development device for the image memory in the information processing device reads out a form overlay pattern registered in advance, develops (allocates) it in the image memory (memory to which addresses are added two-dimensionally), and then expands (assigns) it to the image memory (memory to which addresses are added two-dimensionally). numerical value,
This is done by reading out characters (such as characters) and overwriting them on the previously developed form overlay pattern.

第1図にはイメージメモリに展開されたフオー
ムオーバレイおよびデータとそれらに対する中央
処理装置(CPU)からのデータストリームが並
記して示される。第1図1は完成されたパターン
が例示される。図中、項、品名の文字と実線の枠
がフオームオーバレイが展開されたものであり、
数字およびアルフアベツトの文字がデータであ
る。第1図2には、フオームオーバレイの展開が
図解される。CPUから送られてくる信号(デー
タストリーム)は左側に示されるように、バイト
長を表示する部分31、フオームオーバレイを指
示するID番号(アイデンテイテイナンバー)部
分32、およびベクトルデータ部分33から成
る。ベクトルデータ部分33には座標によるデー
タ、例えばX10、Y10−X50、Y10のようなデー
タが格納されている。上述のデータストリームか
ら右側に示されるような展開がなされる。第1図
3には、データ(文字、数値)の展開が示され
る。図の左側部に示されるように、データに関す
るデータストリームはバイト長表示部分34、デ
ータ表示部35、およびデータの基点アドレスを
指定する部分36を有するものと、基点アドレス
指定部分36に代つてデータテーブル格納部分3
7を有するものの2通りある。これらのデータス
トリームからのデータがイメージメモリに展開部
されて右側部に示された実線による枠内の空欄が
満たされる。
In FIG. 1, a form overlay and data developed in an image memory and a data stream corresponding thereto from a central processing unit (CPU) are shown side by side. FIG. 1 illustrates a completed pattern. In the figure, the text for the item and product name and the solid line frame are the expanded form overlays.
Numbers and alphanumeric characters are data. FIG. 12 illustrates the development of a form overlay. As shown on the left, the signal (data stream) sent from the CPU consists of a part 31 that displays the byte length, an ID number (identity number) part 32 that instructs form overlay, and a vector data part 33. The vector data portion 33 stores coordinate data such as X10, Y10-X50, and Y10. The data stream described above is expanded as shown on the right. FIG. 13 shows the development of data (characters, numerical values). As shown on the left side of the figure, the data stream regarding data has a byte length display section 34, a data display section 35, a section 36 for specifying the base address of the data, and a data stream in place of the base address specification section 36. Table storage part 3
There are two ways of having 7. Data from these data streams is expanded into the image memory to fill in the blanks within the solid line box shown on the right side.

第2図には上述のフオームオーバレイおよびデ
ータの展開が別な観点から示される。FOVはフ
オームオーバレイを略記したものである。前述し
たように、まずCPUのFOV登録エリアよりFOV
のデータを受けてイメージメモリ41に展開し
FOVパターン42を得る。次いでデータ格納エ
リアからデータを受け、FOVパターン42の上
に重ね書きする。重ね書きされたFOVパターン
42およびデータは出力バツフアへ送られ、イメ
ージメモリは全面クリアされる。
FIG. 2 shows the form overlay and data development described above from another perspective. FOV is an abbreviation for form overlay. As mentioned above, first select the FOV from the CPU's FOV registration area.
receives the data and develops it in the image memory 41.
Obtain FOV pattern 42. Data is then received from the data storage area and overwritten on the FOV pattern 42. The overwritten FOV pattern 42 and data are sent to the output buffer, and the image memory is completely cleared.

第3図は、前述のフオームオーバレイおよびデ
ータの展開の従来行われている工程を流れ図にま
とめたものである。すなわち、「FOV登録」、「デ
ータ登録」、「FOV読出し」、「FOV展開」、「デー
タ読出し」、「FOV展開済メモリへデータの重ね
書き」、「出力バツフアへ送出」、「送出ラインのク
リア」、「印刷終了」の各工程が行われる。この場
合印刷が終了すると、「送出ラインクリア」とい
う工程によつてイメージメモリがすべて消去され
「FOV読出し」の工程に戻つて次の展開を行う。
一般にフオームオーバレイによる印刷等は複数枚
であり、毎回変化させて展開するのはデータのみ
であると考えられる。
FIG. 3 is a flowchart summarizing the conventional steps of form overlay and data expansion described above. In other words, "FOV registration", "data registration", "FOV reading", "FOV expansion", "data reading", "overwriting data to FOV expanded memory", "sending to output buffer", "sending line ``clear'' and ``print end'' steps are performed. In this case, when printing is completed, the entire image memory is erased in a process called ``clearing sending lines'' and the process returns to the process of ``reading FOV'' to perform the next development.
Generally, printing by form overlay is performed on a plurality of sheets, and it is thought that only the data is changed and developed each time.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

前述のように、1回印刷するごとにフオームオ
ーバレイパターンをイメージメモリから消去して
しまう工程は、データの更新の都度、フオームオ
ーバレイの展開を行わねばならず展開時間の短縮
を図る上で問題点となつている。
As mentioned above, the process of erasing the form overlay pattern from the image memory each time it is printed is a problem in reducing development time as the form overlay must be developed each time data is updated. It is becoming.

本発明の目的は、前述の従来装置における問題
点にかんがみ、一度展開したフオームオーバレイ
パターンは次の異なつたフオームオーバレイの指
示がくるまではイメージメモリ上に展開させたま
まとするという構想に基づき、データの展開をす
るごとになされていたフオームオーバレイパター
ンの消去を行わないようにし、それによりフオー
ムオーバレイおよびデータのイメージメモリへの
パターン展開時間の短縮を実現することにある。
The purpose of the present invention is to solve the above-mentioned problems in the conventional device, and to develop data based on the idea that a form overlay pattern once developed remains developed in the image memory until the next instruction for a different form overlay is received. To avoid erasing a form overlay pattern, which has been done every time a form overlay is developed, thereby shortening the pattern development time of form overlay and data to an image memory.

〔問題点を解決するための手段〕[Means for solving problems]

本発明においては、複数種類のフオームオーバ
レイデータを格納するフオームオーバレイデータ
格納部と、多数種のキヤラクタパターンを格納す
るキヤラクタパターン格納部と、前記フオームオ
ーバレイデータ格納部から所定種類のフオームオ
ーバレイデータを読出しフオームオーバレイパタ
ーンに展開してイメージメモリに格納する第1の
展開部と、前記キヤラクタパターン格納部からキ
ヤラクタパターンを読出してイメージメモリの特
定の格納位置に展開する第2の展開部と、上位装
置からのフオームオーバレイデータ選択情報およ
びキヤラクタパターン選択情報とを受け、当該選
択情報に応じて前記第1および第2の展開部によ
るイメージメモリへのパターン展開を指示する制
御部と、を備え、前記制御部は、前記上位装置か
らのフオームオーバレイデータ選択情報が前の展
開時におけるフオームオーバレイデータ選択情報
と一致するか否かを判断する判断部と、前記判断
部で一致していると判断した場合、イメージメモ
リを消去しない状態で、前記第2の展開部による
キヤラクタパターンの展開動作のみを実行せしめ
る処理部と、を含んで成ることを特徴とするイメ
ージメモリへのパターン展開装置、が提供され
る。
In the present invention, a form overlay data storage section stores a plurality of types of form overlay data, a character pattern storage section stores a plurality of types of character patterns, and a predetermined type of form overlay data from the form overlay data storage section. a first developing section that reads and develops the character pattern into a form overlay pattern and stores it in the image memory; a second developing section that reads out the character pattern from the character pattern storage section and develops it in a specific storage position of the image memory; , a control unit that receives form overlay data selection information and character pattern selection information from a host device, and instructs the first and second expansion units to develop the pattern in the image memory according to the selection information; The control unit includes a determination unit that determines whether or not the form overlay data selection information from the host device matches the form overlay data selection information at the time of previous deployment, and a determination unit that determines whether the form overlay data selection information from the host device matches the form overlay data selection information at the time of previous deployment. a processing section that causes the second development section to execute only the character pattern development operation without erasing the image memory when it is determined; is provided.

〔実施例〕〔Example〕

本発明の一実施例としてのイメージメモリへの
パターン展開装置のブロツク回路図が第4図に、
該展開を行う流れ図が第5図に示される。第4図
において、CPUからのデータ信号は標準シリア
ルインタフエース(図示せず)を介してシリアル
インタフエースコントロールアタツチメント
(Sifc ATT)11へ加えられ、Sifc ATT11
は、シリアルインタフエース(Sifc)制御回路1
2、リードバツフア13、ワークバツフア14、
グラフイツクページバツフア15、イメージバツ
フア16、FOVバツフア17、およびキヤラク
タページバツフア18と接続される。リードバツ
フア13は装置の状態等を示す信号をCPU側へ
応答する。ワークバツフア14はCPUからのデ
ータを解析し、グラフイツクページバツフア1
5、イメージバツフア16、FOVバツフア17、
またはキヤラクタページバツフア18のいずれか
へ割当てる。上記バツフア15ないし18のいず
れかに割当てられたデータは、それぞれの制御回
路、すなわちグラフイツク制御回路20、イメー
ジ制御回路21、オーバレイ制御回路22および
キヤラクタ制御回路22の1つを介してコモン制
御回路19からの制御を受ける。
FIG. 4 shows a block circuit diagram of an apparatus for developing a pattern in an image memory as an embodiment of the present invention.
A flowchart for performing this expansion is shown in FIG. In FIG. 4, data signals from the CPU are applied to a serial interface control attachment (Sifc ATT) 11 via a standard serial interface (not shown),
is serial interface (Sifc) control circuit 1
2. Read buffer 13, work buffer 14,
It is connected to a graphic page buffer 15, an image buffer 16, an FOV buffer 17, and a character page buffer 18. The read buffer 13 responds to the CPU side with a signal indicating the status of the device. Work buffer 14 analyzes data from the CPU and converts it to graphic page buffer 1.
5. Image buffer 16, FOV buffer 17,
Or allocate it to either the character page buffer 18. The data assigned to any one of the buffers 15 to 18 is transferred to the common control circuit 19 via one of the respective control circuits, that is, the graphics control circuit 20, the image control circuit 21, the overlay control circuit 22, and the character control circuit 22. Under control from.

制御回路20ないし23のいずれかにより制御
されたデータはイメージメモリ24に蓄積され
る。イメージメモリ24に蓄積されたデータは、
プリント(PRC)制御回路25により制御され
たプリント制御アタツチメト(PRC ATT)2
6を介して印刷機構(PM)27により印刷され
る。
Data controlled by any one of the control circuits 20 to 23 is stored in the image memory 24. The data stored in the image memory 24 is
Print control attachment (PRC ATT) 2 controlled by print (PRC) control circuit 25
6 and is printed by a printing mechanism (PM) 27.

第5図により、本実施例における展開手順を設
明する。まずFOV登録エリアにFOVのデータの
登録が行われる。次いでFOVパターンに重ね書
きすべきデータ(例えばグラフイツクのキヤラク
タデータ)の登録がデータ格納エリア(例えばグ
ラフイツクページバツフア15)に対して行われ
る。次に登録されたFOVデータが読出され、イ
メージメモリ24へ展開される。次にデータ(例
えばグラフイツクのキヤラクタデータ)が読出さ
れ、FOV展開済メモリへデータの重ね書きが行
われる。イメージメモリ24へ展開されたFOV
パターンおよび重ね書きされたグラフイツクキヤ
ラクタデータは出力バツフアへ送出され、印刷さ
れる。印刷が終了しても新規オーダ(FOVの変
更)がなければイメージメモリ24はクリアされ
ることなく、データ(例えばグラフイツクのキヤ
ラクタデータ)読出しの工程へ戻つて次のデータ
の処理を行う。FOVの変更があつた時はイメー
ジメモリ24を全面クリアしてFOV登録の工程
から処理がなされる。このようにすればFOVパ
ターンに変更がない場合は従来装置に比べFOV
読出しおよびFOV展開の工程を省くことができ
展開に要する時間の短縮が可能となる。また実際
にはFOVパターンの変更がなく、グラフイツク
のキヤラクタデータのみ更新される頻度が多いこ
とから、この装置は時間短縮の効果が大きい。
The development procedure in this embodiment will be explained with reference to FIG. First, FOV data is registered in the FOV registration area. Next, data to be overwritten on the FOV pattern (for example, graphic character data) is registered in the data storage area (for example, the graphic page buffer 15). Next, the registered FOV data is read out and developed into the image memory 24. Next, data (for example, graphic character data) is read out and overwritten in the FOV expanded memory. FOV expanded to image memory 24
The pattern and overwritten graphic character data are sent to an output buffer and printed. Even after printing is completed, if there is no new order (FOV change), the image memory 24 is not cleared, and the process returns to the process of reading data (for example, graphic character data) to process the next data. When the FOV is changed, the image memory 24 is completely cleared and processing starts from the FOV registration step. In this way, if there is no change in the FOV pattern, the FOV will be lower than that of the conventional device.
The steps of reading and FOV development can be omitted, making it possible to shorten the time required for development. Furthermore, since the FOV pattern does not actually change and only the graphic character data is frequently updated, this device has a significant time-saving effect.

第6図には上述の展開時間の比較が図解され
る。第6図1には従来装置による場合の所要時間
が示され、第6図2には本発明の装置による場合
の所要時間の一例が示される。いずれも同一の
FOVパターンに対して、グラフイツクのキヤラ
クタデータが2回展開される場合について図示さ
れている。
FIG. 6 illustrates the comparison of the development times described above. FIG. 6 1 shows an example of the time required using the conventional apparatus, and FIG. 6 2 shows an example of the time required using the apparatus of the present invention. Both are the same
A case is illustrated in which graphic character data is developed twice for the FOV pattern.

このように、本実施例によれば第1図1に示す
如く、フオームオーバレイパターン(項、品名お
よび枠線)と可変キヤラクタパターン(数字およ
び英文字)とが記録用紙上の異なる位置、すなわ
ち互いに重畳しない位置に記録されるようになつ
ている。従つて、キヤラクタパターンを可変する
ごとに、イメージメモリ上のこの可変領域の全て
を変更するように可変キヤラクタデータを送出す
るのみで、次の記録パターンをフオームオーバレ
イパターンを破壊することなく、高速に展開する
ことができる。
In this way, according to this embodiment, as shown in FIG. They are recorded in positions that do not overlap with each other. Therefore, each time the character pattern is changed, the next recording pattern can be created without destroying the form overlay pattern by simply sending the variable character data so as to change the entire variable area on the image memory. Can be deployed quickly.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、データの展開をするごとにな
されていたイメージメモリ上に展開されたフオー
ムオーバレイパターンの消去をフオームオーバレ
イパターンが更新されるまで行わないようにし、
それによりフオームオーバレイおよびデータのイ
メージメモリへのパターン展開時間の短縮を実現
することができる
According to the present invention, the form overlay pattern developed on the image memory is not erased until the form overlay pattern is updated, which is done every time data is developed.
As a result, it is possible to shorten the pattern development time for form overlay and data to image memory.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および第2図は本発明の技術の背景を説
明するためのフオームオーバレイおよびデータの
展開についての説明図、第3図は従来装置のフオ
ームオーバレイおよびデータの展開装置を行う流
れ図、第4図は本発明の一実施例としてのイメー
ジメモリへのパターン展開装置のブロツク回路
図、第5図は本実施例による展開を行う流れ図、
および第6図は従来装置と本実施例による装置の
展開時間を比較する図である。 11……シリアルインタフエースコントロース
アタツチメント、12……シリアルインタフエー
ス制御回路、13……リードバツフア、14……
ワークバツフア、15……グラフイツクページバ
ツフア、16……イメージバツフア、17……フ
オームオーバレイバツフア、18……キヤラクタ
ページバツフア、19……コモン制御回路、20
……グラフイツク制御回路、21……イメージ制
御回路、22……オーバレイ制御回路、23……
キヤラクタ制御回路、24……イメージメモリ、
25……プリント制御回路、26……プリントコ
ントロールアタツチメント、27……印刷機構、
41……イメージメモリ、42……フオームオー
バレイパターン。
1 and 2 are explanatory diagrams of form overlay and data expansion for explaining the background of the technology of the present invention, FIG. 3 is a flowchart of a conventional device for performing form overlay and data expansion, and FIG. The figure is a block circuit diagram of an apparatus for developing a pattern in an image memory as an embodiment of the present invention, and FIG.
and FIG. 6 is a diagram comparing the deployment times of the conventional device and the device according to this embodiment. 11...Serial interface control attachment, 12...Serial interface control circuit, 13...Read buffer, 14...
Work buffer, 15... Graphic page buffer, 16... Image buffer, 17... Form overlay buffer, 18... Character page buffer, 19... Common control circuit, 20
...Graphics control circuit, 21...Image control circuit, 22...Overlay control circuit, 23...
Character control circuit, 24...image memory,
25... Print control circuit, 26... Print control attachment, 27... Printing mechanism,
41... Image memory, 42... Form overlay pattern.

Claims (1)

【特許請求の範囲】 1 複数種類のフオームオーバレイデータを格納
するフオームオーバレイデータ格納部と、 多数種のキヤラクタパターンを格納するキヤラ
クタパターン格納部と、 前記フオームオーバレイデータ格納部から所定
種類のフオームオーバレイデータを読出しフオー
ムオーバレイパターンに展開してイメージメモリ
に格納する第1の展開部と、 前記キヤラクタパターン格納部からキヤラクタ
パターンを読出してイメージメモリの特定の格納
位置に展開する第2の展開部と、 上位装置からのフオームオーバレイデータ選択
情報およびキヤラクタパターン選択情報とを受
け、当該選択情報に応じて前記第1および第2の
展開部によるイメージメモリへのパターン展開を
指示する制御部と、 を備え、 前記制御部は、前記上位装置からのフオームオ
ーバレイデータ選択情報が前の展開時におけるフ
オームオーバレイデータ選択情報と一致するか否
かを判断する判断部と、 前記判断部で一致していると判断した場合、イ
メージメモリを消去しない状態で、前記第2の展
開部によるキヤラクタパターンの展開動作のみを
実行せしめる処理部と、 を含んで成ること を特徴とするイメージメモリへのパターン展開装
置。
[Scope of Claims] 1. A form overlay data storage unit that stores a plurality of types of form overlay data; a character pattern storage unit that stores many types of character patterns; and a form overlay data storage unit that stores a predetermined type of form from the form overlay data storage unit. a first developing section that reads overlay data and develops it into a form overlay pattern and stores it in an image memory; and a second developing section that reads out a character pattern from the character pattern storage section and develops it in a specific storage position of the image memory. a control unit that receives form overlay data selection information and character pattern selection information from a host device and instructs the first and second expansion units to develop the pattern in the image memory according to the selection information; , the control unit includes: a determination unit that determines whether or not the form overlay data selection information from the host device matches the form overlay data selection information at the time of previous deployment; a processing section that causes the second development section to execute only the character pattern development operation without erasing the image memory when it is determined that the image memory is present. Device.
JP57230041A 1982-12-29 1982-12-29 Expansion system of form overlay and data Granted JPS59139432A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57230041A JPS59139432A (en) 1982-12-29 1982-12-29 Expansion system of form overlay and data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57230041A JPS59139432A (en) 1982-12-29 1982-12-29 Expansion system of form overlay and data

Publications (2)

Publication Number Publication Date
JPS59139432A JPS59139432A (en) 1984-08-10
JPS6361709B2 true JPS6361709B2 (en) 1988-11-30

Family

ID=16901634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57230041A Granted JPS59139432A (en) 1982-12-29 1982-12-29 Expansion system of form overlay and data

Country Status (1)

Country Link
JP (1) JPS59139432A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818448B2 (en) * 1989-03-06 1996-02-28 株式会社テック Page printer
JP2522600B2 (en) * 1990-11-09 1996-08-07 株式会社テック Printer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57155660A (en) * 1981-03-23 1982-09-25 Hitachi Ltd Processing system of picture data

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57155660A (en) * 1981-03-23 1982-09-25 Hitachi Ltd Processing system of picture data

Also Published As

Publication number Publication date
JPS59139432A (en) 1984-08-10

Similar Documents

Publication Publication Date Title
JP3029136B2 (en) Output method and device
JPS6361709B2 (en)
US4683552A (en) System for on-line and off-line display
JP2716087B2 (en) Output device
JPS61250722A (en) Printer
JPH0774924A (en) Image processor
JPH07112552A (en) Method for control of printing form and apparatus therefor in printer
EP0555841A2 (en) Output apparatus
JP2837477B2 (en) Multiplex control of bitmap memory
JP2610841B2 (en) Creating a standard document
JP2902736B2 (en) Multimedia data projector device
JP2688731B2 (en) Print output controller
JP3080741B2 (en) Batch creation of group headings
JPS63100872A (en) Hard copy system for display screen
JP3210598B2 (en) Print control device and print control method
JPS6359575A (en) Test printing system
JPH02239956A (en) Printer control system
JPS62278668A (en) Information processor
JPH0493281A (en) Printer with test printing function
JPH02171082A (en) Facsimile equipment
JPS6215628A (en) Document processor
JPS6364778A (en) Recording apparatus
JPH01230151A (en) Memory
JPH0383666A (en) Image processing device
JPH0615908A (en) Printing control apparatus