JPS6359575A - Test printing system - Google Patents
Test printing systemInfo
- Publication number
- JPS6359575A JPS6359575A JP61204361A JP20436186A JPS6359575A JP S6359575 A JPS6359575 A JP S6359575A JP 61204361 A JP61204361 A JP 61204361A JP 20436186 A JP20436186 A JP 20436186A JP S6359575 A JPS6359575 A JP S6359575A
- Authority
- JP
- Japan
- Prior art keywords
- printing
- pattern
- test
- bitmap memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Calculators And Similar Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
ビットマツプメモリに印刷パターンを展開し、この印刷
パターンをラスタ走査して読出し、印刷するプリンタに
おいて、印刷途中でテストプリントした場合、ビットマ
ツプメモリに展開中の印刷パターンが破壊されることを
防止し、且つ、バッファに展開済みのデータを残す必要
も無くし、印刷途中でもテストプリントを可能とした。[Detailed Description of the Invention] [Summary] In a printer that develops a print pattern in a bitmap memory and reads and prints this print pattern by raster scanning, when a test print is performed in the middle of printing, the This prevents the print pattern from being destroyed, eliminates the need to leave expanded data in the buffer, and enables test printing even during printing.
本発明はビットマツプメモリを搭載するプリンタ装置に
係り、特に該ビットマツプメモリ上に展開した印刷パタ
ーンを破壊することなくテストプリントを行うことを可
能とするテストプリント方式に関する。The present invention relates to a printer device equipped with a bitmap memory, and more particularly to a test print method that makes it possible to perform test printing without destroying the print pattern developed on the bitmap memory.
レーザプリンタの如くドツトの集合体によって文字やイ
メージ等を印刷するプリンタは、上位装置から受信した
データを印刷パターンに変換した後、この印刷パターン
をビットマツプメモリ上に一頁分展開しておき、このビ
ットマツプメモリ上をラスタ走査することで順次該印刷
パターンを印刷している。A printer such as a laser printer that prints characters, images, etc. using a collection of dots converts data received from a host device into a print pattern, and then develops this print pattern for one page on a bitmap memory. The printing pattern is sequentially printed by raster scanning the bitmap memory.
従って、このデータを展開するビットマップメモリの領
域の大きさは、印刷する用紙の大きさに対応しており、
通常プリンタが印刷可能な用紙の大きさに対応した領域
が用意されているのみである。このため、同一データを
複数頁印刷する場合は、その印刷が完了する迄、ビット
マツプメモリに展開したデータは保存されていなければ
ならない。Therefore, the size of the bitmap memory area that expands this data corresponds to the size of the paper to be printed.
Usually, only an area corresponding to the size of paper that can be printed by a printer is prepared. Therefore, when printing multiple pages of the same data, the data developed in the bitmap memory must be saved until printing is completed.
ところで、データの印刷途中でテストプリントをしたい
という希望があるが、テストプリントを行う場合も、ビ
ットマツプメモリ上にテストプリント用パターンを展開
する必要がある。この時、印刷途中のデータが消滅しな
いことが必要である。By the way, there is a desire to perform a test print while data is being printed, but even when performing a test print, it is necessary to develop a test print pattern on the bitmap memory. At this time, it is necessary that the data being printed does not disappear.
従来、ビットマツプメモリ上にドツトで展開したデータ
を印刷するプリンタは、前記の如(−買方のデータを展
開するだけの領域しか無く、テストプリントを行う場合
、テストプリント用パターンをビットマツプメモリに展
開するため、印刷途中であっても、テストプリントを行
うと、ビットマツプメモリ上に展開された印刷パターン
は破壊される。Conventionally, printers that print data developed as dots on a bitmap memory, as described above, only have enough space to develop the buyer's data, and when performing a test print, the test print pattern is stored in the bitmap memory. Since the print pattern is developed, if a test print is performed even during printing, the print pattern developed on the bitmap memory will be destroyed.
即ち、例えば上位装置から受信してビットマツプメモリ
に展開したデータを10枚印刷するとして、5枚印刷し
た時、オペレータがプリンタを停止して、テストプリン
トを指示すると、プリンタはテストパターンをピントマ
ツプメモリに展開するため、印刷途中の印刷パターンは
破壊され、残り5枚の印刷は不可能となる。That is, for example, if data received from a host device and expanded into bitmap memory is to be printed on 10 pages, and after 5 copies have been printed, the operator stops the printer and instructs a test print, and the printer transfers the test pattern to the focus map. Since the data is expanded to memory, the print pattern that is being printed is destroyed, making it impossible to print the remaining five sheets.
上記の如〈従来はテストプリントを行うと、印刷途中の
データが消滅するため、残りの印刷に対する処理は下記
の二通りの方法が考えられる。As mentioned above, conventionally, when a test print is performed, the data that is being printed disappears, so the following two methods can be considered for processing the remaining prints.
(1)印刷途中でテストプリントを行った場合、残りの
印刷は保証しない。(1) If a test print is performed during printing, the remaining prints are not guaranteed.
(2)ビットマツプメモリへ展開したデータをバッファ
に残しておき、テストプリント終了後、再びビットマツ
プメモリ上に展開し直す。これは、通常上位装置から受
信するデータはコード化されており、これをバッファに
貯え、パターンに変換してからビットマツプメモリに展
開するため、このバッファにコード化されたデータを残
すこととなる。(2) The data expanded to the bitmap memory is left in a buffer, and after the test print is completed, the data is expanded again to the bitmap memory. This is because the data received from the host device is usually coded, and this is stored in a buffer, converted to a pattern, and then expanded to the bitmap memory, so the coded data is left in this buffer. .
(1)の方法はユーザの了解が得られない。(2)の方
法はバッファに印刷完了迄ビットマツプメモリに展開済
みのデータを貯えておく必要があり、次にビットマツプ
メモリに展開するデータを貯えることが出来ないため、
印刷効率が低下するという問題がある。Method (1) does not allow for the consent of the user. Method (2) requires storing the expanded data in the bitmap memory until printing is completed in the buffer, and the data to be expanded next cannot be stored in the bitmap memory.
There is a problem that printing efficiency decreases.
−aにテストプリントに用いる印刷パターンは単純なも
ので充分であり、例えば格子模様である。-a, a simple printing pattern is sufficient for the test print, such as a checkered pattern.
このような単純なパターンは、ライン毎に分解すると、
格子模様ならば二種類のパターンに分類出来るため、こ
のパターンをビットマツプメモリのニライン分の空き領
域に展開し、このニライン分の領域から読出したパター
ンを組み合わせてテストプリントさせるものである。When a simple pattern like this is broken down line by line,
Since a lattice pattern can be classified into two types of patterns, this pattern is expanded into an empty area for two lines in the bitmap memory, and the patterns read from the area for two lines are combined and test printed.
第1図は本発明の一実施例を示す回路のブロック図であ
る。FIG. 1 is a block diagram of a circuit showing one embodiment of the present invention.
1は装置全体を制御するプロセ・ノサ、2はデータやプ
ロセッサ1の動作を指示するテーブル等を記憶するRA
M、3はテストプリントのやり方の指示をするテーブル
、4はプロセ・ノサ1の動作を指示するプログラムを記
憶するROM、5は上位装置とのインタフェースを制御
するインタフェース回路である。1 is a processor that controls the entire device, and 2 is an RA that stores data and tables that instruct the operations of processor 1.
3 is a table for instructing how to perform a test print; 4 is a ROM for storing a program for instructing the operation of the processor 1; and 5 is an interface circuit for controlling the interface with a host device.
6はコード化されたデータをパターンに変換しプリンタ
制御回路、9はプリンタである。6 is a printer control circuit that converts coded data into a pattern, and 9 is a printer.
プロセッサ1はテストプリントの指示を受けるとテーブ
ル3の内容に従い、ビットマツプメモリ7の空き領域に
格納されているテストパターンを読出させ、プリンタ制
御回路8に送出してプリンタ9に印刷させる構成とする
。When the processor 1 receives a test print instruction, the processor 1 reads out the test pattern stored in the free area of the bitmap memory 7 according to the contents of the table 3, sends it to the printer control circuit 8, and causes the printer 9 to print it. .
上記構成とすることにより、プロセッサ1はビットマツ
プメモリ7の空き領域に展開されているテストパターン
を、テーブル3の内容に従って読出し、プリンタ9に印
刷させるため、ビットマツプメモリ7に展開済みのデー
タをバッファに残す必要がなく、且つ、ビットマツプメ
モリ7上に展開中の印刷パターンを破壊せずにテストプ
リントを行うことが出来る。With the above configuration, the processor 1 reads out the test pattern developed in the free area of the bitmap memory 7 according to the contents of the table 3, and writes the developed data into the bitmap memory 7 in order to print it on the printer 9. There is no need to leave the print pattern in the buffer, and test printing can be performed without destroying the print pattern being developed on the bitmap memory 7.
第2図は第1図の動作を説明する図で、第3図はテーブ
ル3の一例を説明する図である。FIG. 2 is a diagram for explaining the operation of FIG. 1, and FIG. 3 is a diagram for explaining an example of the table 3.
第1図において、プロセッサ1はROM4に格納されて
いるプログラムを読出して動作する。インタフェース回
路5を経て上位装置から印刷データが入る。プロセッサ
1はこのデータをRAM2のバッファ領域に格納し、こ
のデータを描画回路6に指示してビットマツプメモリ7
に印刷パターンとして展開させる。In FIG. 1, a processor 1 reads a program stored in a ROM 4 and operates. Print data is input from the host device via the interface circuit 5. The processor 1 stores this data in the buffer area of the RAM 2, and instructs the drawing circuit 6 to transfer this data to the bitmap memory 7.
developed as a printed pattern.
ビットマツプメモリ7は第2図(a)に示す如く、例え
ば−置方の印刷パターンを展開する領域■と、文字パタ
ーンを格納する領域■及びオーバレイデータ等を格納す
るバッファ領域■とに分割されている。As shown in FIG. 2(a), the bitmap memory 7 is divided into, for example, an area (■) for developing printing patterns of -position, an area (■) for storing character patterns, and a buffer area (■) for storing overlay data, etc. ing.
この各領域■■■は管理がし易いように、ビットマツプ
メモリ7の領域を分割するため、文字パターン格納領域
■が縦に長くなり、例えば印刷パターン展開領域■の下
側に、僅かな空き領域が出来たとしても、バッファ領域
■又は文字パターン領域■を割り込ませるようなことは
しない。Each area ■■■ divides the area of the bitmap memory 7 so that it can be easily managed, so the character pattern storage area ■ becomes vertically long, and for example, there is a small amount of free space below the print pattern development area ■. Even if an area is created, do not interrupt the buffer area (■) or character pattern area (■).
本発明はこのような僅かな空き領域を利用し、テストパ
ターンを展開する領域■と■を設けるものである。The present invention utilizes such a small free area to provide areas (2) and (2) in which test patterns are developed.
プロセッサ1はビットマツプメモリ7の領域■に一買方
の印刷パターンが展開し終わると、プリンタ制御回路8
に指示して一ラインずつビットマツプメモリ7から印刷
パターンを読出させ、プリンタ9に印刷させる。When the processor 1 finishes developing the first printing pattern in the area ■ of the bitmap memory 7, the processor 1 controls the printer control circuit 8.
The print pattern is read line by line from the bitmap memory 7 and the printer 9 prints it.
オペレータから図示省略した操作盤等を経てテストプリ
ントを指示されると、プロセッサ1はテーブル3の内容
を参照する。テーブル3には第3図に示す如く、用紙に
テストプリントするパターンが展開されているビットマ
ツプメモリ7の領域■と■の続出し順が指定されている
。When an operator instructs a test print via an operation panel (not shown), the processor 1 refers to the contents of the table 3. As shown in FIG. 3, the table 3 specifies the order in which areas ``2'' and ``2'' of the bitmap memory 7 in which the pattern to be test printed on paper is developed are sequentially printed.
又、ビットマツプメモリ7の領域■には格子模様の横線
を印刷するパターンが展開され、領域■には格子模様の
縦線を印刷するドツトが複数展開されている。Further, in area (2) of the bitmap memory 7, a pattern for printing horizontal lines in a checkered pattern is developed, and in area (2), a plurality of dots for printing vertical lines in a checkered pattern are developed.
プロセッサ1はテーブル3の内容に従い、プリンタ制御
回路8に指示して、最初の印刷ライン1にはビットマツ
プメモリ7の領域■を続出させ、プリンタ9に印刷させ
る。次の印刷ライン2にはビットマツプメモリ7の領域
■を続出して印刷させ、その次の印刷ライン3にもビッ
トマツプメモリ7の領域■を続出して印刷させる。According to the contents of table 3, processor 1 instructs printer control circuit 8 to successively print out area (2) of bitmap memory 7 on first print line 1, and causes printer 9 to print. On the next printing line 2, the area 2 of the bitmap memory 7 is successively printed, and on the next printing line 3, the area 2 of the bitmap memory 7 is also sequentially printed.
ここで、例えば24ドツト毎に横線を印刷させる場合は
、印刷ライン24迄上記同様ビツトマツプメモリ7の領
域■を続出して印刷させた後、印刷ライン25で又ビッ
トマツプメモリ7の領域■を読出して印刷させる。Here, if you want to print a horizontal line every 24 dots, for example, after printing the area (2) of the bitmap memory 7 one after another in the same manner as above up to the printing line 24, the area (2) of the bitmap memory 7 is printed again at the printing line 25. Read and print.
そして、ライン26から又領域■の印刷をライン48迄
行わせ、ライン49は領域■を印刷させ、ライン50か
ら領域■の印刷を行わせる。このような動作を維続する
ことにより、第2図(b)に示す如く、用紙上に格子模
様を印刷することが出来る。Then, printing of area (2) is performed from line 26 to line 48, area (2) is printed from line 49, and area (2) is printed from line 50. By continuing this operation, a checkered pattern can be printed on the paper as shown in FIG. 2(b).
以上説明した如く、本発明はビットマツプメモリの僅か
な空き領域にテストパターンを展開し、このテストパタ
ーンの続出し順を指示するのみで良いため、ビットマツ
プメモリに展開した印刷パターンを破壊すること無く、
印刷途中でもテストプリントを行うことが出来る。As explained above, in the present invention, it is only necessary to develop a test pattern in a small free area of the bitmap memory and to instruct the order in which the test patterns are to be successively printed, so that it is not necessary to destroy the print pattern developed in the bitmap memory. Without,
Test printing can be performed even during printing.
第1図は本発明の一実施例を示す回路のブロック図、
第2図は第1図の動作を説明する図、
第3図はテーブル3の一例を説明する図である。
図において、
1はプロセッサ、 2はRAM。
3はテーブル、 4はROM。
5はインタフェース回路、
6は描画回路、 7はビットマツプメモリ、8はプ
リンタ制御回路、
9はプリンタである。
第 1 図
(′b)
第1図の動作を説明する図
第 2 図
テーブル3の一例を説明する図
第 3 図FIG. 1 is a block diagram of a circuit showing an embodiment of the present invention, FIG. 2 is a diagram explaining the operation of FIG. 1, and FIG. 3 is a diagram explaining an example of the table 3. In the figure, 1 is a processor and 2 is a RAM. 3 is a table, 4 is a ROM. 5 is an interface circuit, 6 is a drawing circuit, 7 is a bitmap memory, 8 is a printer control circuit, and 9 is a printer. Fig. 1 ('b) Fig. 2 illustrating the operation of Fig. 1 Fig. 3 illustrating an example of table 3
Claims (1)
のビットマップメモリ(7)をラスタ走査して印刷パタ
ーンを読出し、印刷するプリンタにおいて、該ビットマ
ップメモリ(7)に設けたテストパターン格納領域の走
査順を指示するテーブル(3)を設け、テストプリント
を指示された時、該テーブル(3)の指示する走査順に
、該ビットマップメモリ(7)のテストパターン格納領
域をラスタ走査し、テストパターンを読出して印刷する
ことを特徴とするテストプリント方式。A print pattern is developed in a bitmap memory (7), this bitmap memory (7) is raster-scanned to read out the print pattern, and the printer for printing reads out the print pattern in the test pattern storage area provided in the bitmap memory (7). A table (3) for instructing the scanning order is provided, and when a test print is instructed, the test pattern storage area of the bitmap memory (7) is raster-scanned in the scanning order indicated by the table (3), and the test pattern is printed. A test print method characterized by reading out and printing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61204361A JPS6359575A (en) | 1986-08-29 | 1986-08-29 | Test printing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61204361A JPS6359575A (en) | 1986-08-29 | 1986-08-29 | Test printing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6359575A true JPS6359575A (en) | 1988-03-15 |
Family
ID=16489238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61204361A Pending JPS6359575A (en) | 1986-08-29 | 1986-08-29 | Test printing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6359575A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04126272A (en) * | 1990-06-15 | 1992-04-27 | Hitachi Ltd | Printer controller |
-
1986
- 1986-08-29 JP JP61204361A patent/JPS6359575A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04126272A (en) * | 1990-06-15 | 1992-04-27 | Hitachi Ltd | Printer controller |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6317193B2 (en) | Image forming apparatus | |
JP2965603B2 (en) | Printing system | |
JPS60141076A (en) | Control system of printer | |
JPH03199062A (en) | Printer | |
JPS6359575A (en) | Test printing system | |
JPS6321158A (en) | Printer output device | |
JPS6179674A (en) | Image/character overlapping printing control system of printer | |
JPS60159077A (en) | Printer controller | |
JPS6246010B2 (en) | ||
JP3143118B2 (en) | Printer and print image pattern development method | |
JP2715475B2 (en) | Graphic output device | |
JP2839139B2 (en) | Document processing method | |
JP2958017B2 (en) | Output control apparatus and method | |
JPH05212916A (en) | Printer device | |
JP2908571B2 (en) | Page printer | |
JPH0691979A (en) | Method of processing form data in image forming apparatus | |
JP2836092B2 (en) | Image supply device | |
JP3004656B2 (en) | Output control device | |
JPH07121516A (en) | Data processor and method for display control | |
JPH06168239A (en) | Document preparing device | |
JPH02194977A (en) | Apparatus for forming of image | |
JPH0473170A (en) | Serial printer | |
JPH02202461A (en) | Recording device | |
JPH0278582A (en) | Printer | |
JPH02258376A (en) | Printer |