JPS6358948A - Formation of solder bump - Google Patents

Formation of solder bump

Info

Publication number
JPS6358948A
JPS6358948A JP20336486A JP20336486A JPS6358948A JP S6358948 A JPS6358948 A JP S6358948A JP 20336486 A JP20336486 A JP 20336486A JP 20336486 A JP20336486 A JP 20336486A JP S6358948 A JPS6358948 A JP S6358948A
Authority
JP
Japan
Prior art keywords
solder
electrode
molten solder
substrate
ultrasonic waves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20336486A
Other languages
Japanese (ja)
Inventor
Naohiko Inaba
稲葉 直彦
Nobuo Iwase
岩瀬 暢男
Kazuyoshi Saito
和敬 斎藤
Seiichi Hirata
誠一 平田
Makoto Gonda
誠 権田
Hajime Hatano
羽田野 始
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Kuroda Denki KK
Original Assignee
Toshiba Corp
Kuroda Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Kuroda Denki KK filed Critical Toshiba Corp
Priority to JP20336486A priority Critical patent/JPS6358948A/en
Publication of JPS6358948A publication Critical patent/JPS6358948A/en
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To form a solder bump directly without incurring an erosion phenomenon of an electrode by a method wherein a covering layer to be destroyed by ultrasonic waves is formed on an electrode part and a location corresponding to the electrode part is brought into contact with molten solder so that ultrasonic waves can be applied to the molten solder or a substrate. CONSTITUTION:At a silicon wafer 11 an electrode 14 is formed on a silicon substrate 12 via an insulating film 13, the electrode 14 is not covered with a passivating film 15 coating the whole surface, and additionally a covering layer 16 is formed on the whole surface. A glass plate to which a double-faced adhesive tape for high-temperature use is glued is attached to the reverse side of the silicon wafer 11, and this assembly is then dipped into spouting molten solder 23 by keeping it in a vertical position. Then, an ultrasonic vibrator 25 is inserted into the molten solder 23 at a location near the silicon wafer 11, and ultrasonic waves are applied to the molten solder 23. Therefore, the covering layer 16 on the electrode 14 and a natural oxide film are removed and a mountain-like solder bump 17 is bonded directly on the electrode 14.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明ははんだバンプの形成方法に関し、特に半導体工
業で使用されるものである。
DETAILED DESCRIPTION OF THE INVENTION OBJECTS OF THE INVENTION (Industrial Field of Application) The present invention relates to a method of forming solder bumps, particularly for use in the semiconductor industry.

(従来の技術) 半導体装置のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との2つに大別され
る。
(Prior Art) Bonding technology for semiconductor devices is roughly divided into two types: wire bonding technology and wireless bonding technology.

前者はワイヤで半導体チップの電極とリードフレームの
リード端子とを接続するものである。この技術は、接続
数が少ない場合には十分対応できるが、素子の高染積化
に伴い、電極の寸法が100m+口以下となり、かつ高
密度となるにつれ、特に信頼性の点で問題が多くなる。
The former method connects electrodes of a semiconductor chip and lead terminals of a lead frame using wires. This technology is sufficient when the number of connections is small, but with the increase in the number of connections, as the electrode size becomes less than 100 m + electrodes and the density becomes higher, problems arise especially in terms of reliability. Become.

これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス、セラミックス基
板上の電極とを一括してボンディングするものであり、
素子の高集積化に対応して信頼性を確保するために実用
化がなされている。
On the other hand, the latter method involves bonding the electrodes of the semiconductor chip and the lead terminals of the lead frame or the electrodes on the glass or ceramic substrate all at once.
It has been put into practical use to ensure reliability in response to higher integration of elements.

このワイヤレスボンディング技術としては、例えばテー
プオートメ−ティラドボンディング方式(TAB方式)
、フリップチップ方式あるいはCCB方式等が知られて
おり、これらの方式では通常半導体チップの電極(パッ
ド)上にバンプを形成する。このバンプとしては、従来
から安価なpb−13nはんだが検討されている。
As this wireless bonding technology, for example, tape automated bonding method (TAB method) is used.
, a flip-chip method, a CCB method, and the like are known, and in these methods, bumps are usually formed on electrodes (pads) of a semiconductor chip. For this bump, inexpensive pb-13n solder has been considered.

従来、半導体チップの電極上に形成されるpb−3nは
んだからなるバンプは、第7図に示すようなものである
。第7図において、シリコン基板1上には酸化シリコン
膜等の絶縁膜2を介して八β又はAn合金等からなる電
極3がバターニングされて形成され、全面に窒化シリコ
ン摸等のパッシベーション膜4を?l!覆した後、電極
3上のパッシベーション膜4を選択的にエツチングして
電極3を露出させている。露出した電極3上にはcr、
N ’、Mos Cu、Au、へq等からなる下地金R
5が形成されている。更に、下地金R5上にははんだバ
ンプ6が形成されている。
Conventionally, bumps made of PB-3N solder formed on the electrodes of semiconductor chips are as shown in FIG. In FIG. 7, an electrode 3 made of 8β or An alloy is patterned on a silicon substrate 1 through an insulating film 2 such as a silicon oxide film, and a passivation film 4 made of silicon nitride or the like is formed on the entire surface. of? l! After covering, the passivation film 4 on the electrode 3 is selectively etched to expose the electrode 3. On the exposed electrode 3, cr,
Base metal R consisting of N', Mos Cu, Au, Heq, etc.
5 is formed. Further, solder bumps 6 are formed on the base metal R5.

前記下地金R5ははんだとの接合性を改善するために設
けられるものである。この目的のために下地金属5とし
ては1層〜3層の金属層が設けられ、種々の組合わせが
検討されている。
The base metal R5 is provided to improve bondability with solder. For this purpose, one to three metal layers are provided as the base metal 5, and various combinations are being considered.

ところで、はんだバンプ6は通常めっき又は蒸着により
形成され、種々の方法が提案されているが、これらの方
法は以下に述べるようにいずれも欠点がある。
Incidentally, the solder bumps 6 are usually formed by plating or vapor deposition, and various methods have been proposed, but all of these methods have drawbacks as described below.

めっきによる方法では、例えば電極孔あけ工程が終了し
た後、電極上の自然酸化膜をイオンエツチングにより除
去し、全面に1〜3層の下地金属を蒸着し、電極部が開
孔しためつきレジストを被覆し、電極上の下地金属上に
のみはんだめっきを行ない、めっきレジスト及び下地金
属の不要部分をエツチングするという工程がとられる。
In the plating method, for example, after the electrode hole-drilling process is completed, the natural oxide film on the electrode is removed by ion etching, one to three layers of base metal are deposited on the entire surface, and the electrode part is formed into a tight resist with the hole formed. The process involves coating only the base metal on the electrode, performing solder plating only on the base metal, and etching unnecessary parts of the plating resist and base metal.

ところが、このような方法は金バンプの形成の場合には
問題がないが、はんだバンプの形成に適用しようとする
と、はんだの耐薬品性がよ(ないため下地金属をエツチ
ングする際、はんだもエツチング液に侵されるという欠
点がある。したがって、3n、pbを順次めっきし、下
地金属のエツチング後に加熱して合金化するという方法
がとられる。
However, although this method has no problems when forming gold bumps, when it is applied to forming solder bumps, the chemical resistance of the solder is poor, so when etching the underlying metal, the solder is also etched. It has the disadvantage of being eroded by liquids.Therefore, a method is used in which 3n and PB are plated in sequence, and after the base metal is etched, they are heated and alloyed.

また、蒸着による方法では、例えば電極孔あけ工程が終
了した後、N極上の自然酸化膜をイオンエツチングによ
り除去し、全面に1〜3層の下地金属を蒸着し、パター
ニングし、更に電極上の下地金属上のみが開孔したレジ
ストを被覆した後、はんだを蒸着し、レジスト除去とと
もに不要部分のはんだを除去するという工程がとられる
。しかし、蒸着法を用いる場合、はんだ中のpbと3n
との蒸気圧が異なるため、共晶組成をもつはんだバンプ
を形成することが困難であるという欠点がある。
In addition, in the vapor deposition method, for example, after the electrode drilling process is completed, the natural oxide film on the N electrode is removed by ion etching, one to three layers of base metal are vapor deposited on the entire surface, patterned, and then After coating a resist with holes only on the base metal, solder is vapor-deposited, and the resist is removed as well as the solder in unnecessary parts. However, when using the vapor deposition method, the pb and 3n in the solder
The disadvantage is that it is difficult to form solder bumps with a eutectic composition because the vapor pressure is different from that of the eutectic composition.

いずれにしても従来の方法は、下地金属を用い、しかも
電極部以外の部分にはんだがめつきあるいは蒸着されな
いようにマスクを形成しなければならない等、工程の煩
雑化につながる基本的な問題点がある。
In any case, the conventional method uses a base metal and has basic problems that make the process complicated, such as the need to form a mask to prevent solder from being plated or vapor-deposited on parts other than the electrode part. be.

このため、超音波を利用したはんだづけによりAJ2電
極上にバンプを形成する方法が提案されている(特開昭
53−89368)。しかし、この方法で用いられてい
るはんだは3n、 Zn1tylo、B1、Sbを基準
成分とするため、AQ、電極以外の部分にも付着してし
まうし、A2電極のくわれffl象も起きるという問題
がある。
For this reason, a method has been proposed in which bumps are formed on the AJ2 electrode by soldering using ultrasonic waves (Japanese Patent Laid-Open No. 53-89368). However, since the solder used in this method uses 3n, Zn1tylo, B1, and Sb as standard components, it adheres to parts other than the AQ and electrodes, and there is a problem that the A2 electrode is bent and the ffl phenomenon occurs. There is.

(発明が解決しようとする問題点) 本発明は上記問題点を解消するためになされたものであ
り、電極のくわれ現象を招くことなく、1!極上に下地
金属を設けずに選択的に直接はんだバンプを形成するこ
とができ、工程を簡略化できる方法を提供することを目
的とするものである。
(Problems to be Solved by the Invention) The present invention has been made to solve the above-mentioned problems. The object of the present invention is to provide a method in which solder bumps can be selectively and directly formed without providing a base metal on top, and the process can be simplified.

[発明の構成〕 (問題点を解決するための手段と作用)本発明のはんだ
バンプの形成方法は、基板表面の少なくとも電極部上に
超音波により破壊される被覆層を設け、少なくとも電極
部に相当する部分に溶融はんだを接触させて該溶融はん
だ又は前記基板の少なくともいずれか一方に超音波を印
加し、電極上の被N層及び自然酸化膜を破壊するととも
に電極との合金化により選択的にはんだを付着させるこ
とを特徴とするものである。
[Structure of the Invention] (Means and Effects for Solving the Problems) The method for forming solder bumps of the present invention provides a coating layer that can be destroyed by ultrasonic waves on at least the electrode portion of the substrate surface, and A molten solder is brought into contact with the corresponding portion and an ultrasonic wave is applied to at least either the molten solder or the substrate to destroy the N layer and the natural oxidation film on the electrode and selectively form an alloy with the electrode. It is characterized by attaching solder to the solder.

本発明方法をより詳細に説明すると以下のようになる。The method of the present invention will be explained in more detail as follows.

例えばN極孔あけ工程の後、まず基板表面の少なくとも
電極部上に被覆層を設ける。この被11層は有曙物でも
、無機物でもよいが、固体であることが望ましい。被覆
の容易さという観点からはポリイミドや有機金属酸化物
が望ましい。例えば、有機金属酸化物は液状になったも
のを基板上に塗布し、50〜150℃程度の温度をかけ
て固化させる。この被覆層の厚さは10p以下が望まし
く、50人〜3JRがより好ましい。もちろん、これ以
外にもA2、Ti、Mo、Cr、■、N1等の金属を被
覆してもよい。また、これらの被覆層を被覆する前に、
電極表面をエツチングする必要はない。
For example, after the N-electrode drilling step, a coating layer is first provided on at least the electrode portion of the substrate surface. This 11th layer may be made of organic matter or inorganic material, but is preferably solid. From the viewpoint of ease of coating, polyimide and organic metal oxide are preferable. For example, the organometallic oxide is applied in a liquid state onto a substrate and solidified by applying a temperature of about 50 to 150°C. The thickness of this coating layer is preferably 10p or less, more preferably 50 people to 3JR. Of course, other metals such as A2, Ti, Mo, Cr, ■, N1, etc. may be coated. Also, before coating these coating layers,
There is no need to etch the electrode surface.

また、例えば電極孔あけ工程において、エツチングをt
IIJi!I!シて電極を完全に露出させないように電
極を覆う絶縁1!! (PSG膜や窒化シリコン瑛)を
若干残し、この絶縁膜を被11層として用いてもよい。
In addition, for example, in the electrode hole drilling process, etching is performed at t.
IIJi! I! Insulation 1 that covers the electrode so that it is not completely exposed! ! This insulating film may be used as the 11th layer by leaving a small amount (PSG film or silicon nitride film).

こうした被覆層となる絶縁膜の厚さは他の部分の絶縁膜
の厚さよりも薄く、かつ4000Å以上であることが望
ましい。これは絶縁膜の厚さが4000人未満であると
、超音波による衝撃が電極にまで達し、電極のくわれ現
象が起りやすくなるためである。なお、電極上に被1!
層となる絶縁膜を残す方法として、電極上に異種の絶縁
膜を2居形成しておき、電極孔あけ工程において上層の
絶縁II!l(例えば窒化シリコン膜ンのみを除去し、
下層の絶縁I!(例えばPSG膜)を残してもよい。
The thickness of the insulating film serving as the covering layer is preferably thinner than the thickness of the insulating film in other parts, and is preferably 4000 Å or more. This is because if the thickness of the insulating film is less than 4,000 mm, the impact caused by ultrasonic waves will reach the electrodes, making it easy for the electrodes to bend. In addition, there is no coating on the electrode!
As a method of leaving an insulating film as a layer, two different types of insulating films are formed on the electrode, and the upper layer of insulation II! is formed in the electrode hole drilling process. l (for example, only the silicon nitride film is removed,
Lower layer insulation I! (For example, a PSG film) may be left.

後者のような方法では被覆層となる絶縁膜の厚さの制御
が容易になる。以上のように絶縁膜を残す方法では、電
極孔あけ工程後に新たに被覆層を形成する方法よりも工
程を簡略化することができる。
In the latter method, the thickness of the insulating film serving as the covering layer can be easily controlled. The method of leaving the insulating film as described above can simplify the process compared to the method of forming a new covering layer after the electrode hole drilling step.

次に、電極部に溶融はんだを接触させた状態で、溶融は
んだ又は基板に超音波を印加すると、超音波エネルギー
により溶融はんだ中に金属蒸気の気泡が発生する。この
気泡は瞬時に成長・消滅し、局部的に高温・高圧となる
。この高圧の気泡が破壊する時、電極表面に強い衝νを
与え、これにより電極上の被覆層及び自然酸化膜が破壊
されるとともに、露出した電極の新生面に選択的にはん
だづけが行なわれる。このようにして電極上に直接接合
してはんだバンプが形成される。
Next, when ultrasonic waves are applied to the molten solder or the substrate with the molten solder in contact with the electrode portion, metal vapor bubbles are generated in the molten solder due to the ultrasonic energy. These bubbles grow and disappear instantly, creating localized high temperatures and pressures. When this high-pressure bubble bursts, it applies a strong impact to the electrode surface, thereby destroying the coating layer and natural oxide film on the electrode, and selectively soldering the exposed new surface of the electrode. In this way, solder bumps are formed by bonding directly onto the electrodes.

溶融はんだに超音波を印加する場合、その具体的な手段
としては、基板をはんだ槽内の溶融はんだ中に浸漬し超
音波振動子を挿入して溶融はんだに超音波を印加するか
、又は溶融はんだ槽目体を超音波撮動させて溶融はんだ
に超音波を印加してもよいし、超音波振動できるはんだ
ごてを用い電極に溶融はんだを接触させると同時に溶融
はんだに超音波を印加してもよい。なお、古くなった電
極では、その表面が汚染物で覆われていることがあり、
この場合には前処理としてオゾンをふきかけてもよい。
When applying ultrasonic waves to molten solder, specific methods include immersing the board in molten solder in a solder bath, inserting an ultrasonic vibrator, and applying ultrasonic waves to molten solder, or applying ultrasonic waves to molten solder. You can apply ultrasonic waves to the molten solder by applying ultrasonic waves to the solder bath eye, or you can apply ultrasonic waves to the molten solder at the same time as you bring the molten solder into contact with the electrode using a soldering iron that can vibrate ultrasonic waves. It's okay. Note that the surface of old electrodes may be covered with contaminants.
In this case, ozone may be sprayed as a pretreatment.

はんだの成分は通常のPb−3n系、Pb−Cd系、z
n−3n系、Cd−Zn系、Pb−1n系、AQ−1n
系、Affi−Zn系等イf h (7)はんだでもよ
い。もちろん、in等の低融点金攬は単一で使用できる
The components of the solder are normal Pb-3n series, Pb-Cd series, z
n-3n system, Cd-Zn system, Pb-1n system, AQ-1n
(7) Solder may also be used. Of course, low melting point metals such as in can be used alone.

本発明方法は、基板が半導体基板であってもガラスある
いはセラミックス等の絶縁基板であっても同様に適用で
きる。これらの基板を上記のように溶融はんだに浸漬す
る場合、基板全体を浸漬してもよいし、部分的に浸漬し
てもよい。また、電極以外のパッシベーション膜等の絶
縁膜にははんだが付着しないので、被FM層で覆う必要
はないが、電極以外の金属が露出している場合には保護
する必要がある。なお、半導体ウェハを溶融はんだ中に
浸漬する場合、ブレードダイシングを行なった後である
と、ダイシングラインに沿って割れて半導体チップが分
離することがあるので、これを防止するために、ウェハ
の裏面に高温用の粘着テープを貼付け、更に金属やガラ
ス等に接着したり、ウェハの裏面を真空チャック等で吸
着しておくことが望ましい。また、はんだバンプを形成
した後、ブレードダイシングを行なってもよい。
The method of the present invention is equally applicable whether the substrate is a semiconductor substrate or an insulating substrate such as glass or ceramic. When these substrates are immersed in molten solder as described above, the entire substrate may be immersed, or it may be partially immersed. Further, since solder does not adhere to insulating films such as passivation films other than electrodes, there is no need to cover them with the FM layer, but if metal other than electrodes is exposed, it is necessary to protect them. When immersing a semiconductor wafer in molten solder, after blade dicing, the semiconductor chips may crack along the dicing lines and separate. It is desirable to attach a high-temperature adhesive tape to the wafer, and then to adhere it to metal, glass, etc., or to suction the back side of the wafer with a vacuum chuck or the like. Further, blade dicing may be performed after forming the solder bumps.

また、本発明方法の処理は、不活性ガスを流して非酸化
性雰囲気中で行なうことが望ましい。これは雰囲気ガス
が5%以上の酸素を含む場合、電極の構成元素であるA
2が酸化を起してはんだとのぬれが悪くなり、最悪の場
合にはバンプ同士が接続する不良が発生するためである
Further, it is desirable that the treatment in the method of the present invention be carried out in a non-oxidizing atmosphere by flowing an inert gas. When the atmospheric gas contains 5% or more oxygen, A, which is a constituent element of the electrode,
This is because 2 causes oxidation, resulting in poor wetting with solder, and in the worst case, a defect occurs in which the bumps are connected to each other.

本発明方法において、印加する超音波の周波数は10〜
60kHz程度でよく、好ましくは15〜40kH2で
ある。これは、周波数が低すぎると上記のような作用が
起りにくく、逆に高すぎると電極等の剥離を起すおそれ
があるためである。
In the method of the present invention, the frequency of the applied ultrasound is 10~
It may be about 60 kHz, preferably 15 to 40 kHz. This is because if the frequency is too low, the above-mentioned effect is difficult to occur, whereas if the frequency is too high, there is a risk of peeling of the electrodes, etc.

また、超音波の出力は2〜500W程度でよいが、好ま
しくは10〜300 ’vVである。一方、溶融はんだ
の温度は230〜350℃程度、処理時間は0.1〜1
0秒程度である。これは温度が高く処理時間が長いと電
極の構成元素である八λの溶解が起り、逆に温度が低(
処理時間が短いとAl1とはんだとの合金化が行なわれ
なくなるためである。
Further, the output of the ultrasonic wave may be about 2 to 500 W, but preferably 10 to 300'vV. On the other hand, the temperature of molten solder is about 230-350℃, and the processing time is 0.1-1
It is about 0 seconds. This is because if the temperature is high and the treatment time is long, the 8λ, which is the constituent element of the electrode, will dissolve, whereas if the temperature is low (
This is because if the processing time is short, alloying of Al1 and solder will not occur.

好ましくは、溶融はんだ温度240〜320℃程度、処
理時間0.5〜5秒程度がよい。なお、ガラス又はセラ
ミックス基板はシリコン又は化合物半導体基板と比較し
て割れにくいため、超音波の周波数、出力、溶融はんだ
の温度等を高くすることができる。また、はんだ成分に
よって液体となる温度が異なるため、はんだ成分に合わ
せた温度を選ぶことがよい。
Preferably, the molten solder temperature is about 240 to 320°C and the processing time is about 0.5 to 5 seconds. Note that since glass or ceramic substrates are less likely to break than silicon or compound semiconductor substrates, the frequency and output of ultrasonic waves, the temperature of molten solder, etc. can be increased. Furthermore, since the temperature at which the solder becomes liquid differs depending on the solder component, it is best to select a temperature that matches the solder component.

以上のようにしてはんだバンプが形成された基板はワイ
ヤレスボンディング技術で実装される。
The board on which the solder bumps are formed as described above is mounted using wireless bonding technology.

例えば、TAB方式では、はんだバンプが形成された半
導体基板とリードフレーム(テープ)とを位置合わせし
て熱圧着する。この場合、リードフレームを構成する導
体金属はCu、Fe、Al1、Fe−Ni合金、Aus
 AQ、Sn等が用いられる。これらの金属をめっきし
たものでもよい。ただし、リードフレーム側がFe−N
i合金の場合にはフラックスを使用し、Auの場合には
はんだを同様な方法で付着させておくことが望ましい。
For example, in the TAB method, a semiconductor substrate on which solder bumps are formed and a lead frame (tape) are aligned and bonded by thermocompression. In this case, the conductive metal that makes up the lead frame is Cu, Fe, Al1, Fe-Ni alloy, Aus
AQ, Sn, etc. are used. It may be plated with these metals. However, the lead frame side is Fe-N.
In the case of i-alloy, it is desirable to use flux, and in the case of Au, it is desirable to apply solder in a similar manner.

また、フリップチップ方式やCCB方式でははんだバン
プが形成された半導体チップとはんだバンプが形成され
たガラス又はセラミックス基板のバンプ同士を熱a着す
る。
Furthermore, in the flip-chip method or the CCB method, a semiconductor chip on which solder bumps are formed and bumps on a glass or ceramic substrate on which solder bumps are formed are bonded together by thermal a-bonding.

以上のように本発明によれば、被i層により電極のくわ
れ現象を防止し、下地金属を使用せずに電極上に選択的
に直接はんだバンプを形成でき、工程を簡略化して大幅
な時間短縮を達成できる。
As described above, according to the present invention, the i-layer prevents the phenomenon of electrode bending, and it is possible to selectively form solder bumps directly on the electrodes without using a base metal, simplifying the process and greatly improving the process. Time savings can be achieved.

また、後のワイヤレスボンディング工程も容易に行なう
ことができる。
Further, the subsequent wireless bonding process can also be easily performed.

(実施例) 以下、本発明の実施例を図面を参照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.

実施例1 まず、通常のウェハプロセスにより配線・電極の形成を
行なった後、全面にパッシベーション膜を堆積し、更に
コンタクトパッド用の開孔部を形成したシリコンウェハ
11を用意した。前記配線電極はスパッタリング装置に
より形成された膜厚的1−のA2−2%5i−2%Cu
からなり、またパッシベーション膜としては窒化シリコ
ン膜が用いられている。そして、このシリコンウェハ1
1に形成された各チップには90m口の電極(コンタク
トパッド)がそれぞれ48個形成されている。なお、こ
のシリコンウェハ11についてはブレードダイシングを
行なっていない。次に、シリコンウェハ11全面に有機
シリコン酸化物の液体を塗布した後、120℃で30分
間熱処理して有機分を蒸発させ、2000人のシリコン
酸化物の被覆層を形成した。これを5回繰返して、被覆
層の厚さを1u++とじた。この状態を図示すると、第
1図(a)に示すように、シリコン基板12上に絶縁膜
13を介して電極14が形成され、全面を被覆するパッ
シベーション膜15から電極14が露出し、更に全面に
被覆層16が形成されている。
Example 1 First, a silicon wafer 11 was prepared in which wiring and electrodes were formed by a normal wafer process, a passivation film was deposited on the entire surface, and openings for contact pads were formed. The wiring electrode is made of A2-2% 5i-2% Cu with a film thickness of 1- formed by a sputtering device.
A silicon nitride film is used as the passivation film. And this silicon wafer 1
Each chip formed in No. 1 has 48 electrodes (contact pads) each having a width of 90 m. Note that this silicon wafer 11 was not subjected to blade dicing. Next, an organic silicon oxide liquid was applied to the entire surface of the silicon wafer 11, and then heat-treated at 120° C. for 30 minutes to evaporate the organic components to form a 2,000-layer silicon oxide coating layer. This was repeated 5 times to obtain a coating layer with a thickness of 1 U++. To illustrate this state, as shown in FIG. 1(a), an electrode 14 is formed on a silicon substrate 12 with an insulating film 13 interposed therebetween, the electrode 14 is exposed from a passivation film 15 covering the entire surface, and then the electrode 14 is exposed from a passivation film 15 covering the entire surface. A covering layer 16 is formed on.

次に、第2図に示すような超音波はんだづけ装置を用い
、このシリコンウェハ11の電極上にはんだバンプを形
成した。第2図において、はんだ槽21内にははんだの
還流路22が形成され、溶融はんだ23が収容されてい
る。この溶融はんだ23は図示しないモータにより回転
される撹拌棒24により還流路22内を通って液面より
上に噴出して還流する。前記シリコンウェハ11は裏面
に高温用の両面接着テープを貼付し、更に図示しないガ
ラス板に接着した状態で縦にして、噴出している溶融は
んだ23に浸漬される。そして、シリコンウェハ11近
傍の溶融はんだ23中に超音波振動子25を挿入して溶
融はんだ23に超音波を印加する。
Next, solder bumps were formed on the electrodes of this silicon wafer 11 using an ultrasonic soldering apparatus as shown in FIG. In FIG. 2, a solder return path 22 is formed in a solder bath 21, and molten solder 23 is accommodated therein. This molten solder 23 passes through the reflux path 22 by a stirring rod 24 rotated by a motor (not shown), and is ejected above the liquid level and refluxed. The silicon wafer 11 has a high-temperature double-sided adhesive tape affixed to its back surface, is further adhered to a glass plate (not shown), is held vertically, and is immersed in the spouting molten solder 23. Then, an ultrasonic vibrator 25 is inserted into the molten solder 23 near the silicon wafer 11 to apply ultrasonic waves to the molten solder 23.

なお、はんだとしては95Pb−3nの1%温はんだを
使用し、はんだ?!温度を320℃に維持した。また、
超音波振動子25により溶融はんだ23に周波数28k
Hz、出力100Wの超音波を印加し、シリコンウェハ
11の浸漬時間は1秒間とした。このはんだづけ操作中
、周囲に窒素ガスを202/分の流量で流し、電極の構
成元素であるアルミニウム及びはんだ中のスズの酸化を
防止した。
In addition, 1% warm solder of 95Pb-3n was used as the solder. ! The temperature was maintained at 320°C. Also,
A frequency of 28k is applied to the molten solder 23 by the ultrasonic vibrator 25.
Ultrasonic waves with a frequency of Hz and an output of 100 W were applied, and the immersion time of the silicon wafer 11 was 1 second. During this soldering operation, nitrogen gas was passed around at a flow rate of 20 2 /min to prevent oxidation of aluminum, which is a constituent element of the electrode, and tin in the solder.

この操作により第1図(b)に示すように電極14上の
被iI層16及び図示しない自然酸化膜が除去されると
ともに、第1図(C)に示すように電t414上にはん
だバンプ17が直接接合して山型に形成された。このは
んだバンプ17の高さは25mであった。なお、電極1
4とはんだバンプ17との接合面にはA2と3nとの合
金層が薄く生成していた。
By this operation, the iI layer 16 on the electrode 14 and the natural oxide film (not shown) are removed as shown in FIG. 1(b), and the solder bump 17 is removed on the electrode 414 as shown in FIG. were directly joined to form a mountain shape. The height of this solder bump 17 was 25 m. In addition, electrode 1
A thin alloy layer of A2 and 3n was formed on the bonding surface between A2 and the solder bump 17.

次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した。これと別に銅リードフレーム
が形成され、その表面に金めつきが施されたTAB方式
のテープを用意した。そして、チップのバンプとテープ
のリード端子とを位置合わせして190℃で両者を熱!
看した。このインナーリードボンディング工程でも全く
問題は生じなかった。
Next, the silicon wafer 11 was separated into individual chips by blade dicing. Separately, a TAB type tape was prepared in which a copper lead frame was formed and the surface thereof was gold-plated. Then, align the bumps on the chip and the lead terminals on the tape and heat them both at 190℃!
I watched it. No problems occurred in this inner lead bonding process either.

実施例2 まず、実施例1と同様なシリコンウェハ11を用意した
。この場合、配線・電極としてはA2−1%、Siが用
いられ、シリコンウェハ11に形成された各チップには
70Jm口の電極(コンタクトパッド)がそれぞれ64
個形成されている。なお、このシリコンウェハ11は素
子形成後、がなりの期間を経ており、電極表面が固い酸
化膜で覆われていることが予想されたので、オゾン洗浄
を行なった。また、被覆層16としては、全面に厚さ3
000人のカーボン膜を蒸着により形成した。
Example 2 First, a silicon wafer 11 similar to that in Example 1 was prepared. In this case, A2-1% Si is used for the wiring and electrodes, and each chip formed on the silicon wafer 11 has 64 electrodes (contact pads) each having a width of 70 Jm.
Individually formed. It should be noted that this silicon wafer 11 had undergone a period of warping after the formation of the elements, and since it was expected that the electrode surface would be covered with a hard oxide film, ozone cleaning was performed. In addition, the coating layer 16 has a thickness of 3 on the entire surface.
000 carbon film was formed by vapor deposition.

このシリコンウェハ11の電極上に、第3図に示すよう
な超音波はんだづけ装置を用いてはんだバンプを形成し
た。第3図において、はんだ横31内にははんだの還流
路32が形成され、溶融はんだ33が収容されている。
Solder bumps were formed on the electrodes of this silicon wafer 11 using an ultrasonic soldering apparatus as shown in FIG. In FIG. 3, a solder reflux path 32 is formed within the solder side 31, and molten solder 33 is accommodated therein.

この溶融はんだ33は図示しないモータにより回転され
る撹拌棒34により還流路32内を通ってはんだ槽31
中央部で液面より上に噴出して還流する。前記シリコン
ウェハ11は裏面をバキュームチャックにより吸着され
た状態で、電極が形成されている表面の全面が噴出した
溶融はんだ33の液面に浸漬される。そして、はんだ槽
31の底面から超音波振動子35を挿入し、シリコンウ
ェハ11近傍の溶融はんだ33に超音波を印加する。
This molten solder 33 is passed through the reflux path 32 by a stirring rod 34 rotated by a motor (not shown), and then passed through the solder bath 31.
It spews out above the liquid level in the center and refluxes. The silicon wafer 11 is immersed in the surface of the spouted molten solder 33 so that the entire surface on which the electrodes are formed is immersed in the liquid surface of the molten solder 33, with the back surface being attracted by a vacuum chuck. Then, an ultrasonic vibrator 35 is inserted from the bottom of the solder bath 31, and ultrasonic waves are applied to the molten solder 33 near the silicon wafer 11.

なお、はんだとしては30Zn−8nのはんだを使用し
、はんだ槽温度を250℃に維持した。
Note that 30Zn-8n solder was used as the solder, and the solder bath temperature was maintained at 250°C.

また、超音波振動子35により溶融はんだ33に周波数
30kH2,出力50Wの超音波を印加し、シリコンウ
ェハ11の浸漬時間は3秒間とした。
Further, ultrasonic waves with a frequency of 30 kHz and an output of 50 W were applied to the molten solder 33 by the ultrasonic vibrator 35, and the immersion time of the silicon wafer 11 was 3 seconds.

このはんたづけ操作中、周囲にArガスを202/分の
I!で流した。
During this soldering operation, Ar gas is applied to the surrounding area at 202/min. It was washed away.

この操作により第1図(C)に示すようにはんだバンプ
17が形成された。このはんだバンプ17の高さは20
pRであった。
Through this operation, solder bumps 17 were formed as shown in FIG. 1(C). The height of this solder bump 17 is 20
It was pR.

次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードボンディングを行な
ったが、全く問題は生じなかった。
Next, after cutting the silicon wafer 11 into individual chips by blade dicing, inner lead bonding was performed with a TAB tape in the same manner as in Example 1, but no problems occurred.

実施例3 まず、実施例1と同様なシリコンウェハ11を用意した
。この場合、配線・ltiとしてはA2−1%Siが用
いられ、シリコンウェハ11に形成された各チップには
500x口の電極(コンタクトパッド)がそれぞれ2個
形成されている。また、被覆層16としては全面に厚さ
2000人のCrWAを蒸着により形成した。
Example 3 First, a silicon wafer 11 similar to that in Example 1 was prepared. In this case, A2-1% Si is used for the wiring/lti, and two 500x electrodes (contact pads) are formed on each chip formed on the silicon wafer 11. Further, as the covering layer 16, CrWA with a thickness of 2,000 yen was formed over the entire surface by vapor deposition.

次に、第4図に示すような超音波を印加することができ
るはんだごて41を用い、シリコンウェハ11上に溶融
はんだ42を滴下するとともに、超音波を印加した。
Next, using a soldering iron 41 capable of applying ultrasonic waves as shown in FIG. 4, molten solder 42 was dropped onto the silicon wafer 11, and ultrasonic waves were applied.

なお、はんだとしては95Sn−AQのはんだを使用し
、はんだ温度を240℃に維持した。また、溶融はんだ
42には周波数40kHz、出力30Wの超音波を印加
し、はんだづけ時間は10秒部上した。また、この場合
はんだづけ面積が大きいため、周囲に不活性ガスを流す
必要がなかった。この操作により第1図(C)に示すよ
うにはん、だバンプ17が形成された。このはんだバン
プ17の高さは120mであった。
Note that 95Sn-AQ solder was used as the solder, and the soldering temperature was maintained at 240°C. Further, ultrasonic waves with a frequency of 40 kHz and an output of 30 W were applied to the molten solder 42, and the soldering time was increased by 10 seconds. In addition, since the soldering area was large in this case, there was no need to flow inert gas around it. Through this operation, solder bumps 17 were formed as shown in FIG. 1(C). The height of this solder bump 17 was 120 m.

つづいて、はんだごて41の超音波を止めて、はんだバ
ンプ17上に更にpb−sn共晶はんだを滴下した。こ
の際、溶融はんだ温度は200℃であった。また、はん
だが付着しにくい箇所にはロジン系のフラックスを用い
た。この操作によりはんだバンプ17上に図示しない第
2層のはんだバンプが形成され、両者の合計の高さは1
60JiI11となった。
Subsequently, the ultrasonic wave of the soldering iron 41 was stopped, and further pb-sn eutectic solder was dropped onto the solder bumps 17. At this time, the molten solder temperature was 200°C. In addition, rosin-based flux was used in areas where solder is difficult to adhere. By this operation, a second layer of solder bumps (not shown) is formed on the solder bumps 17, and the total height of both is 1.
It became 60JiI11.

次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードボンディングを行な
ったが、全く問題は生じなかった。
Next, after cutting the silicon wafer 11 into individual chips by blade dicing, inner lead bonding was performed with a TAB tape in the same manner as in Example 1, but no problems occurred.

なお、本発明において用いられる超音波はんだづけ装置
は、上記実施例1〜3で用いたものに限らず、例えば第
5図に示すようなものでもよい。
The ultrasonic soldering apparatus used in the present invention is not limited to those used in Examples 1 to 3 above, and may be, for example, as shown in FIG. 5.

第5図図示の超音波はんだづけ装置は、はんだ橿51自
体が超音波撮動し、溶融はんだ52に超音波を印加する
ものである。
In the ultrasonic soldering apparatus shown in FIG. 5, a solder rod 51 itself emits ultrasonic waves and applies ultrasonic waves to molten solder 52.

また、上記実施例1〜3では、電極孔あけ工程後にシリ
コン酸化物、カーボン又はCrからなる被覆層を設けた
が、N極孔あけ工程で電極を覆う絶縁膜の一部を残して
この絶縁膜を被覆層として用いてもよい。
In addition, in Examples 1 to 3 above, a coating layer made of silicon oxide, carbon, or Cr was provided after the electrode drilling process, but in the N electrode drilling process, a part of the insulating film covering the electrode was left behind. A membrane may also be used as a covering layer.

また、上記実施例1〜3では、本発明をTAB方式のワ
イヤレスポンディングに適用した場合について説明した
が、これに限らず本発明はフリップチップ方式あるいは
CCB方式等他のワイヤレスボンディングにも同様に適
用できる。この場合、まず第6図(a)に示すようにシ
リコン基板61上に絶縁膜を介して電極62を形成し、
全面をパッシベーション膜63で被覆した後、電極62
上に開孔部を設けたものと、第6図(b)に示すような
ガラスあるいはセラミックス基板71上に電極72を形
成し、全面を絶縁膜73で被覆した後、N極72上に開
孔部を設けたもののそれぞれについて、実施例1〜3で
説明したような方法で電極62.72上にはんだバンプ
64.74を形成する。次に、第6図(C)に示すよう
に、両者のはんだバンプ64.74同士を熱@着するこ
とにより接合部80を形成する。
Further, in Examples 1 to 3 above, the case where the present invention is applied to TAB type wireless bonding has been explained, but the present invention is not limited to this, and the present invention can be applied to other wireless bonding such as flip chip type or CCB type. Applicable. In this case, first, as shown in FIG. 6(a), an electrode 62 is formed on a silicon substrate 61 via an insulating film,
After covering the entire surface with a passivation film 63, the electrode 62
An electrode 72 is formed on a glass or ceramic substrate 71 as shown in FIG. For each hole, solder bumps 64.74 are formed on electrodes 62.72 in the manner described in Examples 1-3. Next, as shown in FIG. 6(C), a joint portion 80 is formed by thermally bonding the solder bumps 64 and 74 of the two together.

更に、上記実施例1〜3では、本発明をA2を主成分と
してSt、Cu等の添加物を含む電極上でのはんだバン
プ形成について説明したが、本発明は電極がタングステ
ン、モリブデン等の金属又はこれらの金属のシリサイド
であっても@様に適用できる。
Furthermore, in Examples 1 to 3 above, the present invention was described with respect to the formation of solder bumps on electrodes containing A2 as a main component and additives such as St and Cu. Alternatively, even silicides of these metals can be applied to @-like.

[発明の効果] 以上詳述した如く本発明のはんだバンプの形成方法によ
れば、電極のくわれ現象を招くことなく、極めて簡便な
工程で電極上に選択的にはんだバンプを直接形成するこ
とができ、ワイヤレスボンディング技術の導入を容易に
し、素子の微細化に対応してボンディングの信頼性の高
い半導体装置を製造できる等産業上極めて顕著な効果を
秦するものである。
[Effects of the Invention] As detailed above, according to the method for forming solder bumps of the present invention, solder bumps can be selectively formed directly on electrodes in an extremely simple process without causing the phenomenon of electrode bending. This makes it possible to easily introduce wireless bonding technology, and to manufacture semiconductor devices with high bonding reliability in response to the miniaturization of elements.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)〜(C)は本発明方法の工程を示すシリコ
ンウェハの電極部の断面図、第2図は本発明の実施例1
におけるはんだバンプの形成方法を示す説明図、第3図
は本発明の実施例2におけるはんだバンプの形成方法を
示す説明図、第4図は本発明の実施例3におけるはんだ
バンプの形成方法を示す説明図、第5図は本発明の他の
実施例におけるはんだバンプの形成方法を示す説明図、
第6図(a)〜(C)は本発明の他の実施例におけるワ
イヤレスボンディングの工程を示す断面図、第7図は従
来のはんだバンプが形成されたシリコンウェハの電極部
の断面図である。 11・・・シリコンウェハ、12・・・シリコン基板、
13・・・絶縁膜、14・・・雪掻、15・・・パッシ
ベーション膜、16・・・被覆層、17・・・はんだバ
ンプ、21・・・はんだ槽、22・・・還流路、23・
・・溶融はんだ、24・・・撹拌棒、25・・・超音波
振動子、31・・・はんだ楕、32・・・還流路、33
・・・溶融はんだ、34・・・撹拌棒、35・・・超音
波振動子、41・・・はんだごて、42・・・溶融はん
だ、51・・・はんだ槽、52・・・溶融はんだ、61
・・・シリコン基板、62・・・電極、63・・・パッ
シベーション膜、71・・・ガラス又はセラミックス基
板、72・・・電極、73・・・絶縁膜、80・・・接
合部。 出願人代理人 弁理士 鈴江武彦 第1図 第5図 (a)            (b)第6図 第7図
FIGS. 1(a) to (C) are cross-sectional views of the electrode portion of a silicon wafer showing the steps of the method of the present invention, and FIG. 2 is Example 1 of the present invention.
FIG. 3 is an explanatory diagram showing the method for forming solder bumps in Example 2 of the present invention, and FIG. 4 is an explanatory diagram showing the method for forming solder bumps in Example 3 of the present invention. An explanatory diagram, FIG. 5 is an explanatory diagram showing a method of forming solder bumps in another embodiment of the present invention,
6(a) to 6(C) are cross-sectional views showing the wireless bonding process in another embodiment of the present invention, and FIG. 7 is a cross-sectional view of the electrode portion of a silicon wafer on which conventional solder bumps are formed. . 11... Silicon wafer, 12... Silicon substrate,
13... Insulating film, 14... Snow scraper, 15... Passivation film, 16... Covering layer, 17... Solder bump, 21... Solder bath, 22... Circulation path, 23・
... Molten solder, 24 ... Stirring bar, 25 ... Ultrasonic vibrator, 31 ... Solder oval, 32 ... Reflux path, 33
... Molten solder, 34 ... Stirring bar, 35 ... Ultrasonic vibrator, 41 ... Soldering iron, 42 ... Molten solder, 51 ... Solder bath, 52 ... Molten solder , 61
... silicon substrate, 62 ... electrode, 63 ... passivation film, 71 ... glass or ceramics substrate, 72 ... electrode, 73 ... insulating film, 80 ... joint portion. Applicant's agent Patent attorney Takehiko Suzue Figure 1 Figure 5 (a) (b) Figure 6 Figure 7

Claims (6)

【特許請求の範囲】[Claims] (1)基板表面の少なくとも電極部上に超音波により破
壊される被覆層を設け、少なくとも電極部に相当する部
分に溶融はんだを接触させて該溶融はんだ又は前記基板
の少なくともいずれか一方に超音波を印加し、電極上の
被覆層及び自然酸化膜を破壊するとともに電極との合金
化により選択的にはんだを付着させることを特徴とする
はんだバンプの形成方法。
(1) A coating layer that can be destroyed by ultrasonic waves is provided on at least the electrode portion of the surface of the substrate, and molten solder is brought into contact with at least a portion corresponding to the electrode portion, and ultrasonic waves are applied to at least either the molten solder or the substrate. 1. A method for forming solder bumps, which comprises applying a pressure to destroy a coating layer and a natural oxide film on an electrode, and selectively attaching solder by alloying with the electrode.
(2)被覆層の厚さが10μm以下であることを特徴と
する特許請求の範囲第1項記載のはんだバンプの製造方
法。
(2) The method for manufacturing a solder bump according to claim 1, wherein the thickness of the coating layer is 10 μm or less.
(3)基板を溶融はんだ槽に浸漬することを特徴とする
特許請求の範囲第1項記載のはんだバンプの形成方法。
(3) The method for forming solder bumps according to claim 1, characterized in that the substrate is immersed in a bath of molten solder.
(4)基板が半導体基板又はガラスもしくはセラミック
ス基板であることを特徴とする特許請求の範囲第1項記
載のはんだバンプの形成方法。
(4) The method for forming solder bumps according to claim 1, wherein the substrate is a semiconductor substrate or a glass or ceramic substrate.
(5)電極がアルミニウムを主成分とすることを特徴と
する特許請求の範囲第1項記載のはんだバンプの形成方
法。
(5) The method for forming a solder bump according to claim 1, wherein the electrode is mainly composed of aluminum.
(6)非酸化性雰囲気中で処理することを特徴とする特
許請求の範囲第1項記載のはんだバンプの形成方法。
(6) The method for forming solder bumps according to claim 1, wherein the process is performed in a non-oxidizing atmosphere.
JP20336486A 1986-08-29 1986-08-29 Formation of solder bump Pending JPS6358948A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20336486A JPS6358948A (en) 1986-08-29 1986-08-29 Formation of solder bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20336486A JPS6358948A (en) 1986-08-29 1986-08-29 Formation of solder bump

Publications (1)

Publication Number Publication Date
JPS6358948A true JPS6358948A (en) 1988-03-14

Family

ID=16472802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20336486A Pending JPS6358948A (en) 1986-08-29 1986-08-29 Formation of solder bump

Country Status (1)

Country Link
JP (1) JPS6358948A (en)

Similar Documents

Publication Publication Date Title
KR100375460B1 (en) Method for preparing a conductive pad for electrical connection and conductive pad formed
US6329722B1 (en) Bonding pads for integrated circuits having copper interconnect metallization
US5208186A (en) Process for reflow bonding of bumps in IC devices
JPH0689919A (en) Electric internal connection substrate provided with both wire bond and solder connection and manufacture
JPH04326534A (en) Chip bonding method of semiconductor device
JPH02246335A (en) Bump structure for reflow bonding of ic device
JPH0267731A (en) Solder bump type semiconductor device and manufacture thereof
JP3868766B2 (en) Semiconductor device
JP2000012605A (en) Method for producing electrode part of semiconductor chip
JPS6358948A (en) Formation of solder bump
EP1322146A1 (en) Method of electroplating solder bumps on an organic circuit board
JPH09186161A (en) Formation of solder bump on semiconductor device
JPS62104143A (en) Formation of solder bump
JPH03218644A (en) Connection structure of circuit board
JP2768448B2 (en) Method of forming solder bumps
JPS63289947A (en) Substrate with solder bump and manufacture thereof
JPS6358947A (en) Formation of solder bump
JPS62204547A (en) Solder bump forming method
JPS63147348A (en) Formation of solder bump
JPH11135533A (en) Electrode structure, silicon semiconductor element provided with the electrode, its manufacture, circuit board mounting the element and its manufacture
JPS6366949A (en) Forming method for solder bump
JPS62203353A (en) Formation of solder bump
JPS62203352A (en) Formation of solder bump
JPS6358946A (en) Formation of solder bump
JPS6358945A (en) Formation of solder bump