JPS635646A - デ−タ・ブロツク経路指定方法 - Google Patents
デ−タ・ブロツク経路指定方法Info
- Publication number
- JPS635646A JPS635646A JP62117257A JP11725787A JPS635646A JP S635646 A JPS635646 A JP S635646A JP 62117257 A JP62117257 A JP 62117257A JP 11725787 A JP11725787 A JP 11725787A JP S635646 A JPS635646 A JP S635646A
- Authority
- JP
- Japan
- Prior art keywords
- node
- routing
- port
- identifier
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 16
- 230000007246 mechanism Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 2
- PDKAXHLOFWCWIH-UHFFFAOYSA-N 1,1-dichlorobuta-1,3-diene Chemical compound ClC(Cl)=CC=C PDKAXHLOFWCWIH-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、高速データ通信ネットワーク、より具体的に
はデータ通信ネットワーク内の通過ノードを通ってデー
タ・ブロックを経路指定する方法に関する。
はデータ通信ネットワーク内の通過ノードを通ってデー
タ・ブロックを経路指定する方法に関する。
Ｂ、従来技術
高速伝送機構が魅力的な価格で利用できるようになるに
つれて、このような新機構がネットワーク・アーキテク
チュア、とくに通過ノードでの経路指定に及ぼす影響に
取り組むことが必要になってくる。スルーブツトが高い
ことが、このようなノードの最重要要件であり（１秒間
光たり数千のデータ・ブロック）、したがって、経路指
定タスクは、できる限り速く実行しなければならない。
つれて、このような新機構がネットワーク・アーキテク
チュア、とくに通過ノードでの経路指定に及ぼす影響に
取り組むことが必要になってくる。スルーブツトが高い
ことが、このようなノードの最重要要件であり（１秒間
光たり数千のデータ・ブロック）、したがって、経路指
定タスクは、できる限り速く実行しなければならない。
また、ローカル・エリア・ネットワークの相互接続でも
、同様の要件がみられることがある。
、同様の要件がみられることがある。
Ｃ０発明が解決しようとする問題点
通常、ネットワーク内での経路指定は、テーブルを用い
て実行される。この方法は、各経路指定過程と連絡すべ
き経路マネージャ機能が、永ットワーク内のあらゆるノ
ードに経路指定テーブルをロードでき、経路定義に変更
が加えられた場合そのテーブル内容の一貫性を確保でき
るようにする、機構を含んでいる。
て実行される。この方法は、各経路指定過程と連絡すべ
き経路マネージャ機能が、永ットワーク内のあらゆるノ
ードに経路指定テーブルをロードでき、経路定義に変更
が加えられた場合そのテーブル内容の一貫性を確保でき
るようにする、機構を含んでいる。
他の方法は、中間ノードで経路指定テーブルを必要とし
ないが、経路指定過程によってフレームの内容が変更さ
れ、または長い経路指定過程アドレスを含むことを意味
する。
ないが、経路指定過程によってフレームの内容が変更さ
れ、または長い経路指定過程アドレスを含むことを意味
する。
したがって、本発明の一般的目的は、各通過ノード内で
の経路指定タスクが最小でありマイクロプロセッサまた
はハードウェアで実行できるような、ネットワークを通
してデータ・ブロックを経路指定する方法およびシステ
ムを提供することにある。
の経路指定タスクが最小でありマイクロプロセッサまた
はハードウェアで実行できるような、ネットワークを通
してデータ・ブロックを経路指定する方法およびシステ
ムを提供することにある。
Ｄ０問題点を解決するための手段
一般に、本発明は、データ・４ブロツクが経路指定され
る複数のノードを含む、データ通信ネットワークの第１
の局から第２の局までデータ・ブロックを経路指定する
方法を提供する。この方法は、次の各ステップを含むこ
とを特徴とする。
る複数のノードを含む、データ通信ネットワークの第１
の局から第２の局までデータ・ブロックを経路指定する
方法を提供する。この方法は、次の各ステップを含むこ
とを特徴とする。
（ａ）ネットワーク内の各ノードにノード識別子Ｎｌを
割り当てる。
割り当てる。
（ｂ）各ノードの各ポートにポート識別子Ｐｔを割り当
てる。
てる。
（ｅ）上記の第１の局から上記の第２の局に送られるデ
ータ・ブロックがたどるべき経路を確立し、それにより
、データ・ブロックが交差する経路中のノードを、識別
すると共に、その経路の各ノードでそのノードがデータ
・ブロックを再伝送すべき宛先ポートｔ−識別する。
ータ・ブロックがたどるべき経路を確立し、それにより
、データ・ブロックが交差する経路中のノードを、識別
すると共に、その経路の各ノードでそのノードがデータ
・ブロックを再伝送すべき宛先ポートｔ−識別する。
（ｄ）上記の第１の局からデータ・ブロックを伝送する
。各ブロックは、 １’ＬＴ ｍａｄ （Ｎ１）＝Ｐ１１ｔＴ ｍ
ａｄ （Ｎ２）＝Ｐ２ＲＴ ｍｏｄ （Ｎ
ｎ）＝Ｐｎのような値を有する経路指定タグＲＴを含む
。
。各ブロックは、 １’ＬＴ ｍａｄ （Ｎ１）＝Ｐ１１ｔＴ ｍ
ａｄ （Ｎ２）＝Ｐ２ＲＴ ｍｏｄ （Ｎ
ｎ）＝Ｐｎのような値を有する経路指定タグＲＴを含む
。
ただし、
Ｎ１、Ｎ２、・・・、Ｎｎは経路中のノードのノード識
別子であり、 Ｐｌ、Ｐ２、・・・、Ｐｎは経路中の各ノードの宛先ポ
ート識別子である。
別子であり、 Ｐｌ、Ｐ２、・・・、Ｐｎは経路中の各ノードの宛先ポ
ート識別子である。
（ｅ）データ・ブロックを受は取る各ノードで、受は取
ったデータ・ブロックに含まれる経路指定タグを、この
ノードのノード識別子で割る。この除算で、受は取った
ブロックを再伝送すべきポートを指定する、宛先ポート
識別子が与えられる。
ったデータ・ブロックに含まれる経路指定タグを、この
ノードのノード識別子で割る。この除算で、受は取った
ブロックを再伝送すべきポートを指定する、宛先ポート
識別子が与えられる。
本発明の一態様によれば、上記ノード識別子は、ガロア
環Ｇ（２８）の１次多項式の間で選択され、ポート識別
子は、同じガロア環の元の間で選択される。
環Ｇ（２８）の１次多項式の間で選択され、ポート識別
子は、同じガロア環の元の間で選択される。
また、本発明は、データ・ブロックが経路指定されるそ
れぞれ複数の人出力ポートを備えた複数のノードを含む
データ通信ネットワークの、第１の局から第２の局へデ
ータ・ブロックを経路指定するシステムを提供する。こ
のシステムは、次の手段を含むことを特徴とする。
れぞれ複数の人出力ポートを備えた複数のノードを含む
データ通信ネットワークの、第１の局から第２の局へデ
ータ・ブロックを経路指定するシステムを提供する。こ
のシステムは、次の手段を含むことを特徴とする。
第１局にあり、第２局に送るべき各データ・ブロックに
、データ・ブロックが第２局に到達するまでにたどるべ
きノードを通る経路によって決まる値をとる、経路指定
タグｒｔＴを設ける手゛段。
、データ・ブロックが第２局に到達するまでにたどるべ
きノードを通る経路によって決まる値をとる、経路指定
タグｒｔＴを設ける手゛段。
第１局にあり、経路指定タグＩｔＴを含めてデータ・ブ
ロックを、ネットワークを通して伝送する手段。
ロックを、ネットワークを通して伝送する手段。
経路中の各ノードにあり、データ・ブロックを受は取る
手段。
手段。
経路中の各ノードにあり、受は取ったデータ・ブロック
から経路指定タグを抜き出す手段。
から経路指定タグを抜き出す手段。
経路中の各ノードにあり、受は取ったデータ・ブロック
中の、 ＲＴ ｍｏｄ 、（Ｎ１）”ＰＩ ＲＴ ｍａｄ （Ｎ２）＝Ｐ２ ・ＲＴ ｍ
ａｄ （Ｎｎ）＝Ｐｎのような値を有する経路指定
タグをノード識別子Ｎ１で割って、受は取ったデータ・
ブロックを再伝送すべきノードのポートを指定する、宛
先ポート識別子Ｐｉをもたらす手段。
中の、 ＲＴ ｍｏｄ 、（Ｎ１）”ＰＩ ＲＴ ｍａｄ （Ｎ２）＝Ｐ２ ・ＲＴ ｍ
ａｄ （Ｎｎ）＝Ｐｎのような値を有する経路指定
タグをノード識別子Ｎ１で割って、受は取ったデータ・
ブロックを再伝送すべきノードのポートを指定する、宛
先ポート識別子Ｐｉをもたらす手段。
ただし、
Ｎ１、Ｎ２、・・・、Ｎｎは経路中のノードのノード識
別子であり、 Ｐｌ、Ｐ２、・・・、Ｐｎは経路中の各ノードの宛先ポ
ート識別子である。
別子であり、 Ｐｌ、Ｐ２、・・・、Ｐｎは経路中の各ノードの宛先ポ
ート識別子である。
Ｅ、実施例
第１図は、本発明の教示を具体化した典型的なデータ通
信ネットワークの全体的概略図を示す。
信ネットワークの全体的概略図を示す。
−般に、データ通信ネットワーク中で、複数の局が、フ
レームと呼ばれる特定の形式で編成され、送信局から複
数の通過ノードを通って受信局まで経路指定された、デ
ータ・ブロックを交換する。
レームと呼ばれる特定の形式で編成され、送信局から複
数の通過ノードを通って受信局まで経路指定された、デ
ータ・ブロックを交換する。
わかりやすいように、本発明の詳細な説明するために用
いる第１図では、ノード１ないしノード３と名づけだ３
つの通過ノードを経て受信局１２までフレームを伝送す
る送信局１０だけからなるシステムを示す。各送信局は
、たとえば、ホスト・システムに取りつけられ、データ
・ブロックを１（ＤＬＣ（高水準データ・リンク制御）
フレームと呼ばれる型式のフレームの形で送受信できる
、ＩＢＭ３７２５通信制御装置でよい。第１図には、ノ
ード１ないしノード３は、それぞれたとえば８個の入出
力ポートを有するものとして示してあり、第２図および
第３図に示すように実現することもできる。
いる第１図では、ノード１ないしノード３と名づけだ３
つの通過ノードを経て受信局１２までフレームを伝送す
る送信局１０だけからなるシステムを示す。各送信局は
、たとえば、ホスト・システムに取りつけられ、データ
・ブロックを１（ＤＬＣ（高水準データ・リンク制御）
フレームと呼ばれる型式のフレームの形で送受信できる
、ＩＢＭ３７２５通信制御装置でよい。第１図には、ノ
ード１ないしノード３は、それぞれたとえば８個の入出
力ポートを有するものとして示してあり、第２図および
第３図に示すように実現することもできる。
経路とは、送信局と受信局の間でフレームの伝送ができ
る１組の物理的リンクとノードによって定義される通路
である。送信局１０は、後述の値をとるいわゆる経路指
定タグ（ＲＴ）を、ネットワークを通して受信局に送る
べきフレームの頭に加え、そのリンク・インターフェー
ス１４を通してそれを伝送する。リンク・インターフェ
ース１４は、伝送に使われる物理的リンクの種類に応じ
て、どんなタイプのものでもよい。受信局１２は、その
リンク・インターフェース１６を通してフレームを受は
取り、経路の最後で経路指定タグを削除する。経路指定
タグは、下記のようにＨＤ Ｌ Ｃフレーム中に挿入で
きる。
る１組の物理的リンクとノードによって定義される通路
である。送信局１０は、後述の値をとるいわゆる経路指
定タグ（ＲＴ）を、ネットワークを通して受信局に送る
べきフレームの頭に加え、そのリンク・インターフェー
ス１４を通してそれを伝送する。リンク・インターフェ
ース１４は、伝送に使われる物理的リンクの種類に応じ
て、どんなタイプのものでもよい。受信局１２は、その
リンク・インターフェース１６を通してフレームを受は
取り、経路の最後で経路指定タグを削除する。経路指定
タグは、下記のようにＨＤ Ｌ Ｃフレーム中に挿入で
きる。
Ｆ、ＲＴ％Ａ、Ｃ，Ｉｎｆｏ、ＦＣＳ、ＦＩｆ Ｄ Ｌ
Ｃフレーム形式は、周知であり、ヘッダ・フラグ（Ｆ
）、アドレス・フィールド（Ａ）、制御フィールド（Ｃ
）、情報フィールド （Ｉｎｆｏ）、フレーム検査文字列フィールド（ＦＣＳ
’）、トレーラ・フラグ（Ｆ）から成る。
Ｃフレーム形式は、周知であり、ヘッダ・フラグ（Ｆ
）、アドレス・フィールド（Ａ）、制御フィールド（Ｃ
）、情報フィールド （Ｉｎｆｏ）、フレーム検査文字列フィールド（ＦＣＳ
’）、トレーラ・フラグ（Ｆ）から成る。
フレームを受は取った各ノードは、ＨＤ Ｌ Ｃ手順に
したがってフレームの妥当性を検査する。フレームが無
効だとわかった場合、それを無視する。
したがってフレームの妥当性を検査する。フレームが無
効だとわかった場合、それを無視する。
フレームが有効だとわかった場合、経路指定タグが処理
され、受は取ったフレームを再伝送すべきノードの出力
ポートの識別子をもたらす。
され、受は取ったフレームを再伝送すべきノードの出力
ポートの識別子をもたらす。
経路指定タグＲＴは、経路が確立されると、送信局内で
経路マネージャによって計算される。ノード１に、特定
のノード識別子Ｎｉが与えられる。
経路マネージャによって計算される。ノード１に、特定
のノード識別子Ｎｉが与えられる。
ノード１は、フレームを受は取ると、Ｐ ｉ ＝ＲＴｍ
ａｄ Ｎｉを計算する、すなわちｒｔＴをＮ１で割っ
て、剰余Ｐ１を保管する。ＲＴは、経路上で会うすべて
のノードで、中国式剰余定理にしたがって、Ｐｌが対応
するフレームを送るリンクのアドレスを直接与えるよう
に計算される。
ａｄ Ｎｉを計算する、すなわちｒｔＴをＮ１で割っ
て、剰余Ｐ１を保管する。ＲＴは、経路上で会うすべて
のノードで、中国式剰余定理にしたがって、Ｐｌが対応
するフレームを送るリンクのアドレスを直接与えるよう
に計算される。
中国式剰余定理は、次の形で表現できる：ある単位的可
換環で、対ごとに互いに素である１組の元ａ１、ａ２、
・・・、ａｎおよび（ｂｉ ｍａｄ （ａｔ））＝
ｂｉとなるような１組の元を考えると、次の関係式で定
義される。
換環で、対ごとに互いに素である１組の元ａ１、ａ２、
・・・、ａｎおよび（ｂｉ ｍａｄ （ａｔ））＝
ｂｉとなるような１組の元を考えると、次の関係式で定
義される。
（ただし、Ｉａｊ（ａｉ）はａｊ ｍａｄ ａｉの逆数
）Ｐは、次式が成立するような値である。
）Ｐは、次式が成立するような値である。
Ｐ ｍｏｄ （ａ１）＝ｂｌ
Ｐ ｍｏｄ （ａ２）＝ｂ２
Ｐ ｍｏｄ （ａｎ）＝ｂｎ
環の単一の元から所定の１対の元を導くことができると
いう事実を使って、各ノードに、経路指定タグＲＴから
受信フレームを再伝送すべき宛先ポートの識別子を銹導
させる。
いう事実を使って、各ノードに、経路指定タグＲＴから
受信フレームを再伝送すべき宛先ポートの識別子を銹導
させる。
本発明の方法は、次のことに基づいている。
− ネットワーク内の各ノードが、可換環の元ａ１、ａ
２、・・・、ａｎの間から選択されたノード識別子Ｎｉ
と関連づけられている。
２、・・・、ａｎの間から選択されたノード識別子Ｎｉ
と関連づけられている。
−各ノード中の各ポートが、可換環の元ｂ１、ｂ２、・
・・、ｂｎの間から選択されたポート識別子Ｐ１と関連
づけら、れている。
・・、ｂｎの間から選択されたポート識別子Ｐ１と関連
づけら、れている。
−送信局では、送信フレームが受信局に到達するまでに
たどる経路、すなわちフレームが交差するノードおよび
該ノードが使用する出力ポートが決定されると、関係式
（１）から直接導かれる下記の関係式（２）にしたがっ
て経路指定タグが計算され、伝送すべきフレーム中にＲ
Ｔが挿入される。
たどる経路、すなわちフレームが交差するノードおよび
該ノードが使用する出力ポートが決定されると、関係式
（１）から直接導かれる下記の関係式（２）にしたがっ
て経路指定タグが計算され、伝送すべきフレーム中にＲ
Ｔが挿入される。
−各ノードは、フレームを受は取ると、ＲＴをそのノー
ド識別子Ｎ１で割って、この除算の結果ポート識別子Ｐ
ｉをもたらし、このポート識別子Ｐｉで指定される出力
ポートを通して、受は取ったフレームを再伝送する。
ド識別子Ｎ１で割って、この除算の結果ポート識別子Ｐ
ｉをもたらし、このポート識別子Ｐｉで指定される出力
ポートを通して、受は取ったフレームを再伝送する。
したがって、次式が成立する。
ＲＴ ｍｏｄ （Ｎ１）”ＰＩ
ＲＴ ｍｏｄ （Ｎ２）＝Ｐ２
ＲＴ ｍｏｄ （Ｎｎ）＝Ｐ′ｎ
実際のネットワークでは、各局にネットワーク中の他の
すべての局のアドレスを含むテーブルを備えることがで
き、そのアドレスに到達するために確立された経路に対
応する予め算出されたｒｔＴが、各アドレスに関連づけ
られる。関係式（２）に基づ＜ＦｔＴの算出は、その局
で任意のプログラム・ルーチンによって実行できる。あ
る局が所定の局にフレームを送らなければならないとき
、上記の所定の局のアドレスに対応するＲＴの値をテー
ブルから取り呂すだけでよい。テーブルは、第１図では
、局１０内のブロック１８として示されている。
すべての局のアドレスを含むテーブルを備えることがで
き、そのアドレスに到達するために確立された経路に対
応する予め算出されたｒｔＴが、各アドレスに関連づけ
られる。関係式（２）に基づ＜ＦｔＴの算出は、その局
で任意のプログラム・ルーチンによって実行できる。あ
る局が所定の局にフレームを送らなければならないとき
、上記の所定の局のアドレスに対応するＲＴの値をテー
ブルから取り呂すだけでよい。テーブルは、第１図では
、局１０内のブロック１８として示されている。
第１図に示した例では、ノード識別子およびポート識別
子が、関係する整数の環から選択されている。関係式（
１）および（２）は、以下の条件が満たされる場合、必
ず成立する。
子が、関係する整数の環から選択されている。関係式（
１）および（２）は、以下の条件が満たされる場合、必
ず成立する。
−ノードに、゛その制御するリンクの数よ゛りも大きな
整数が割り当てられなければならない。
整数が割り当てられなければならない。
−経路上で出会うノードに割り当てられたすべての整数
は、対ごとに互いに素でなければならない。
は、対ごとに互いに素でなければならない。
第１図に示した例では、３個のノードに次のような整数
が与えられる： ノード１の識別子： Ｎ１＝ ９ ノード２の識別子： Ｎ２＝１０ ノード３の識別子： Ｎ５＝１１ ノード１の出力ポートの識別子： Ｐ１＝３ノード２
の出力ポートの識別子： Ｐ２＝１ノー′ド３の出力
ポートの識別子： Ｐ３＝７ＲＴは、関係式（２）に
したがって、計算される。この例では、ｒｔＴは次のよ
うに表わすことができる。 − ＲＴ ＝３Ｘ１０Ｘ１１０（９）ＸＩＩＸＩＩＩ（９）
＋ １ｘ９ｘＩ９（１０）ｘｌｌｘｌｌｌ（１０）＋
７ｘ９ｘＩ９（１１）Ｘ１０ｘ１１０（１１） ｎｏｄ
（９ｘｌＯｘｌ１）１１０（９）＝１゛、°１０×１
＝９×１＋ｌ１１１（９） ＝ ５ °、° ｌ
ｌｘ ５＝ ９ｘ６＋１１９（１０） ＝ ９
°、° ９Ｘ９＝１０Ｘ８＋１１９（１１） ＝
５ °、’ ９ｘ５＝１１ｘ４＋ｌ１１０（１
１）＝１０ °、’ １０ Ｘ １０ ＝ １
１ Ｘ ９ ＋ １なので、 ＲＴ”３４０４１ ｍｏｄ ９９０＝３８１ ＲＴ ｍａｄ ９＝３ ＲＴ ｍｏｄ １０＝１ ＲＴ ｍｏｄ １１＝７ であることが検査できる。
が与えられる： ノード１の識別子： Ｎ１＝ ９ ノード２の識別子： Ｎ２＝１０ ノード３の識別子： Ｎ５＝１１ ノード１の出力ポートの識別子： Ｐ１＝３ノード２
の出力ポートの識別子： Ｐ２＝１ノー′ド３の出力
ポートの識別子： Ｐ３＝７ＲＴは、関係式（２）に
したがって、計算される。この例では、ｒｔＴは次のよ
うに表わすことができる。 − ＲＴ ＝３Ｘ１０Ｘ１１０（９）ＸＩＩＸＩＩＩ（９）
＋ １ｘ９ｘＩ９（１０）ｘｌｌｘｌｌｌ（１０）＋
７ｘ９ｘＩ９（１１）Ｘ１０ｘ１１０（１１） ｎｏｄ
（９ｘｌＯｘｌ１）１１０（９）＝１゛、°１０×１
＝９×１＋ｌ１１１（９） ＝ ５ °、° ｌ
ｌｘ ５＝ ９ｘ６＋１１９（１０） ＝ ９
°、° ９Ｘ９＝１０Ｘ８＋１１９（１１） ＝
５ °、’ ９ｘ５＝１１ｘ４＋ｌ１１０（１
１）＝１０ °、’ １０ Ｘ １０ ＝ １
１ Ｘ ９ ＋ １なので、 ＲＴ”３４０４１ ｍｏｄ ９９０＝３８１ ＲＴ ｍａｄ ９＝３ ＲＴ ｍｏｄ １０＝１ ＲＴ ｍｏｄ １１＝７ であることが検査できる。
ＲＴに入れるべき整数には、所与の経路上で出会うノー
ドの数とそれらのノードに割り当てられた整数によって
決まる上限がある。経路上のノードがｎ個の場合、 ＲＴ ｍａｘ ＝ （旧Ｘ ８２ Ｘ ・−・ｘ Ｎｎ
） −まただし、Ｎ１、Ｎ２、・・・、Ｎｎはノード識
別子である。
ドの数とそれらのノードに割り当てられた整数によって
決まる上限がある。経路上のノードがｎ個の場合、 ＲＴ ｍａｘ ＝ （旧Ｘ ８２ Ｘ ・−・ｘ Ｎｎ
） −まただし、Ｎ１、Ｎ２、・・・、Ｎｎはノード識
別子である。
少数のポートを備えた最大限１２個′までのノードを含
むネットワークでは、２バイトのＲＴで十分である。た
とえば、経路上のノード最大数が３の場合、数（１１，
１３，１４，１５，１７，１９，２３，２９，３１，３
７，４１，４３）のリストから選んだ任意の３つの数の
積の上限が６５゜５３５未満になる。ネットワークに含
まれるノードの数が増加すると、リストに素数を追加し
なければならず、ＦｔＴのサイズが増加する。
むネットワークでは、２バイトのＲＴで十分である。た
とえば、経路上のノード最大数が３の場合、数（１１，
１３，１４，１５，１７，１９，２３，２９，３１，３
７，４１，４３）のリストから選んだ任意の３つの数の
積の上限が６５゜５３５未満になる。ネットワークに含
まれるノードの数が増加すると、リストに素数を追加し
なければならず、ＦｔＴのサイズが増加する。
大きな整数の除算は厄介なことがあり、さらにこうした
演算はどのマイクロプロセッサでも実現できるものでは
ない。
演算はどのマイクロプロセッサでも実現できるものでは
ない。
また、除算は多項式の代数形式でも定義されるので、経
路指定タグＲＴおよび識別子を・、多項式の代数演算を
利用して決定することもできる。多項式は数多くのやり
方で利用できるが、マイクロプロセッサはバイトを扱う
ように設計されているので、８ビツト係数をもつ多項式
の適用例にしぼることにする。
路指定タグＲＴおよび識別子を・、多項式の代数演算を
利用して決定することもできる。多項式は数多くのやり
方で利用できるが、マイクロプロセッサはバイトを扱う
ように設計されているので、８ビツト係数をもつ多項式
の適用例にしぼることにする。
２進係数の８次原始多項式を考えてみる。
Ｇ（Ｘ ）＝Ｘ８＋Ｘ４＋Ｘ３＋Ｘ２＋１この多項式の
根を、１から２５５まですべての値でべき乗すると、Ｇ
Ｆ（２８）と呼ばれる２５６個の元からなるガロア休の
すべての非ゼロ元が生成される。
根を、１から２５５まですべての値でべき乗すると、Ｇ
Ｆ（２８）と呼ばれる２５６個の元からなるガロア休の
すべての非ゼロ元が生成される。
さて、ネットワークの各ノードに、ＧＦ（２８）内に含
まれる係数を有する１次多項式Ｎ１（Ｘ）を割り当てる
。
まれる係数を有する１次多項式Ｎ１（Ｘ）を割り当てる
。
Ｎ ｉ （Ｘ ）＝Ｘ＋ａ ｔ
ただしｌは１から２５５までの値をとる。０も使用でき
るので、ネットワーク内に２５６個のノードを有する能
力が与えられる。異なるどの多項式％式％ となるようなａｌが見つかることが容易に確認できる。
るので、ネットワーク内に２５６個のノードを有する能
力が与えられる。異なるどの多項式％式％ となるようなａｌが見つかることが容易に確認できる。
したがって、ＧＦ（２８）の範囲内の係数を有する１次
多項式Ｐ ｉ （Ｘ ）＝Ｘ＋ａ ｉを各ノード識別子
に割り当て、各ポート識別式には０次の多項式、すなわ
ちＧＦ（２８）の元を割り当てることができる。経路指
定タグＲＴは、関係式（１）を使って計算できる。多項
式で使う場合、関係式（１）は、 の形に書くことができる。
多項式Ｐ ｉ （Ｘ ）＝Ｘ＋ａ ｉを各ノード識別子
に割り当て、各ポート識別式には０次の多項式、すなわ
ちＧＦ（２８）の元を割り当てることができる。経路指
定タグＲＴは、関係式（１）を使って計算できる。多項
式で使う場合、関係式（１）は、 の形に書くことができる。
この場合も、次式が成立する。
ＲＴ ｍｏｄ （Ｎ１）＝ＰＩ
ＲＴ ｍｏｄ （Ｎ２）”Ｐ２
ＲＴ ｍｏｄ （Ｎｎ）＝Ｐｎ
情報フレームがｎ個のノードを通って経路指定される場
合、ＲＴ多項式はせいぜいｎ −１次となる、すなわち
ＲＴは最大ｎバイトの大きさとなる。
合、ＲＴ多項式はせいぜいｎ −１次となる、すなわち
ＲＴは最大ｎバイトの大きさとなる。
１次以上の多項式をＮ１（Ｘ）で割ると、剰余は０次と
なる、すなわち剰余はＧＦ（２８）の２５６個の元のう
ちの１つとなる。このため、１個のノードが２５６個ま
でポートを持つことができる。
なる、すなわち剰余はＧＦ（２８）の２５６個の元のう
ちの１つとなる。このため、１個のノードが２５６個ま
でポートを持つことができる。
関係式（３）に基づ＜ＲＴの算出は、局で任意のプログ
ラム・ルーチンによって実行できる。
ラム・ルーチンによって実行できる。
環Ｇ（２８）の任意の元の逆数はこの環の元なので、環
Ｇ（２８）の金兄に対する逆数を含むテーブルを決定す
るのは容易である。このため、ｆｌＴの算出がスピード
・アップする。このようなテーブルが、Ｇ（２８’）の
元について作成されており、それを次に示す。
Ｇ（２８）の金兄に対する逆数を含むテーブルを決定す
るのは容易である。このため、ｆｌＴの算出がスピード
・アップする。このようなテーブルが、Ｇ（２８’）の
元について作成されており、それを次に示す。
Ｇ（
０００１８Ｅ Ｆ４ ４７
１０ ＤＢ ７２ Ｃｏ ５８ ＥＯ２０８
ＣＥ′０３９ ５１ ６０ ３０ ４８ ８９ ６Ｆ ２Ｅ Ａ４４０ ３６
５Ｆ Ｆ８ Ｂ５ ９２５０ ３８ ２３ ６８
８Ｃ８１ ６０２４５７ＣＡ ５Ｂ Ｂ９ ７ｏ ２８ Ｄｉ １１ Ｂ９ Ｅ９８０ １
Ｂ ５４ ＡＩ ＩＤ ７Ｃ９０１８ＤＦ
４４ ４Ｆ ９Ｂ ｉｏ ＩＣ８２９Ｆ Ｃ６３４ ＢＯＢ７ Ｂ５ ＥＥ ６Ｂ ＥＢＣＯ１２５９
Ａ５ ３５ ６５ Ｄｏ ２９ ７１ Ｃ８Ｆ８ Ｆ９ＥＯ１４３Ｆ
Ｂ８ Ｆｏ ８６ＦＯＢ３ Ｂ７ Ｂ５ ＥＡ
Ｏ：！ ２８）の逆数表 ５６７８９ＡＢＣＩ］ＥＦ Ａ７７Ａ ＢＡ ＡＤ ９Ｄ ＤＤ ９８３Ｄ ＡＡ
５Ｄ ９８３Ｅ ４Ｃ６６９０ＤＥ ５５８０ Ａｏ
８３４Ｂ ２Ａ５６２Ｃ８Ａ ７０ ＤＯＩＦ ４Ａ
２Ｂ ８Ｂ ３３ ＢＥＣ３４０５Ｅ ５０２２ ＣＦ
Ａ９ ＡＢ ＱＣ１５Ｅ１４Ｅ Ａ６０４３０８８２
Ｂ ＩＥ １８６７４５９３ＩＡ ２５６１１３ ＣＩ
ＣＢ ６３９７０Ｅ ３７４１Ｃ４１７４Ｄ ５２８
Ｄ ＥＦ Ｂ３２０ ＥＣ２Ｆ ３２ＦＢ Ｉ）Ａ ７
９ ＤＢ ７７０６ＢＢ ８４ ＣＤ ＦＥ ＦＣＣＣ
Ｂ４ ＢＯ４９３１２７２Ｄ ５３６９０２ Ｆ５ＢＣ
ＯＦ ５ＣＯＢ ＤＣＢＤ ９４ ＡＣ０９Ｃ７Ａ２Ｃ
２４６０５ＧＥ ３Ｂ ０Ｄ３Ｃ９Ｃ０８ＢＥ Ｂ７Ｆ
２ ＢＦ ＡＦ ＣＥ ６４０７７Ｂ ９５９Ａ ＡＥ
Ｂ２Ｈ２Ａ３９Ｅ Ｂ２ Ｆ７６２５Ａ ８５７Ｄ
Ａ８３Ａ４３ Ｂ７ Ｂ６１０７３７６７８９９０Ａ
１９９１、 ＢＩ Ｂ２ ＦＩ ＦＡ ７４ Ｆ３ Ｂ
４６Ｄ ２１ Ｂ２６Ａ１８Ｆ Ｂ３ Ｃ９−４２Ｂ４
Ｂ８７５ ？Ｆ ＦＦ ？Ｅ ＦＤ第２図は、本発明
を具体化した通過ノードの１例の概略図を示す。通過ノ
ードは主として、それぞれノードのポートにサービスす
る、複数の通信プロセッサからなる。こうした通信プロ
セッサは、第３図に関して詳しく説明するが、バス２０
によ１て相互接続されている。バス２０は、インテル社
から市販されているＭｕｌｔｉｂｕｓ １とすることが
できる。各通信プロセッサは、Ｖ２４または光フブイバ
・インターフェースなど適当な高速リンク・インターフ
ェースからなるポートを通して、他のノードまたは局に
相互接続される。このようなインターフェースは、デー
タ通信業界で広く使用される。第２図に示した例では、
あとで説明するように、本発明に基づく経路指定機構が
各通信プロセッサに含まれている。Ｍｕｌｔｉｂｕｓ
ｌに関する詳細は、インテル社の「インテル・マルチパ
ス仕様書（Ｉｎｔｅｌ Ｍｕｌｔｉｂｕｓ ５ｐｅｃｉ
ｆｉｃａｔｉｏｎ ） Ｊに出ている。
ＣＥ′０３９ ５１ ６０ ３０ ４８ ８９ ６Ｆ ２Ｅ Ａ４４０ ３６
５Ｆ Ｆ８ Ｂ５ ９２５０ ３８ ２３ ６８
８Ｃ８１ ６０２４５７ＣＡ ５Ｂ Ｂ９ ７ｏ ２８ Ｄｉ １１ Ｂ９ Ｅ９８０ １
Ｂ ５４ ＡＩ ＩＤ ７Ｃ９０１８ＤＦ
４４ ４Ｆ ９Ｂ ｉｏ ＩＣ８２９Ｆ Ｃ６３４ ＢＯＢ７ Ｂ５ ＥＥ ６Ｂ ＥＢＣＯ１２５９
Ａ５ ３５ ６５ Ｄｏ ２９ ７１ Ｃ８Ｆ８ Ｆ９ＥＯ１４３Ｆ
Ｂ８ Ｆｏ ８６ＦＯＢ３ Ｂ７ Ｂ５ ＥＡ
Ｏ：！ ２８）の逆数表 ５６７８９ＡＢＣＩ］ＥＦ Ａ７７Ａ ＢＡ ＡＤ ９Ｄ ＤＤ ９８３Ｄ ＡＡ
５Ｄ ９８３Ｅ ４Ｃ６６９０ＤＥ ５５８０ Ａｏ
８３４Ｂ ２Ａ５６２Ｃ８Ａ ７０ ＤＯＩＦ ４Ａ
２Ｂ ８Ｂ ３３ ＢＥＣ３４０５Ｅ ５０２２ ＣＦ
Ａ９ ＡＢ ＱＣ１５Ｅ１４Ｅ Ａ６０４３０８８２
Ｂ ＩＥ １８６７４５９３ＩＡ ２５６１１３ ＣＩ
ＣＢ ６３９７０Ｅ ３７４１Ｃ４１７４Ｄ ５２８
Ｄ ＥＦ Ｂ３２０ ＥＣ２Ｆ ３２ＦＢ Ｉ）Ａ ７
９ ＤＢ ７７０６ＢＢ ８４ ＣＤ ＦＥ ＦＣＣＣ
Ｂ４ ＢＯ４９３１２７２Ｄ ５３６９０２ Ｆ５ＢＣ
ＯＦ ５ＣＯＢ ＤＣＢＤ ９４ ＡＣ０９Ｃ７Ａ２Ｃ
２４６０５ＧＥ ３Ｂ ０Ｄ３Ｃ９Ｃ０８ＢＥ Ｂ７Ｆ
２ ＢＦ ＡＦ ＣＥ ６４０７７Ｂ ９５９Ａ ＡＥ
Ｂ２Ｈ２Ａ３９Ｅ Ｂ２ Ｆ７６２５Ａ ８５７Ｄ
Ａ８３Ａ４３ Ｂ７ Ｂ６１０７３７６７８９９０Ａ
１９９１、 ＢＩ Ｂ２ ＦＩ ＦＡ ７４ Ｆ３ Ｂ
４６Ｄ ２１ Ｂ２６Ａ１８Ｆ Ｂ３ Ｃ９−４２Ｂ４
Ｂ８７５ ？Ｆ ＦＦ ？Ｅ ＦＤ第２図は、本発明
を具体化した通過ノードの１例の概略図を示す。通過ノ
ードは主として、それぞれノードのポートにサービスす
る、複数の通信プロセッサからなる。こうした通信プロ
セッサは、第３図に関して詳しく説明するが、バス２０
によ１て相互接続されている。バス２０は、インテル社
から市販されているＭｕｌｔｉｂｕｓ １とすることが
できる。各通信プロセッサは、Ｖ２４または光フブイバ
・インターフェースなど適当な高速リンク・インターフ
ェースからなるポートを通して、他のノードまたは局に
相互接続される。このようなインターフェースは、デー
タ通信業界で広く使用される。第２図に示した例では、
あとで説明するように、本発明に基づく経路指定機構が
各通信プロセッサに含まれている。Ｍｕｌｔｉｂｕｓ
ｌに関する詳細は、インテル社の「インテル・マルチパ
ス仕様書（Ｉｎｔｅｌ Ｍｕｌｔｉｂｕｓ ５ｐｅｃｉ
ｆｉｃａｔｉｏｎ ） Ｊに出ている。
第３図は、通信プロセッサのうち任意の１台の構成図で
ある。リンク・インターフェースは、バス３０によって
通信制御装置３２に接続されている。通信制御装置３２
は、図の例ではインテル社から市販されているインテル
８２５８６通信制御装置である。通信制御装置８２は、
その局所バス３４を介して、共通記憶装置３６に接続さ
れる。
ある。リンク・インターフェースは、バス３０によって
通信制御装置３２に接続されている。通信制御装置３２
は、図の例ではインテル社から市販されているインテル
８２５８６通信制御装置である。通信制御装置８２は、
その局所バス３４を介して、共通記憶装置３６に接続さ
れる。
・ 図には示していないが、インテル８２０７ダイナミ
ツクＲＡＭコントローラが、共通記憶装置３６を制御す
る。共通記憶装置３６およびＲＡＭコン・ トローラに
関する詳細は、インテル社の「÷イクロシステム構成部
品ハンドブック（ＭｉｃｒｏｓｙｓｔｅｍＣｏｍｐｏｎ
ｅｎｔｓ Ｈａｎｄｂｏｏｋ ） Ｊ、第１巻に出てい
る。
ツクＲＡＭコントローラが、共通記憶装置３６を制御す
る。共通記憶装置３６およびＲＡＭコン・ トローラに
関する詳細は、インテル社の「÷イクロシステム構成部
品ハンドブック（ＭｉｃｒｏｓｙｓｔｅｍＣｏｍｐｏｎ
ｅｎｔｓ Ｈａｎｄｂｏｏｋ ） Ｊ、第１巻に出てい
る。
共通記憶装置３６は、バス３８を介してバス２０に、ま
たマイクロプロセッサ局所バス４２を介してマイクロプ
ロセッサ４０に接続される。また、マイクロプロセッサ
４０はその局所バス４２を介してその局所記憶装置４４
およびバス２０に接続される。バス４２は、第５図に詳
しく示す経路指定機構４６に接続されている。図の例で
は、マイクロプロセッサ４０はインテル社から市販され
ているインテル８０１８６マイクロプロセツサである。
たマイクロプロセッサ局所バス４２を介してマイクロプ
ロセッサ４０に接続される。また、マイクロプロセッサ
４０はその局所バス４２を介してその局所記憶装置４４
およびバス２０に接続される。バス４２は、第５図に詳
しく示す経路指定機構４６に接続されている。図の例で
は、マイクロプロセッサ４０はインテル社から市販され
ているインテル８０１８６マイクロプロセツサである。
操作の際に、リンク・インターフェースからフレームが
来ると、通信制御装置３２によって処理される。通信制
御装置３２は、吹のようなタスクを実行する。
来ると、通信制御装置３２によって処理される。通信制
御装置３２は、吹のようなタスクを実行する。
−ヘッダ・フラグの認識
−ゼロ・ビットの削除
−ＦＣ３検査
−データの非直列化および共通記憶装置３６内部のいわ
ゆる受信フレーム区域中への緩衝記憶 受信フレームの位置と試況に間する情報は、やはり共通
記憶装置３６に記憶されているバッファ記述子に入って
いる。バッファ記述子は、次の情報を含んでいる。
ゆる受信フレーム区域中への緩衝記憶 受信フレームの位置と試況に間する情報は、やはり共通
記憶装置３６に記憶されているバッファ記述子に入って
いる。バッファ記述子は、次の情報を含んでいる。
−受信フレームの最初の文字のアドレス−フレームの長
さ −同一宛先ポートに関連した次のバッファ記述子がある
場合、そのアドレス −フレームが宛先ポートによって読み取られたことを意
味するフラグ 共通記憶装置３６の一部分が、ポート・ポインタと呼ば
れる小区域を記憶するために予約される。
さ −同一宛先ポートに関連した次のバッファ記述子がある
場合、そのアドレス −フレームが宛先ポートによって読み取られたことを意
味するフラグ 共通記憶装置３６の一部分が、ポート・ポインタと呼ば
れる小区域を記憶するために予約される。
各ポート・ポインタはひとつの宛先ポートに割り当て、
そのポート向けのフレームに関係する最初のバッファ記
述子のアドレスを含んでいる。
そのポート向けのフレームに関係する最初のバッファ記
述子のアドレスを含んでいる。
通信制御装置３２は、マイクロプロセッサ４０によって
共通記憶装置３６中に記憶されたコマンドを実行する。
共通記憶装置３６中に記憶されたコマンドを実行する。
通信制御装置３２とマイクロプロセッサ４０の間の通信
は、共通記憶装置３６および（図に示されていない）次
の４種のハードウェア信号によって実行される。
は、共通記憶装置３６および（図に示されていない）次
の４種のハードウェア信号によって実行される。
−マイクロプロセッサ４０の注意をひくために通信制御
装置３２が使用する割込み信号。
装置３２が使用する割込み信号。
−通信制御装置３２の注意をひくためにマイクロプロセ
ッサ４０が使用するチャネル注意信号。
ッサ４０が使用するチャネル注意信号。
−共通記憶装置３６へのアクセスを要求するために通信
制御装置３２が使用する保持信号。
制御装置３２が使用する保持信号。
−上記の要求を受は入れるためにマイクロプロセッサ４
０が使用するＨＬＤＡ信号。
０が使用するＨＬＤＡ信号。
通信制御装置３２に関する詳細は、インテル社の「マイ
クロシステム構成部品ハンドブック」、第２巻、に出て
いる。
クロシステム構成部品ハンドブック」、第２巻、に出て
いる。
有効なフレームが共通記憶装置３６中に記憶されると、
通信制御装置３２はマイクロプロセッサ４０にその旨を
通知し、マイクロプロセッサ４０は共通記憶装置３６か
ら受信フレームの経路指定タグを取り出して、その局所
記憶装置４４内に記憶する。それから、マイクロプロセ
ッサ４０は、経路指定タグを経路指定機構４６に転送す
る。経路指定機構４６は、経路指定タグをノード識別子
で割って、受信フレームを再伝送すべき宛先ポートを指
定するポート識別子を提供する。マイクロプロセッサ４
０は、経路指定機構４６からポート識別子を読み出して
、その局所記憶装置４４内に記憶する。それから、マイ
クロプロセッサ４０は、宛先ポートに関連するポート・
ポインタを受信フレームに関する情報と一緒に、共通記
憶装置３６内に書き込み、メツセージをバス２０を介し
て宛先ポートにサービスする通信プロセッサに送る。
通信制御装置３２はマイクロプロセッサ４０にその旨を
通知し、マイクロプロセッサ４０は共通記憶装置３６か
ら受信フレームの経路指定タグを取り出して、その局所
記憶装置４４内に記憶する。それから、マイクロプロセ
ッサ４０は、経路指定タグを経路指定機構４６に転送す
る。経路指定機構４６は、経路指定タグをノード識別子
で割って、受信フレームを再伝送すべき宛先ポートを指
定するポート識別子を提供する。マイクロプロセッサ４
０は、経路指定機構４６からポート識別子を読み出して
、その局所記憶装置４４内に記憶する。それから、マイ
クロプロセッサ４０は、宛先ポートに関連するポート・
ポインタを受信フレームに関する情報と一緒に、共通記
憶装置３６内に書き込み、メツセージをバス２０を介し
て宛先ポートにサービスする通信プロセッサに送る。
宛先プロセッサは、メツセージを発生源ポートから受は
取ると、共通記憶装置３６内部にあるその宛先ポインタ
を読み取り、その記憶装置から受信フレームを読み取っ
て、その通信プロセッサの共通記憶装置に記憶する。そ
のあと、受信フレームは、宛先ポートにサービスする通
信プロセッサの通信制御装置を介して、再伝送される。
取ると、共通記憶装置３６内部にあるその宛先ポインタ
を読み取り、その記憶装置から受信フレームを読み取っ
て、その通信プロセッサの共通記憶装置に記憶する。そ
のあと、受信フレームは、宛先ポートにサービスする通
信プロセッサの通信制御装置を介して、再伝送される。
第４Ａ図および第４Ｂ図は、第５図に詳細を示す、本発
明の経路指定方法を環Ｇ（２８）に含まれる多項式を用
いて実現する、経路指定機構４６の動作原理を示す。多
項式を使うと、剰余として、各ノード識別子はＰ ｉ
（Ｘ ）”Ｘ＋ａ ｉという形の１次多項式になり、各
ポート識別子は０次多項式、すなわちＧ（２”）の元と
なる。
明の経路指定方法を環Ｇ（２８）に含まれる多項式を用
いて実現する、経路指定機構４６の動作原理を示す。多
項式を使うと、剰余として、各ノード識別子はＰ ｉ
（Ｘ ）”Ｘ＋ａ ｉという形の１次多項式になり、各
ポート識別子は０次多項式、すなわちＧ（２”）の元と
なる。
第４Ａ図は、任意の次数ｎの任意の多項式を、ｇｌＸ＋
ｇＯの形で表わすことができる１次多項式で割る演算の
原理を示す。クロック・タイムごとに、除算すべき多項
式の係数が、第４Ａ図の装置に人力される。ｎ ＋１ク
ロツク・タイムの後、メモリからの出力で剰余が得られ
る。
ｇＯの形で表わすことができる１次多項式で割る演算の
原理を示す。クロック・タイムごとに、除算すべき多項
式の係数が、第４Ａ図の装置に人力される。ｎ ＋１ク
ロツク・タイムの後、メモリからの出力で剰余が得られ
る。
第４Ａ図の概略図は、Ｇ（２８）に含まれる多項式を使
い、除数の１次多項式がＸ＋ａｉの形であるとき、単純
化できる。
い、除数の１次多項式がＸ＋ａｉの形であるとき、単純
化できる。
多項式はＸ＋ａｉなので、第４Ａ図の図で、ｇｌ＝ｇｌ
−１＝１となる。
−１＝１となる。
Ｇ（２８）で、６元がその逆数に等しい場合、−ｇｏ＝
ｇｏとなる。
ｇｏとなる。
したがって、第４Ａ図の図は第４Ｂ図の図になり、ａｔ
による乗算を１回だけ含んでいる。
による乗算を１回だけ含んでいる。
第５図は、第４Ｂ図にその動作原理を示した経路指定機
構４６の具体的実施例を示す。パス４２（第３図）から
のデータ・パスＡｊｊｌＤＯないしＤ７が、８ドライバ
・モジュール５０の入力に印加される。モジュール５０
は、ＬＳ２４４型のものでよく、その出力が、８ＸＯＲ
回路モジュール５２の第１の入力セットに接続される。
構４６の具体的実施例を示す。パス４２（第３図）から
のデータ・パスＡｊｊｌＤＯないしＤ７が、８ドライバ
・モジュール５０の入力に印加される。モジュール５０
は、ＬＳ２４４型のものでよく、その出力が、８ＸＯＲ
回路モジュール５２の第１の入力セットに接続される。
モジュール５２はＬ８８６型のものでよく、その出力は
、８ＡＮＤゲート・モジュール５４の第１の入力セット
に印加される。モジュール５４はＬＳＯ８型のものでよ
く、その出力はＬＳ３７４型の８ラツチ・モジュール５
６の入力に印加される。モジュール５６の出力が、乗算
器５８の一方の入力に印加され、そのもう−方の入力は
メモリ５９から出力を受は取る。乗算器５８の出力は、
モジュール５２の第２の人力セットに印加される。モジ
ュール５２の出力は、８ラツチ・モジュール６０の入力
にも接続され、モジュール６０の出力は線ＤＯないしＤ
７に接続されている。メモリ５９は、ノード識別子Ｎ１
の係数 ａｌを含んでいる。
、８ＡＮＤゲート・モジュール５４の第１の入力セット
に印加される。モジュール５４はＬＳＯ８型のものでよ
く、その出力はＬＳ３７４型の８ラツチ・モジュール５
６の入力に印加される。モジュール５６の出力が、乗算
器５８の一方の入力に印加され、そのもう−方の入力は
メモリ５９から出力を受は取る。乗算器５８の出力は、
モジュール５２の第２の人力セットに印加される。モジ
ュール５２の出力は、８ラツチ・モジュール６０の入力
にも接続され、モジュール６０の出力は線ＤＯないしＤ
７に接続されている。メモリ５９は、ノード識別子Ｎ１
の係数 ａｌを含んでいる。
パス４２からの線Ｃ１、Ｃ２およびＣ３は、インバータ
６２．６４および６６の入力に接続されている。１ｎｌ
ｃ１、Ｃ２およびＣ３は、インテル８０１８６マイクロ
プロセツサから供給される信号Ｓ１：、Ｓ０８およびＰ
Ｃ５５”を搬送する。これらの信号は、それぞれＲＥＡ
Ｄ （ｒｔＤ ）、ＷＲＩＴＥ（ＷＲ）およびＣＨＩＰ
５ＥＬＥＣＴ（Ｃ百）として経路指定機構が使用す
る。インバータ６２の出力はＮＡＮＤゲート６８の一方
の入力に接続され、ＮＡＮＤゲート６８のもう一方の入
力はインバータ６６の出力に接舷され、ＮＡＮＤゲート
６８の出力はモジュール６０に接続されている。
６２．６４および６６の入力に接続されている。１ｎｌ
ｃ１、Ｃ２およびＣ３は、インテル８０１８６マイクロ
プロセツサから供給される信号Ｓ１：、Ｓ０８およびＰ
Ｃ５５”を搬送する。これらの信号は、それぞれＲＥＡ
Ｄ （ｒｔＤ ）、ＷＲＩＴＥ（ＷＲ）およびＣＨＩＰ
５ＥＬＥＣＴ（Ｃ百）として経路指定機構が使用す
る。インバータ６２の出力はＮＡＮＤゲート６８の一方
の入力に接続され、ＮＡＮＤゲート６８のもう一方の入
力はインバータ６６の出力に接舷され、ＮＡＮＤゲート
６８の出力はモジュール６０に接続されている。
Ｎ Ａ Ｎ Ｄゲート６８の出力は、４個のインバータ
７０．７２．７４．７６からなる連鎖の入力にも接続さ
れている。インバータ７６の出力は、モジュール５４の
第２の入力セットの８個の入力に接続されている。イン
バータ６４および６６の出力は、ＮＡＮＤゲート７８の
２個の入力に接続され、ＮＡＮＤゲート７８の出力はモ
ジュール６０のクロック入力およびＮＡＮＤゲート８０
の一方の人力に接続されている。ＮＡＮＤゲート８０の
もう一方の入力は、Ｎ Ａ Ｎ Ｄゲート６８の出力に
接続されている。ＮＡＮＤゲート８０の出力は、インバ
ータ８２を介してモジュール５６のクロック人力に接続
されている。
７０．７２．７４．７６からなる連鎖の入力にも接続さ
れている。インバータ７６の出力は、モジュール５４の
第２の入力セットの８個の入力に接続されている。イン
バータ６４および６６の出力は、ＮＡＮＤゲート７８の
２個の入力に接続され、ＮＡＮＤゲート７８の出力はモ
ジュール６０のクロック入力およびＮＡＮＤゲート８０
の一方の人力に接続されている。ＮＡＮＤゲート８０の
もう一方の入力は、Ｎ Ａ Ｎ Ｄゲート６８の出力に
接続されている。ＮＡＮＤゲート８０の出力は、インバ
ータ８２を介してモジュール５６のクロック人力に接続
されている。
経路指定機構で行なわれる最初の動作は、それぞれイン
バータ６２および６６の出力で得られる信号ＲＤおよび
Ｃ８によって制御される読取り動作である。信号ＲＤお
よびＣ８は信号σ下を生じる。この信号ＯＢはモジュー
ル６０の出力有効化線を活動化し、ラッチ・モジュール
６０の内容を線ＤＯないしＤ７上に読み出させる。また
、信号ＯＥは、モジュール５４の出力をゼロにして、モ
ジュール５６をゼロに設定する。ＲＴの係数が線ＤＯな
いしＤ７上で得られるとき、書込み動作が実行される。
バータ６２および６６の出力で得られる信号ＲＤおよび
Ｃ８によって制御される読取り動作である。信号ＲＤお
よびＣ８は信号σ下を生じる。この信号ＯＢはモジュー
ル６０の出力有効化線を活動化し、ラッチ・モジュール
６０の内容を線ＤＯないしＤ７上に読み出させる。また
、信号ＯＥは、モジュール５４の出力をゼロにして、モ
ジュール５６をゼロに設定する。ＲＴの係数が線ＤＯな
いしＤ７上で得られるとき、書込み動作が実行される。
書込み動作は、信号ＷＲおよびＣ８によって制御される
。係数は、経路指定機構に人力されるたびに、モジュー
ル５０％ＸＯＲモジュール５２、モジュール５４、モジ
ュール５６を通過して進む。モジュール５６の出力は乗
算器５８でａｉが掛けられて、部分的結果を生じ、それ
がラッチ・モジュール６０に記憶される。すべての係数
が経路指定機構に入力されると、動作の結果、すなわち
宛先ポート識別子がラッチ・モジュール６０で得られ、
マイクロプロセッサ４０によって読取り動作で読み取ら
れる。
。係数は、経路指定機構に人力されるたびに、モジュー
ル５０％ＸＯＲモジュール５２、モジュール５４、モジ
ュール５６を通過して進む。モジュール５６の出力は乗
算器５８でａｉが掛けられて、部分的結果を生じ、それ
がラッチ・モジュール６０に記憶される。すべての係数
が経路指定機構に入力されると、動作の結果、すなわち
宛先ポート識別子がラッチ・モジュール６０で得られ、
マイクロプロセッサ４０によって読取り動作で読み取ら
れる。
第５図に示した経路指定機構を、マイクロプロセッサ４
０中で実行されるプログラムで置き換えることができる
。しかし、このようなプログラムは望ましいほど速くは
ならないことが判明している。
０中で実行されるプログラムで置き換えることができる
。しかし、このようなプログラムは望ましいほど速くは
ならないことが判明している。
第１図は、本発明の教示に基づくネットワークの概略図
である。 第２図は、本発明に基づくノードの機能的構成光を示す
ブロック図である。 第３図は、本発明を使用する通信プロセッサのブロック
図である。 第４Ａ図は、多項式除算機構の動作原理を示すブロック
図である。 第４Ｂ図は、経路指定機構４６の動作原理を示すブロッ
ク図である。 第５図は、本発明に基づく経路指定機構４６のブロック
図である。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 頓 宮 孝 −（外１名） ＦＩＧｉ ” へ゛又 ２０ ＦＩＧ、３
である。 第２図は、本発明に基づくノードの機能的構成光を示す
ブロック図である。 第３図は、本発明を使用する通信プロセッサのブロック
図である。 第４Ａ図は、多項式除算機構の動作原理を示すブロック
図である。 第４Ｂ図は、経路指定機構４６の動作原理を示すブロッ
ク図である。 第５図は、本発明に基づく経路指定機構４６のブロック
図である。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 頓 宮 孝 −（外１名） ＦＩＧｉ ” へ゛又 ２０ ＦＩＧ、３
Claims (1)
- 【特許請求の範囲】 複数のノードを含むデータ通信ネットワークにおいて、
第１の局から第２の局へ伝送されるデータ・ブロックの
経路指定方法であつて、 前記ネットワーク中の各ノードにノード識別子Ｎｉを割
当て、 各ノードの各ポートにポート識別子Ｐｉを割当て、 前記データ・ブロックがたどるべき経路を確立し、もっ
て該経路中のノード及び各該ノード中の宛先ポートを識
別し、 下記の式を満たす経路指定タグＲＴを含むデータ・ブロ
ックを前記第１の局から送信し、 ＲＴ ｍｏｄ （Ｎ１）＝Ｐ１ ＲＴ ｍｏｄ （Ｎ２）＝Ｐ２ ・・・・・・・・・・・ ＲＴ ｍｏｄ （Ｎｎ）＝Ｐｎ データ・ブロックを受信した各ノードにおいて、該デー
タ・ブロックに含まれる経路指定タグを、当該ノードの
ノード識別子で除算することにより、受信データ・ブロ
ックを送るべき宛先ポートのポート識別子を生成するこ
とを特徴とするデータ・ブロック経路指定方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP86430023A EP0253940B1 (en) | 1986-06-25 | 1986-06-25 | Method and system of routing data blocks in data communication networks |
| EP86430023.1 | 1986-06-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS635646A true JPS635646A (ja) | 1988-01-11 |
| JPH0453465B2 JPH0453465B2 (ja) | 1992-08-26 |
Family
ID=8196398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62117257A Granted JPS635646A (ja) | 1986-06-25 | 1987-05-15 | デ−タ・ブロツク経路指定方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4794594A (ja) |
| EP (1) | EP0253940B1 (ja) |
| JP (1) | JPS635646A (ja) |
| DE (1) | DE3679068D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06197127A (ja) * | 1992-12-25 | 1994-07-15 | Nec Corp | パケット網におけるシグナリング方式 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8606695D0 (en) * | 1986-03-18 | 1986-04-23 | Sinclair Res Ltd | Random chip addressing algorithm for wsi |
| JPH01261772A (ja) * | 1988-04-08 | 1989-10-18 | Cogent Res Inc | コンピュータ及びその動作方法 |
| EP0442936A4 (en) * | 1988-11-10 | 1992-12-09 | Zigmantas Leonas Budrikis | Distributed router of connectionless packets over connection oriented networks |
| ES2028554A6 (es) * | 1990-11-05 | 1992-07-01 | Telefonica Nacional Espana Co | Sistema teleinformatico de conmutacion de paquetes. |
| EP0552385B1 (en) * | 1991-08-21 | 2001-02-14 | International Business Machines Corporation | Connectionless ATM data services |
| US5450578A (en) * | 1993-12-23 | 1995-09-12 | Unisys Corporation | Method and apparatus for automatically routing around faults within an interconnect system |
| US5495589A (en) * | 1993-12-23 | 1996-02-27 | Unisys Corporation | Architecture for smart control of bi-directional transfer of data |
| US5521929A (en) * | 1994-06-16 | 1996-05-28 | Quantom Corporation | Robust and redundant physical block identification scheme for data storage devices |
| EP0731583A1 (en) * | 1995-03-08 | 1996-09-11 | International Business Machines Corporation | Method and system for routing messages in a multi-node data communication network |
| US6400681B1 (en) | 1996-06-20 | 2002-06-04 | Cisco Technology, Inc. | Method and system for minimizing the connection set up time in high speed packet switching networks |
| EP1016047B1 (en) * | 1996-10-09 | 2008-12-17 | Visa International Service Association | Electronic statement presentment system |
| US6934249B1 (en) | 1997-04-01 | 2005-08-23 | Cisco Technology, Inc. | Method and system for minimizing the connection set up time in high speed packet switching networks |
| FR2777403B1 (fr) * | 1998-04-09 | 2000-05-05 | Alsthom Cge Alcatel | Procede d'acheminement de paquets dans un reseau de communication |
| US6603769B1 (en) | 1998-05-28 | 2003-08-05 | Cisco Technology, Inc. | Method and system for improving traffic operation in an internet environment |
| EP0978977A1 (en) | 1998-08-07 | 2000-02-09 | International Business Machines Corporation | A method and system for improving high speed internetwork data transfers |
| US7123620B1 (en) * | 2000-04-25 | 2006-10-17 | Cisco Technology, Inc. | Apparatus and method for scalable and dynamic traffic engineering in a data communication network |
| FR2824215B1 (fr) * | 2001-04-27 | 2003-07-18 | Canon Kk | Procede et dispositif de traitement d'un message dans un reseau de communication |
| US7327722B1 (en) | 2002-11-13 | 2008-02-05 | Cisco Technology, Inc. | Bridging routed encapsulation |
| US7778999B1 (en) | 2003-01-24 | 2010-08-17 | Bsecure Technologies, Inc. | Systems and methods for multi-layered packet filtering and remote management of network devices |
| US7716472B2 (en) | 2005-12-29 | 2010-05-11 | Bsecure Technologies, Inc. | Method and system for transparent bridging and bi-directional management of network data |
| US7971054B1 (en) * | 2006-09-19 | 2011-06-28 | Bsecure Technologies, Inc. | Method of and system for real-time form and content classification of data streams for filtering applications |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2429526A1 (fr) * | 1978-06-20 | 1980-01-18 | Thomson Csf | Systeme de communication numerique a haut debit, en reseau maille |
| EP0097351A3 (en) * | 1982-06-21 | 1986-02-26 | Nec Corporation | Router unit and routing network for determining an output port by detecting a part of an input packet |
| CA1245327A (en) * | 1985-09-06 | 1988-11-22 | Northern Telecom Limited | Path oriented routing system and method for packet switching networks |
| US4748620A (en) * | 1986-02-28 | 1988-05-31 | American Telephone And Telegraph Company, At&T Bell Laboratories | Time stamp and packet virtual sequence numbering for reconstructing information signals from packets |
-
1986
- 1986-06-25 EP EP86430023A patent/EP0253940B1/en not_active Expired - Fee Related
- 1986-06-25 DE DE8686430023T patent/DE3679068D1/de not_active Expired - Fee Related
-
1987
- 1987-05-15 JP JP62117257A patent/JPS635646A/ja active Granted
- 1987-06-12 US US07/060,796 patent/US4794594A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06197127A (ja) * | 1992-12-25 | 1994-07-15 | Nec Corp | パケット網におけるシグナリング方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0253940B1 (en) | 1991-05-02 |
| EP0253940A1 (en) | 1988-01-27 |
| DE3679068D1 (de) | 1991-06-06 |
| JPH0453465B2 (ja) | 1992-08-26 |
| US4794594A (en) | 1988-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS635646A (ja) | デ−タ・ブロツク経路指定方法 | |
| EP1226501B1 (en) | Network switch and components and method of operation | |
| EP1208447B1 (en) | Network processor, memory organization and methods | |
| EP1208676B1 (en) | Network switch using network processor | |
| JP2788577B2 (ja) | フレーム変換方法及び装置 | |
| EP0112340B1 (en) | End-to-end information memory arrangement in a line controller | |
| JP3817477B2 (ja) | Ｖｌｓｉネットワーク・プロセッサ及び方法 | |
| EP0595751A2 (en) | Method of routing electronic messages | |
| JP2003508957A (ja) | ネットワーク・プロセッサ処理コンプレックス及び方法 | |
| US5495478A (en) | Apparatus and method for processing asynchronous transfer mode cells | |
| CN110943939B (zh) | 一种网卡单元、分布式网络交换机系统与组网方法 | |
| EP0506688B1 (en) | Packet handling method | |
| JP3275664B2 (ja) | 受信パケット情報管理システム | |
| CN117041363A (zh) | 自定义数据包实现多器件级联配置的方法、装置和系统 | |
| JP2004054419A (ja) | ノード間トランザクション処理装置 | |
| JPS6130833A (ja) | デ−タ伝送装置 |