JPS635582A - ジヨセフソン論理回路駆動方式 - Google Patents

ジヨセフソン論理回路駆動方式

Info

Publication number
JPS635582A
JPS635582A JP61149027A JP14902786A JPS635582A JP S635582 A JPS635582 A JP S635582A JP 61149027 A JP61149027 A JP 61149027A JP 14902786 A JP14902786 A JP 14902786A JP S635582 A JPS635582 A JP S635582A
Authority
JP
Japan
Prior art keywords
current
mode
logic circuit
magnetic flux
bias current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61149027A
Other languages
English (en)
Inventor
Masatake Kotani
誠剛 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61149027A priority Critical patent/JPS635582A/ja
Publication of JPS635582A publication Critical patent/JPS635582A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、ジョセフソン論理回路を駆動する方式におい
て、 ジョセフソン論理回路内の磁束面子干渉型素子が、その
しきい値特性の原点が複数のモードに含まれるために誤
動作することを解決するため、ジョセフソン論理回路に
供給するバイアス電流及び制御電流の少なくともいずれ
か一方に、その電流非伝送期間内に周期性電流を一周期
以上重畳することにより、 上記磁束面子干渉型素子を“0″モードに戻して正常動
作するようにしたものである。
〔産業上の利用分野〕
本発明はジョセフソン論理回路、特にジョセフソン素子
により構成された磁束吊子干渉型素子を有する論理回°
路の駆動方式に関する。
ジョセフソン素子は、周知の如く、極低温下で超伝導電
極間に電流を流すと、しきい値以下の電流では電極間に
電圧が発生せず(超伝導状B)、しきい値以上の電流が
流されると電圧を発生する(Ti電圧状態から、超伝導
状態から電圧状態ヘスイッチする性質を有し、−旦電圧
状態にスイッチすると、バイアス電流をゼロにしない限
り超伝導状態に復帰しないという性質を有する。このジ
ョセフソン素子は、スイッチング時間が極めて短く、低
消費電力で高密度実装が可能であるという特長がある。
このジョセフソン素子を用いてディジタル回路(論理回
路)を構成する場合、複数個のジョセフソン素子からな
る開ループの磁束量子干渉型素子と入力信号線とを磁気
的に結合させ、磁束量子干渉型素子に電磁誘導電流を誘
起してジョセフソン素子をスイッチさせることができる
。この磁束量子干渉型素子は広マージン等の特長によっ
て多用されるので、その駆動方式が重要となる。
〔従来の技術〕
第4図は典型的な非対称2接合磁束量子干渉型素子のし
きい優待性を示す。同図中、縦軸はバイアス電流Ib、
横軸は制m+電流ICを示す。また、IOは“O″モー
ドしきい優待性、■+1は“+1”モードのしきい優待
性、I−+は“−1”モードのしきい優待性を各々示す
。ここで、“O+tモードは磁束量子干渉型素子内の磁
束量子の数がゼロのときのモードで、′+1”モード及
び“−1”モードは磁束量子の数が各々1個で、かつ、
前者はその磁束の方向が上向きで、後者は下向きのモー
ドである。
ジョセフソン論理回路を駆動するには、“0″モードの
状態にある磁束(6)子干渉型素子に対し、第4図にa
で示す臨界電流(シきい値)よりやや小なる値が一定期
間持続する台形波状のバイアス電流Ibを一定周期で印
加すると共に、臨界T!i流aよりやや小なる値のバイ
アス電流1b印加期間内に、所定レベルの台形波状の制
御11電流ICを印加することにより、ジョセフソン素
子をオン(電圧状態)とし、台形波状のバイアス電流1
b及び制wJl流1cが各々ゼロレベルであるときジョ
セフソン素子をオフ(超伝導状態)とすることを繰り返
すことにより行なわれる。
〔発明が解決しようとする問題点〕
しかし、磁束a子干渉型素子は、臨界電流密度が最適設
計の数倍程度大きくなると、しきい優待性の原点が、第
4図に示す如く、′″0′0′モードい優待性IOの他
に、“+1”モード及び−1”モードの各しきい優待性
I+1及びI−+の各々にも包含されることとなる。こ
のため、磁束a子干渉型素子が、正常のモードである′
0”モード以外のモードであったものとすると、所定レ
ベルの制@電流ICが入来する直前で、かつ、バイアス
電流1bが臨界電流aよりやや小なる所定の一定値に至
る直前のレベル(”+1”モードでは第4図にbで示す
レベル、′−1”モードではCで示すレベル)で既にオ
ンしてしまい、誤動作となる。
このため、従来は磁束量子干渉型素子において、臨界電
流密度が最適設計の数倍になってしまい、しきい優待性
の原点が複数のモードに含まれることが生じた場合は、
そのままでは正常動作ができず、熱処理などの方法によ
ってその磁束量子干渉型素子のしきい優待性の原点を“
O″モードみが含むように臨界電流密度を下げるか、又
はその磁界量子干渉型素子は破棄して新たに最適設計の
磁束量子干渉型素子を作り直さざるを得ないという問題
点があった。
本発明は上記の点に鑑みて創作されたもので、臨界電流
密度が最適設計の数倍の磁界量子干渉型素子を含むジョ
セフソン論理回路を、そのままの状態で正常動作できる
よう駆動するジョセフソン論理回路駆動方式を提供する
ことを目的とする。
〔問題点を解決するための手段〕
本発明のジョセフソン論理回路駆動方式は、磁束量子干
渉型素子を含むジョセフソン論理回路に対して、主バイ
アス電流源から臨界電流よりも小なる−定値のピークレ
ベルをもつ台形波を一定周期でバイアス電流として供給
すると共に、主制御I流源からパルス状の制御01f流
を供給することにより、ジョセフソン論理回路を駆動す
る方式において、バイアス電流及び制W電流の非伝送期
間内に、ピークレベルが臨界電流よりも小゛なる一周期
以上の周期性電流を発生する副M流発生源を設け、バイ
アス電流及び制御11流の少なくともいずれか一方に上
記周期性電流を重畳してジョセフソン論理回路に供給す
る構成からなる。
〔作用〕
バイアス電流及び制御電流がいずれもジョセフソン論理
回路に供給されない非伝送期間には、副電流発生源より
取り出された周期性電流が、バイアス電流及び/又は制
m電流としてジョセフソン論理回路に供給される。
上記の周期性電流は臨界電流よりも小なるピークレベル
を有し、かつ、−周期以上ジョセフソン論理回路に供給
されるから、ジョセフソン論理回路内の磁束量子干渉型
素子は、この周期性電流により“O”モードのときはス
イッチング又はモード遷移を行なわず、′+1”モード
又は“−1”モード等の“0”モード以外のとき一回以
上オン。
オフを交互に繰り返すか、又は1回以上モード遷移を生
ずる。
この周期性電流によるスイッチング又はモード遷移は、
ジョセフソン論理回路の非動作期間であるから、悪影響
を回路に与えることはない。
〔実施例〕
第1図は本発明の一実施例のブロック図を示す。
同図中、1はジョセフソン論理回路で、磁束量子干渉型
素子を含んで構成されており、またバイアス電流(’m
1Iiit電流)入力端子2及び制御電流(信号)入力
端子3を有している。4は、主バイアス電流源で、例え
ば第2図にIb+で示す主バイアス電流を発生出力する
。この主バイアス電流It)+は第2図に示す如く、−
定周期の台形波で、−定期間持続するそのピークレベル
は、第4図に示したしきい優待性中の臨界′R流aより
もやや小なる値に選定されである。
また、5は主制御電流源で、第2図にIC+で示す如く
、−定周期の台形波を主III ta ffi流として
発生出力する。この主制御電流IC+のピークレベルは
主バイアス電IIb+のピークレベル伝送期間内に位置
し、主バイアス電FI I t) +印加状態において
、′O″モードにある第4図に示すしきい優待性の磁束
量子干渉形素子がオンとなるような値に選定されである
これらの主バイアス電流源4及び主制御電流源5は、従
来より存在する電流源であるが、本実施例はこれに更に
副バイアス電流源6及び副制御電流源7を設けた点に特
徴を有する。
副バイアス電流源6は第2図にIb2で示す如く、前記
主バイアス電流1b+の非伝送期間(O−レベルの期間
)内に3周期分の正弦波を副バイアス電流として発生出
力する。この正弦波(81バイアス電1m)Ik)zの
正のピークレベルは、第4図に示したしきい優待性中の
臨界電流aと電流値すとの中間の値に選定されである。
また、副バイアス電流■b2の負のピークレベルは正の
ピークレベルと絶対値が等しい値に選定されである。な
お、磁束量子干渉型素子のしきい優待性は、実際には第
4図では省略したが、負のバイアス電流Ib側にも存在
し、原点を中心とする点対称の如き特性を有する。
上記の副バイアス電流Ib2は前記主バイアス電流1b
+ と合成されて第2図にIbで示す如き波形とされた
後、ジョセフソン論理回路1の入力端子2に供給される
。−方、副制御電流源7は第2図にIC2で示す如く、
常時ローレベルの副側it流を出力する。このため、主
制御l電流IC+と副制御電流IC2とを夫々合成して
得られた制御電流Icは、第2図に示す如<fc+と同
一波形となり、ジョセフソン論理回路10入力端子3に
供給される。
これにより、ジョセフソン論理回路1内の第4図に示す
如きしきい優待性を有する磁束量子干渉型素子の状態は
、バイアス電流Ib中の正弦波により、第4図の縦軸上
で3周期分振動する。すなわち、上記正弦波の最初の正
のピークレベルに至る過程で、上記磁束量子干渉型素子
が−1”モードにあるときは第4図に示す電流値Cを越
えた時点でオンにスイッチし、′+1”モードにあると
きは電流値すを越えた時点でオンにスイッチする。しか
し、磁束量子干渉型素子が“O″モードあるときは、上
記正弦波のピークレベル入来時点でもスイッチされない
。臨界電流aを越えないからである。
その後に、上記の正弦波がセンターレベルに戻るとくセ
ンターレベルの正弦波が入力されると)、上記磁束量子
干渉型素子はオフになるが、上記の如く最初゛+1″モ
ード又は“−1”モードであり、オンにスイッチしてい
た場合は、このオフへのスイッチにより“0”、“+1
”及び“−1”の3つのモードのいずれかに入る。しか
し、この3つのモードのうちどれに入るかは不定である
また、最初“ONモードであったときはオフのままで、
スイッチは行なわれず、′0”モードのままである。
以下、上記と同様の動作が繰り返され、磁束量子干渉型
素子が゛+1″モード及び“−1”モードのいずれかに
ある限り、上記のスイッチが繰り返され、上記正弦波が
何回目かにセンターレベルに戻ったときに“0”モード
に入る。−度“O”モードに入れば、上記の正弦波によ
りスイッチは行なわれなくなり、M Onモードが保持
されることになる。実際には、正弦波は3周期程度でほ
ぼ確実に“0”モードに戻ることが本発明者の実験によ
り確められた。
ジョセフソン論理回路1が動作するのは、主バイアス電
流IbIの台形波期間であり、ジョセフソン論理回路1
が休止している期間に上記の正弦波によるスイッチ動作
を行なっても、ジョセフソン論理回路1に悪影響を与え
ることはない。このようにして、本実施例によれば、し
きい優待性の原点が“O”モード以外のモードにも含ま
れているような磁束母子干渉型素子に対してスイッチを
行なって、強制的に“0”モードに戻すことができる。
次に本発明の第2実施例につき説明する。本実施例は第
1図に示した主バイアス電流源4及び主制御電流源5は
、第2図にIb+及びIC+で示した主バイアス電流及
び主制御ll電流を発生出力する点は第1実施例と同様
であるが、副バイアス電流源6は副バイアス電流を発生
せず、かつ、副制御電流源7が主バイアス電流の台形波
の存在しない期間内に、例えば3周期分の正弦波を副制
御l電流として発生出力する点が第1実施例と異なる。
これにより、ジョセフソン論理回路1の入力端子2には
、第3図にIb’で示す如く、主バイアス電流源4より
の主バイアス電流がそのままバイアス電流として供給さ
れ、かつ、入力端子3には第3図にIC′で示す如く、
主副m電流(台形波)に副制御電流(正弦波)が重畳さ
れた波形の制御電流が供給される。
このため、ジョセフソン論理回路1内の第4図に示す如
きしきい優待性を有する磁束母子干渉型素子の状態は、
制御電流IC’ 中の正弦波により、第4図の横軸上で
3周期分振動する。
ここで、制tIl電流Ic’中のn1制御電流(正弦波
)のピークレベル(絶対1f()は、第4図に示したし
きい優待性中、バイアス電流1bがゼロの場合における
“O″モード制m+電流値dと“+1″モードの制御1
)Il電流値eとの中間の値に選定されである。
従って、制御電流1c’中の正弦波が最初の正のピーク
レベルに至る過程で、前記磁束n子干渉型素子が最初“
−1nモードにあるときは、第4図にfで示す′14i
ll!値を越えた時点で″“Onモードか“+1″モー
ドへとモード遷移する。どちらのモードに遷移するかは
不定である。しかし、磁束母子干渉型素子が最初“0”
モードか“+1”モードにあるときは制御電流l c 
J中の正弦波が正のピークレベルに達してもモード遷移
は生じない。
第4図に9で示す低い方の電流値を越えないからである
その後に、上記の正弦波がセンターレベルに戻り、更に
負のピークレベルに至る過程で第4図にeで示す電流値
を越えた時点で、上記磁束量子干渉型素子が“+1”モ
ードにあるときは“O″モードl  1 I+モードへ
とモード遷移する。どちらのモードに遷移するかは不定
である。しかし、磁束量子干渉型素子が“0″モードに
あるときはその後に上記正弦波が負のピークレベルに達
しても、電流値dを越えないからモード遷移は生じない
以下、上記と同様の動作が繰り返される。この結果、磁
束量子干渉型素子が+1”モード及び“−1nモードの
いずれかにある限り、上記正弦波状制t11電流■C′
によってモード遷移が行なわれ、これにより、いつかは
“0″モードに遷移する。−度“0”モードに入ると、
モード遷移は生じなくなり、正弦波状制御iIl電流I
c’ が入来しても磁束量子干渉型素子は“Onモード
を保持される。
このようにして、しきい優待性の原点が“O”モード以
外のモードにも含まれているような磁束量子干渉型素子
が“0′モード以外のモードにあるときはモード遷移を
行なうことにより、強制的に°゛0″0″モード戻すこ
とができる。
なお、本発明は上記の実施例に限定されるものではなく
、バイアス電流及び制御11電流の非伝送期間に重畳さ
れる信号は正弦波でなくともよく、三角形、方形波、鋸
歯状波、パルスその他の周期性電流であればよく、また
制御電流に重畳される周期性電流は正及び負の両極性が
必要だが、バイアス電流に重畳される周期性電流は正及
び負のいずれか一方の極性のみでもよい。更に、この周
期性電流は一周期以上であればよく、またバイアス電流
及び制御[l電流に同期してこれら両信号に別々に重畳
するようにしてもよい。
〔発明の効果〕
上述の如く、本発明によれば、バイアス電流及び制W電
流の少なくとも一方に重畳されている周期性電流により
、ジョセフソン論理回路内の磁束団子干渉型素子のしき
い優待性の原点が゛0″モード以外の他のモードにも含
まれていても、“0”モード以外のモードのときにスイ
ッチング又はミード遷移を行なうようにしたから、上記
の磁束量子干渉型素子でも“0”モードに戻すことがで
き、これにより、従来そのままの状態では正常動作が不
可能であった磁束量子干渉型素子を使用しているジョセ
フソン論理回路に対しても、磁束M子干渉型素子に何ら
の処理を施すことなくそのままの状態で正常動作させる
ことができる等の特長を有するものである。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図及
び第3図は本発明の各実施例の動作説明用信号波形図、 第4図はジョセフソン論理回路内の磁束量子干渉型素子
のしきい優待性の一例を示す図である。 第1図において、 1はジョセフソン論理回路、 4は主バイアス電流源、 5は主制御電流源、 6はn1バイアス電流源、 7は副制御2a電流源である。 1噂を明り−1さ一?1の7セラ2図 第1図 →を 岐@tJe、蛸8 第3図 b し’t bs7価ロ弁七りの一+1tホす回第4図

Claims (1)

  1. 【特許請求の範囲】 磁束量子干渉型素子を含むジョセフソン論理回路(1)
    に対して、主バイアス電流源(4)から臨界電流よりも
    小なる一定値がピークレベルとして一定期間持続する台
    形波を一定周期でバイアス電流として供給すると共に、
    主制御電流源(5)から該台形波のピークレベル期間内
    で所定レベルとなるパルス状の制御電流を供給すること
    により、該ジョセフソン論理回路(1)を駆動する方式
    において、 該バイアス電流及び該制御電流の非伝送期間内に、ピー
    クレベルが前記臨界電流よりも小なる一周期以上の周期
    性電流を発生する副電流発生源(6、7)を設け、該バ
    イアス電流及び該制御電流の少なくともいずれか一方に
    該副電流発生源(6、7)よりの該周期性電流を重畳し
    て前記ジョセフソン論理回路(1)に供給するよう構成
    したことを特徴とするジョセフソン論理回路駆動方式。
JP61149027A 1986-06-25 1986-06-25 ジヨセフソン論理回路駆動方式 Pending JPS635582A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61149027A JPS635582A (ja) 1986-06-25 1986-06-25 ジヨセフソン論理回路駆動方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61149027A JPS635582A (ja) 1986-06-25 1986-06-25 ジヨセフソン論理回路駆動方式

Publications (1)

Publication Number Publication Date
JPS635582A true JPS635582A (ja) 1988-01-11

Family

ID=15466067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61149027A Pending JPS635582A (ja) 1986-06-25 1986-06-25 ジヨセフソン論理回路駆動方式

Country Status (1)

Country Link
JP (1) JPS635582A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911829A (zh) * 2007-12-27 2010-12-08 和光电研株式会社 电磁感应加热装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911829A (zh) * 2007-12-27 2010-12-08 和光电研株式会社 电磁感应加热装置

Similar Documents

Publication Publication Date Title
KR101943604B1 (ko) 조세프슨 전류 소스 시스템들 및 방법
US4623804A (en) Fluxoid type superconducting logic element
JP2021512566A (ja) 三安定ストレージループ
JPS635582A (ja) ジヨセフソン論理回路駆動方式
US5677642A (en) Signal generator with supply voltage tolerance
US5815104A (en) Method and apparatus for digital to analog conversion
EP0445880A1 (en) Write-acknowledge circuit comprising a write detector and a bistable element for four-phase handshake signalling
US4559593A (en) Method and apparatus for reducing the number of switching transitions in a voltage source inverter
JP2523865B2 (ja) インバ―タ型溶接機
JPH04207417A (ja) 外部直流内部交流駆動型ジョセフソン集積回路
JP3033751B1 (ja) 方形波発振回路
SU1734178A1 (ru) Преобразователь посто нного напр жени в переменное
JPS63268209A (ja) 直流電磁石の自動消磁電源装置
JPH11307830A (ja) 超伝導回路
JPH04105564A (ja) パルス幅変調回路
KR100230788B1 (ko) 다부하를 갖는 풀 브릿지 유도가열조리기의 스위칭 구동회로
JPH08279741A (ja) パラメトリック発振器を用いた論理ネットワーク
JPH03263914A (ja) 信号整形回路
JPS589380A (ja) ジヨセフソン論理回路
JPH0734658B2 (ja) ダブルスイングの電源装置
JPH03174817A (ja) 4接合squid双方向カウンタを有する超電導アナログデジタル変換器
JPH079682B2 (ja) 記録電流の立上り波形等化方法及び立上り波形等化装置
JPH03262328A (ja) 超電導論理回路
JPH04161058A (ja) インバータのゲート制御回路
JPS6175574A (ja) 超電導スイツチング回路