JPS6354820A - 電界効果トランジスタの駆動回路 - Google Patents
電界効果トランジスタの駆動回路Info
- Publication number
- JPS6354820A JPS6354820A JP61198729A JP19872986A JPS6354820A JP S6354820 A JPS6354820 A JP S6354820A JP 61198729 A JP61198729 A JP 61198729A JP 19872986 A JP19872986 A JP 19872986A JP S6354820 A JPS6354820 A JP S6354820A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- transformer
- diode
- winding
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 title description 2
- 238000004804 winding Methods 0.000 claims abstract description 38
- 230000005669 field effect Effects 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101150079361 fet5 gene Proteins 0.000 description 3
- 238000009499 grossing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、変成器を介して電界効果トランジスタをパル
ス駆動する回路に関する。
ス駆動する回路に関する。
電界効果トランジスタ（以下ＦＥＴという少は電圧制御
素子であるため小さい電力で駆動できると同時に多数キ
ャリア素子でおるので原理的には蓄積時間が存在しない
ため、バイポーラトランジスタと比較して高速なスイッ
チ動作が可能である。
素子であるため小さい電力で駆動できると同時に多数キ
ャリア素子でおるので原理的には蓄積時間が存在しない
ため、バイポーラトランジスタと比較して高速なスイッ
チ動作が可能である。
しかし、ＦＥＴＶｉゲート・ソース間静電容量が存在す
るため、これを高速で遮断させるためにはこの静電容量
を強制的に高速で放電させる駆動回路が必要である。従
来のＦＥＴＣｌ駆動回路としては、ブツシュグル回路、
或ｆｉＦｉＴｔｖオフ時に発生するフライバック篭圧七
利用する回路が提案されている。
るため、これを高速で遮断させるためにはこの静電容量
を強制的に高速で放電させる駆動回路が必要である。従
来のＦＥＴＣｌ駆動回路としては、ブツシュグル回路、
或ｆｉＦｉＴｔｖオフ時に発生するフライバック篭圧七
利用する回路が提案されている。
〔発明が解決しようとする問題点」
しかし斯かる従来の回路にあっては、ブツシュグル回路
では、偏磁して動作不能となる場合があジ、またフライ
バック４圧を利用する回路では、フライバック延圧が矩
形彼に近い波形でないとＦＥ’ｌｆ’のオフが遅くなる
という欠点があつた〇 〔問題点を解決するための手段〕 本発明は以上の問題点上解決するために、直流電圧源と
変成器の１次巻線と第１のスイッチ素子とを直列に接続
し、該第１のスイッチ素子の開閉によジ上記変成器の２
次巻勝に生ずるパルス電圧で電界効果トランジスタを駆
動する回路において、上記変成６の３次巻線と第２のス
イッチ素子とダイオードとを直列に接続すると共に、上
記６次巻線とダイオードとの接続点を抵抗器を介して上
記直流電圧源の一端に接続し、上記第２のスイッチ素子
とダイオードとの接続点を上記直流電圧源の他端に接続
したことに％徴とする電界効果トランジスタの駆動回路
全提供するものである〇 〔作 用〕 本発明は上記のよりな猶成になっているので、上記第１
のスイッチ素子がオフし、同時に第２のスイッチ素子が
オンすると、上記変成器の６次巻組は上記第２のスイッ
チ素子及び上記ダイオードによｐ短絡てれ、変成器作用
により２次巻線も短絡嘔れるので、電界効果トランジス
タのゲート・ソース間に存在する静電容量に蓄積ちれて
いｆｃｔｖＩは急速ＶＣ２次巻朦全弁して放電する。即
ち、電界効果トランジスタのゲート・ノース間電圧は急
速に零になり、１！界効果トランジスタは急速にオフ状
態となる。
では、偏磁して動作不能となる場合があジ、またフライ
バック４圧を利用する回路では、フライバック延圧が矩
形彼に近い波形でないとＦＥ’ｌｆ’のオフが遅くなる
という欠点があつた〇 〔問題点を解決するための手段〕 本発明は以上の問題点上解決するために、直流電圧源と
変成器の１次巻線と第１のスイッチ素子とを直列に接続
し、該第１のスイッチ素子の開閉によジ上記変成器の２
次巻勝に生ずるパルス電圧で電界効果トランジスタを駆
動する回路において、上記変成６の３次巻線と第２のス
イッチ素子とダイオードとを直列に接続すると共に、上
記６次巻線とダイオードとの接続点を抵抗器を介して上
記直流電圧源の一端に接続し、上記第２のスイッチ素子
とダイオードとの接続点を上記直流電圧源の他端に接続
したことに％徴とする電界効果トランジスタの駆動回路
全提供するものである〇 〔作 用〕 本発明は上記のよりな猶成になっているので、上記第１
のスイッチ素子がオフし、同時に第２のスイッチ素子が
オンすると、上記変成器の６次巻組は上記第２のスイッ
チ素子及び上記ダイオードによｐ短絡てれ、変成器作用
により２次巻線も短絡嘔れるので、電界効果トランジス
タのゲート・ソース間に存在する静電容量に蓄積ちれて
いｆｃｔｖＩは急速ＶＣ２次巻朦全弁して放電する。即
ち、電界効果トランジスタのゲート・ノース間電圧は急
速に零になり、１！界効果トランジスタは急速にオフ状
態となる。
第１図は本発明の一実施例全示す図である。
同図において、１．２は直流゛電圧源、６は１次巻線ｎ
０．２次巻線ｎ２．３次巻線ｎ、金有する変成器、４は
１次巻線Ｎ１．２次巻線Ｎ２を有する変Ｗ、器、５はＦ
ＥＴ、６．７はスイッチ素子、８は抵抗器、９〜１１は
ダイオード、１２はインダクタ、１３Ｖｉコンデンサ、
１４は負荷である０第２図は第１図の場合のゲートφソ
ーヌ間の電圧波形である。
０．２次巻線ｎ２．３次巻線ｎ、金有する変成器、４は
１次巻線Ｎ１．２次巻線Ｎ２を有する変Ｗ、器、５はＦ
ＥＴ、６．７はスイッチ素子、８は抵抗器、９〜１１は
ダイオード、１２はインダクタ、１３Ｖｉコンデンサ、
１４は負荷である０第２図は第１図の場合のゲートφソ
ーヌ間の電圧波形である。
次にこの回路の動作で説明する。先ず、１−ｔｏ に
おいてスイッチ素子６がオンし、同時にスイッチ素子７
がオフすると、直流電圧源１の電圧かに成語６の１次巻
線ｎ１に印加され、２次巻葱ｎ２ には電圧が誘起て
れる。そして、ＦＥＴ５のゲートＧとノー２８間に印加
される電圧が所定の電圧と等しくまたはそれより大きく
なると、ＦＥＴ５はオン状態とをって、直流電圧源２か
ら変成器４０１次巻ｉＮ１．ＦＥＴ５を介してＩＩ流が
流れる。変成器４０２次巻線Ｎ２に誘起し友電圧はダイ
オード１０．１１によりＵ流式れ、インダクタ＃１２、
コンデンサ１３によｐＸＦ滑されて、負荷７４にエネル
ギが供給てれる０この時、ＦＥＴ５のゲート・ソース間
Ｋｖ０なる電圧を供給する駆動回路にはその駆動インピ
ーダンスが極めて小さい。従って、ＦＥＴ５のゲート・
ソース間に存在する静電容量は極めて短時間に光電きれ
ると同時に、この静電容量がＶＧＳなる電圧まで光電さ
れた後（ｔ＝ｔ１）において、ゲート・ソース間は高イ
ンピーダンスとなρ、この駆動回路には紙力が消費てれ
る回路素子が含まれていないので、駆動回路での電力消
費がないことになる。次にｊ＝ｔ。
おいてスイッチ素子６がオンし、同時にスイッチ素子７
がオフすると、直流電圧源１の電圧かに成語６の１次巻
線ｎ１に印加され、２次巻葱ｎ２ には電圧が誘起て
れる。そして、ＦＥＴ５のゲートＧとノー２８間に印加
される電圧が所定の電圧と等しくまたはそれより大きく
なると、ＦＥＴ５はオン状態とをって、直流電圧源２か
ら変成器４０１次巻ｉＮ１．ＦＥＴ５を介してＩＩ流が
流れる。変成器４０２次巻線Ｎ２に誘起し友電圧はダイ
オード１０．１１によりＵ流式れ、インダクタ＃１２、
コンデンサ１３によｐＸＦ滑されて、負荷７４にエネル
ギが供給てれる０この時、ＦＥＴ５のゲート・ソース間
Ｋｖ０なる電圧を供給する駆動回路にはその駆動インピ
ーダンスが極めて小さい。従って、ＦＥＴ５のゲート・
ソース間に存在する静電容量は極めて短時間に光電きれ
ると同時に、この静電容量がＶＧＳなる電圧まで光電さ
れた後（ｔ＝ｔ１）において、ゲート・ソース間は高イ
ンピーダンスとなρ、この駆動回路には紙力が消費てれ
る回路素子が含まれていないので、駆動回路での電力消
費がないことになる。次にｊ＝ｔ。
でスイッチ素子６がオフし、同時にスイッチ素子７がオ
ンすると、変成器３の６次巻線ｎ３ はスイッチ素子
７及びダイオード９により短絡され、変成器作用により
２次巻線ｎ２ も短絡てれるので、ＦＥＴ５のゲート
・ソース間に存在する静電容量に蓄積されていたｍ荷は
急速に２次巻ａｎ２ ｖ介して放電する０すなわち、Ｆ
ＥＴ５のゲート番ソース間電圧は急速に零になすＦＥＴ
５は急速にオフ状態となる（１＝１４）（尚、ダイオー
ド９は１＝１．〜ｔ４ の閾導通している）。
ンすると、変成器３の６次巻線ｎ３ はスイッチ素子
７及びダイオード９により短絡され、変成器作用により
２次巻線ｎ２ も短絡てれるので、ＦＥＴ５のゲート
・ソース間に存在する静電容量に蓄積されていたｍ荷は
急速に２次巻ａｎ２ ｖ介して放電する０すなわち、Ｆ
ＥＴ５のゲート番ソース間電圧は急速に零になすＦＥＴ
５は急速にオフ状態となる（１＝１４）（尚、ダイオー
ド９は１＝１．〜ｔ４ の閾導通している）。
そして、変成器６の抵抗器８と変成器６のインダクタン
スによる過渡期間（１＝１４〜１．）後は、直流電圧源
１から抵抗器８を介して励磁電流を流すことにより、変
成器６がノイズ等により誤動作するの全防止することが
できる。
スによる過渡期間（１＝１４〜１．）後は、直流電圧源
１から抵抗器８を介して励磁電流を流すことにより、変
成器６がノイズ等により誤動作するの全防止することが
できる。
第６図は本発明の他の一実施例を示′ｊ囚でおる。この
実施例￥′ｉ才１図に示し′ｆｃ回路におけるに取器４
に６次巻線Ｎ３ ｋ設け、該巻線の黒部９ｔＱｔ−ダイ
オード１５及びコンデンサ１６から成る整流平滑回路、
抵抗器１７を介してｉ成器３の巻線ｎ３ と抵抗８と
ダイオード９との接続点に接続しｔものである。このよ
うにすることにより、ＦＥＴ５のオン時（スイッチ素子
６がオン、スイッチ素子７がオフ）に巻線Ｎ、に誘起て
れる電圧によって光ｔ−ｇれたコンデンサ１６の７１Ｌ
荷は、ＦＥＴ５ｔ−オフ嘔せるためにスイッチ素子６′
にオフし、同時にスイッチ素子Ｚ全オンし友時に巻ｉＮ
、ｔ−通して放電される。この放電時、巻ｉＮ、 に
は第１図の場合よりも多くの１１Ｌ流が流れるので、第
１図の場合よりも更にＦＥＴのターンオフ時間全短縮す
ることができるＯ 〔発明の効果〕 以上述べたように本発明は、直流電圧源と変成器の１次
巻線と第１のスイッチ素子とｔ直夕１ｊに接続し、該第
１のスイッチ素子の開閉によジ上記変成器の２次巻線に
生ずるパルス１圧で電界効果トランジスタを駆動する回
路におい工、上記ｆ成語の６次巻線と第２のスイッチ素
子とダイオードとを直列に接続すると共に、上記６次巻
線とダイオードとの接続点を抵抗器を介して上記直流電
圧源の一端に接続し、上記第２のスイッチ素子とダイオ
ードとの接続点を上記直流電圧源の他端に接続し次こと
を特徴とする電界効果トランジスタの駆動回路でおる。
実施例￥′ｉ才１図に示し′ｆｃ回路におけるに取器４
に６次巻線Ｎ３ ｋ設け、該巻線の黒部９ｔＱｔ−ダイ
オード１５及びコンデンサ１６から成る整流平滑回路、
抵抗器１７を介してｉ成器３の巻線ｎ３ と抵抗８と
ダイオード９との接続点に接続しｔものである。このよ
うにすることにより、ＦＥＴ５のオン時（スイッチ素子
６がオン、スイッチ素子７がオフ）に巻線Ｎ、に誘起て
れる電圧によって光ｔ−ｇれたコンデンサ１６の７１Ｌ
荷は、ＦＥＴ５ｔ−オフ嘔せるためにスイッチ素子６′
にオフし、同時にスイッチ素子Ｚ全オンし友時に巻ｉＮ
、ｔ−通して放電される。この放電時、巻ｉＮ、 に
は第１図の場合よりも多くの１１Ｌ流が流れるので、第
１図の場合よりも更にＦＥＴのターンオフ時間全短縮す
ることができるＯ 〔発明の効果〕 以上述べたように本発明は、直流電圧源と変成器の１次
巻線と第１のスイッチ素子とｔ直夕１ｊに接続し、該第
１のスイッチ素子の開閉によジ上記変成器の２次巻線に
生ずるパルス１圧で電界効果トランジスタを駆動する回
路におい工、上記ｆ成語の６次巻線と第２のスイッチ素
子とダイオードとを直列に接続すると共に、上記６次巻
線とダイオードとの接続点を抵抗器を介して上記直流電
圧源の一端に接続し、上記第２のスイッチ素子とダイオ
ードとの接続点を上記直流電圧源の他端に接続し次こと
を特徴とする電界効果トランジスタの駆動回路でおる。
不発明はこのような特徴を有するので、偏磁により動作
不能となったり、フライバック電圧が矩形波に近い波形
でないと電界効果トランジスタのオフが遅くなるという
従来の欠点が除去されると共に、電界効果トランジスタ
のゲート・ソース間に存在する静電容量を高速放電させ
て、電界効果トランジスタを高速で遮断することができ
る０
不能となったり、フライバック電圧が矩形波に近い波形
でないと電界効果トランジスタのオフが遅くなるという
従来の欠点が除去されると共に、電界効果トランジスタ
のゲート・ソース間に存在する静電容量を高速放電させ
て、電界効果トランジスタを高速で遮断することができ
る０
第１図は本発明の一実施例上水す図、第２図は第１図の
場合のゲート・ソース間電圧波形、第６図は不発明の他
の一実施例を示す図である。 １．２・・・直流電圧源 ６，４・・・変成器５・・
・電界効果トランジスタ ６．７・・・スイッチ素子 ８．１７・・・抵抗器 ９〜１１．１５・−・ダイオード １２・・・インダクタ １３．１６・・・コンデンサ １４・・・負荷 特許出願人 オリジン電気株式会社 弔 １ 図 招 ２ 図
場合のゲート・ソース間電圧波形、第６図は不発明の他
の一実施例を示す図である。 １．２・・・直流電圧源 ６，４・・・変成器５・・
・電界効果トランジスタ ６．７・・・スイッチ素子 ８．１７・・・抵抗器 ９〜１１．１５・−・ダイオード １２・・・インダクタ １３．１６・・・コンデンサ １４・・・負荷 特許出願人 オリジン電気株式会社 弔 １ 図 招 ２ 図
Claims (1)
- 直流電圧源と変成器の１次巻線と第１のスイッチ素子と
を直列に接続し、該第１のスイッチ素子の開閉により上
記変成器の２次巻線に生ずるパルス電圧で電界効果トラ
ンジスタを駆動する回路において、上記変成器の３次巻
線と第２のスイッチ素子とダイオードとを直列に接続す
ると共に、上記３次巻線とダイオードとの接続点を抵抗
器を介して上記直流電圧源の一端に接続し、上記第２の
スイッチ素子とダイオードとの接続点を上記直流電圧源
の他端に接続したことを特徴とする電界効果トランジス
タの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61198729A JPS6354820A (ja) | 1986-08-25 | 1986-08-25 | 電界効果トランジスタの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61198729A JPS6354820A (ja) | 1986-08-25 | 1986-08-25 | 電界効果トランジスタの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6354820A true JPS6354820A (ja) | 1988-03-09 |
Family
ID=16396014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61198729A Pending JPS6354820A (ja) | 1986-08-25 | 1986-08-25 | 電界効果トランジスタの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6354820A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02177719A (ja) * | 1988-12-28 | 1990-07-10 | Nippon Telegr & Teleph Corp <Ntt> | トランス結合駆動回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220473A (ja) * | 1982-06-17 | 1983-12-22 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタの駆動回路 |
-
1986
- 1986-08-25 JP JP61198729A patent/JPS6354820A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58220473A (ja) * | 1982-06-17 | 1983-12-22 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタの駆動回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02177719A (ja) * | 1988-12-28 | 1990-07-10 | Nippon Telegr & Teleph Corp <Ntt> | トランス結合駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4461966A (en) | Circuit for controlling at least one power-FET | |
| US7459945B2 (en) | Gate driving circuit and gate driving method of power MOSFET | |
| US11451130B2 (en) | Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal | |
| US6577173B2 (en) | Inductive load driving circuit | |
| US6301139B1 (en) | Self-driven synchronous rectifier circuit for non-optimal reset secondary voltage | |
| EP0736959B1 (en) | Low dissipation power controller | |
| US20050068706A1 (en) | Driver system for MOSFET based, high voltage, electronic relays for AC power switching and inductive loads | |
| US8823420B2 (en) | Switch with common-mode choke | |
| US7466168B1 (en) | Floating gate drive circuits | |
| US20020175719A1 (en) | Transistor drive circuits and methods using selective discharge of terminal capacitance | |
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| US11881759B2 (en) | Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal | |
| US11522446B2 (en) | Low input supply and low output impedance charge pump circuit configured for positive and negative voltage generation | |
| JPS6354820A (ja) | 電界効果トランジスタの駆動回路 | |
| JP3579677B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| US4859927A (en) | Power supply with improved switching regulator | |
| JP4319336B2 (ja) | Ｍｏｓスイッチング回路 | |
| JPH1094255A (ja) | 自励式スイッチング電源 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JP2927734B2 (ja) | 低損失出力回路 | |
| JPH05244764A (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
| JP2561914B2 (ja) | Ｆｅｔ駆動用ゲ−ト回路 | |
| JPH09285116A (ja) | 電源回路 | |
| JP2528422B2 (ja) | スイッチング半導体素子の駆動回路 | |
| JP2876172B2 (ja) | スイッチ回路 |