JPS6353660A - Control system for virtual storage space - Google Patents
Control system for virtual storage spaceInfo
- Publication number
- JPS6353660A JPS6353660A JP61195664A JP19566486A JPS6353660A JP S6353660 A JPS6353660 A JP S6353660A JP 61195664 A JP61195664 A JP 61195664A JP 19566486 A JP19566486 A JP 19566486A JP S6353660 A JPS6353660 A JP S6353660A
- Authority
- JP
- Japan
- Prior art keywords
- storage space
- register
- information
- segment
- virtual storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 50
- 230000010365 information processing Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、仮想記憶空間をサポートする情報処理装置に
おける仮想記憶空間制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a virtual storage space control method in an information processing device that supports virtual storage space.
一般に、複数のプロセスが並列に実行される情報処理装
置では、プロセス単位に独立した記憶空間がサポートさ
れてお99個々のプロセスは自分に割り当てられた記憶
空間のみをアクセスできる。Generally, in an information processing apparatus in which a plurality of processes are executed in parallel, an independent storage space is supported for each process, and each process can access only the storage space allocated to itself.
一方、システム全体を管理する必要のあるプロセスは、
管理対象となるすべてのプロセスの記憶空間へアクセス
する必要がある。On the other hand, processes that need to manage the entire system are
It is necessary to access the storage space of all processes to be managed.
プロセスに割シ当てられた記憶空間は、セグメントとい
う単位に分割され、セグメントごとに管理されている。The storage space allocated to a process is divided into units called segments, and each segment is managed.
従来、このセグメントを異ったプロセスで共通にするこ
とで、他プロセスの記憶空間へのアクセスを可能として
いた。次に、第2図を参照して、従来の仮想記憶空間制
御方式について説明する。Conventionally, by making this segment common to different processes, it was possible to access the memory space of other processes. Next, a conventional virtual storage space control method will be explained with reference to FIG.
プロセスAの命令IAは、ベースレジスタ群3Aの中の
ベースレジスタ31を指し、そのアドレスを用いて命令
を実行する。ペースレジスタ31は。The instruction IA of the process A points to the base register 31 in the base register group 3A, and executes the instruction using that address. The pace register 31 is.
プロセスIAの持つ記憶空間情報2Aの指すセグメント
テーブル41より、アクセスすヘキセグメントに対する
情報を格納するセグメント記述子412を指している。From the segment table 41 pointed to by the storage space information 2A held by the process IA, it points to a segment descriptor 412 that stores information about the hexegment to be accessed.
このセグメント記述子412の情報によりセグメント5
2へのアクセスが可能となる。Based on the information in this segment descriptor 412, segment 5
2 can be accessed.
一方、フロセスBの命令1Bは、ペースレジスタ群3B
の中のベースレジスタ32を指し、そのアドレスを用い
て命令を実行する。ベースレジスタ32は、プロセスI
Bの持つ記憶空間情報2Bの指すセグメントテーブル4
2より、アクセスすべきセグメントに対する情報を格納
するセグメント記述子421を指している。このセグメ
ント記述子421の情報によりセグメント52へのアク
セスが可能となる。On the other hand, the instruction 1B of Froseth B is the pace register group 3B.
Points to the base register 32 in the , and executes the instruction using that address. The base register 32 is the process I
Segment table 4 pointed to by storage space information 2B held by B
2 indicates a segment descriptor 421 that stores information regarding the segment to be accessed. The information in this segment descriptor 421 allows access to the segment 52.
このヨウに、プロセスAのセグメント記述子412の情
報ヲゾロセスBのセグメント記述子421の情報と共通
にすることにより、セグメント記述子412及び421
を用いてアクセスする場合、プロセスA、プロセスBと
もにセグメント52ヘアクセスできる。By making the information of the segment descriptor 412 of process A common to the information of the segment descriptor 421 of process B, the segment descriptors 412 and 421
When accessing using the segment 52, both processes A and B can access the segment 52.
at’依日
〔発明が解決しようとする問題点〕
しかしながら、上述した従来の仮想記憶空間制御方式で
は、プロセスで共通なセグメントを多くすればするほど
、論理的にプロセスがアクセス可能な記憶空間が減少し
てしまうという欠点がある。[Problem to be Solved by the Invention] However, in the conventional virtual storage space control method described above, the more common segments that processes have, the more the storage space that can be logically accessed by processes becomes smaller. The disadvantage is that it decreases.
本発明による仮想記憶空間制御方式は、仮想記憶空間を
ザポートする情報処理装置において、複数の仮想記憶空
間情報を保持する手段と、ペースレジスタ番号の付与さ
れたペースレジスタ群を複数のグループに分ける境界レ
ジスタ群と、命令によって指示されたペースレジスタ番
号と境界レジスタ群の値とを比較する比較器と、この比
較器の出力により、複数の仮想記憶空間情報から1つを
選択する手段とを有する。A virtual storage space control method according to the present invention provides a means for holding a plurality of virtual storage space information and a boundary for dividing pace register groups assigned pace register numbers into a plurality of groups in an information processing device that Zaports a virtual storage space. It has a register group, a comparator that compares the pace register number designated by the instruction with the value of the boundary register group, and means for selecting one from a plurality of pieces of virtual storage space information based on the output of the comparator.
以下2本発明の実施例について図面を参照して詳細に説
明する。Hereinafter, two embodiments of the present invention will be described in detail with reference to the drawings.
第1図を参照すると2本発明の一実施例による仮想記憶
空間制御方式がゾロツク図により示されており、第2図
と同一の機能を有するものには同一の参照符号を付しで
ある。Referring to FIG. 1, a virtual storage space control system according to an embodiment of the present invention is shown in a Zorock diagram, and parts having the same functions as those in FIG. 2 are given the same reference numerals.
本実施例では、プロセスAの記憶空間情報2Aは2種類
の記憶空間情報21及び22を保持しており、その中の
記憶空間情報22はプロセスBの記憶空間情報2Bと同
一の情報を保持している。境界レジスタ6には、ペース
レジスタ番号の付与されたペースレジスタ群3Aを複数
のグループに分けるだめの値が設定される。これら記憶
空間情報21.22及び境界レジスタ6などの値は、情
報処理装置の命令により書き換えが可能である。但し、
この種の命令は、特権命令として実行時に強力にチェッ
クされる。比較器7はゾロセスAの命令IAによって指
示されたベースレジスタ31のペースレジスタ番号と境
界レジスタ6の値とを比較器に、第1図を参照して、プ
ロセスAがプロセスBのセグメント54ヘアクセスする
場合の動作を説明する。In this embodiment, the storage space information 2A of the process A holds two types of storage space information 21 and 22, of which the storage space information 22 holds the same information as the storage space information 2B of the process B. ing. The boundary register 6 is set with a value for dividing the pace register group 3A to which pace register numbers are assigned into a plurality of groups. The values of these storage space information 21, 22, boundary register 6, etc. can be rewritten by instructions from the information processing device. however,
This type of instruction is strongly checked during execution as a privileged instruction. The comparator 7 compares the pace register number of the base register 31 specified by the instruction IA of Zoroses A with the value of the boundary register 6. Referring to FIG. 1, the process A accesses the segment 54 of the process B. The operation when doing so is explained below.
ゾロセスAの命令lAがペースレジスタ群3Aの中のベ
ースレジスタ31を用いて記憶空間へアクセススル場合
、ベースレジスタ31のペースレジスタ番号と境界レジ
スタ6の値とが比較器7により比較され、プロセスAの
記憶空間情報21又は22がセレクタ8によって選択さ
れる。この場合。When the instruction lA of Zoroses A accesses the storage space using the base register 31 in the pace register group 3A, the pace register number of the base register 31 and the value of the boundary register 6 are compared by the comparator 7, and the process A The storage space information 21 or 22 is selected by the selector 8. in this case.
記憶空間情報22が選択され、その情報によりセグメン
トテーブル46が示される。さらに、ベースレジスタ3
1の値により、セグメントテーブル46のセグメント記
述子461が指される。この値により、fロセスBの記
憶空間であるセグメント54ヘアクセスできる。Storage space information 22 is selected and segment table 46 is indicated by that information. Furthermore, base register 3
A value of 1 points to segment descriptor 461 in segment table 46. This value allows access to segment 54, which is the storage space of f process B.
なお、上記実施例では、記憶空間情報22がプロセスB
の記憶空間情報2Bと同じ情報を保持しているが、記憶
空間情報22をプロセスB以外の記憶空間情報とするこ
とで、プロセスB以外のゾロセスの記憶空間へアクセス
することもできる。又。Note that in the above embodiment, the storage space information 22 is
However, by setting the storage space information 22 as storage space information for processes other than process B, it is also possible to access the storage spaces of processes other than process B. or.
」二足実施例では、プロセスAの記憶空間情報が2種類
であるので、境界レジスタ6及び比較器7がそれぞれ1
個しかない。一般に、N(N≧2)種類の記憶空間情報
がある場合、境界レジスタ及び比較器はそれぞれ(N−
1)個必要である。In the two-legged embodiment, since the process A has two types of storage space information, the boundary register 6 and the comparator 7 each have one type.
There are only pieces. In general, if there are N (N≧2) types of storage space information, the boundary register and comparator are each (N−
1) pcs are required.
以上説明したように1本発明は、オペレーティングシス
テムのように、その処理がプロセス内の仮想記憶空間の
みに閉じず、他プロセスの仮想記憶空間へアクセスする
必要が生じるような場合に効果を発揮する。本発明によ
る仮想記憶空間制御方式を用いることにより、オペレー
ティングシステムのようなシステムプログラムは2本来
のプロセスに与えられた仮想記憶空間の一部を他プロセ
ス空間へのアクセスのために利用できなくなるというこ
とはなくなる。また、従来の方式との共存も可能である
。As explained above, the present invention is effective in cases such as operating systems, where the processing is not confined only to the virtual memory space within a process, but requires access to the virtual memory space of other processes. . By using the virtual storage space control method according to the present invention, system programs such as operating systems can no longer use part of the virtual storage space given to two original processes for accessing other process spaces. will disappear. It is also possible to coexist with conventional methods.
第1図は本発明の一実施例による仮想記憶制御方式を示
すブロック図、第2図は従来の仮想記憶制御方式を示す
ブロック図である。
IA・・・プロセスAの命令+ IB・・・プロセスB
の命令、2A・・・プロセスAの記憶空間情報、2B・
・・プロセスBの記憶空間情報、21.22・・・記憶
空間情報、 3A、 3B・・・ベースレジスタ群、3
1・・・ペース・・・セグメント、6・・・境界レジス
タ、7・・・比較器。
8・・・セレクタ。FIG. 1 is a block diagram showing a virtual storage control method according to an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional virtual storage control method. IA...Instruction of process A + IB...Process B
instruction, 2A... Storage space information of process A, 2B.
...Storage space information of process B, 21.22...Storage space information, 3A, 3B...Base register group, 3
1...Pace...Segment, 6...Boundary register, 7...Comparator. 8...Selector.
Claims (1)
、複数の仮想記憶空間情報を保持する手段と、ベースレ
ジスタ番号の付与されたベースレジスタ群を複数のグル
ープに分ける境界レジスタ群と、命令によって指示され
たベースレジスタ番号と前記境界レジスタ群の値とを比
較する比較器と、該比較器の出力により、前記複数の仮
想記憶空間情報から1つを選択する手段とを有すること
を特徴とする仮想記憶空間制御方式。1. In an information processing device that supports virtual storage space, there is a means for holding a plurality of pieces of virtual storage space information, a boundary register group that divides a base register group to which base register numbers are given into a plurality of groups, and a comparator for comparing the base register number and the value of the boundary register group; and means for selecting one of the plurality of virtual storage space information based on the output of the comparator. Space control method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61195664A JPS6353660A (en) | 1986-08-22 | 1986-08-22 | Control system for virtual storage space |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61195664A JPS6353660A (en) | 1986-08-22 | 1986-08-22 | Control system for virtual storage space |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6353660A true JPS6353660A (en) | 1988-03-07 |
Family
ID=16344940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61195664A Pending JPS6353660A (en) | 1986-08-22 | 1986-08-22 | Control system for virtual storage space |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6353660A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03103947A (en) * | 1989-09-19 | 1991-04-30 | Fujitsu Ltd | Information processor |
-
1986
- 1986-08-22 JP JP61195664A patent/JPS6353660A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03103947A (en) * | 1989-09-19 | 1991-04-30 | Fujitsu Ltd | Information processor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5845129A (en) | Protection domains in a single address space | |
US4126893A (en) | Interrupt request controller for data processing system | |
JPS6027964A (en) | Memory access control circuit | |
JPS5955565A (en) | Multi-firmware system | |
JPS6353660A (en) | Control system for virtual storage space | |
KR930009092B1 (en) | Apparatus and method for a page frame replacement in a data processing system having virtual memory addressing | |
US11132305B1 (en) | Automatic static region generation for memory protection units (MPUs) | |
JPS63254544A (en) | Control system for address conversion | |
JPH0370038A (en) | Variable allocating system for high-level language program | |
JP3304445B2 (en) | Program generation processing device | |
JPS62226367A (en) | Digital computer system | |
JP2584082B2 (en) | High-speed interrupt processing device | |
JPH02304615A (en) | Allocating system for parallel disk control buffer | |
JPH02171831A (en) | Data access system for compiler | |
JPH056280A (en) | Interruption control system | |
JPS62192828A (en) | File space allocation system | |
JPH03166628A (en) | Memory managing method | |
JPH01216431A (en) | Inter-program module control shift system | |
JPH02178748A (en) | Virtual storage control method for virtual storage computer system | |
JPH01120637A (en) | Virtual computer system | |
JPH05298271A (en) | Parallel processing system | |
JPH02294858A (en) | Cache memory | |
JPH03100853A (en) | Inter-processor communication system | |
JPH01245329A (en) | Address allocating device | |
JPH0348950A (en) | Memory control system |