JPH02178748A - Virtual storage control method for virtual storage computer system - Google Patents

Virtual storage control method for virtual storage computer system

Info

Publication number
JPH02178748A
JPH02178748A JP63335420A JP33542088A JPH02178748A JP H02178748 A JPH02178748 A JP H02178748A JP 63335420 A JP63335420 A JP 63335420A JP 33542088 A JP33542088 A JP 33542088A JP H02178748 A JPH02178748 A JP H02178748A
Authority
JP
Japan
Prior art keywords
page
virtual memory
memory
secondary storage
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63335420A
Other languages
Japanese (ja)
Inventor
Takayoshi Hamano
濱野 隆芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP63335420A priority Critical patent/JPH02178748A/en
Publication of JPH02178748A publication Critical patent/JPH02178748A/en
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

PURPOSE:To improve the efficiency of a page absence processing and a swapping processing by swapping in only the maximum interval of a page allocated to a virtual memory which includes page absence, which includes only the page that does not exist in a present main storage means and which continues on a secondary storage means. CONSTITUTION:A virtual storage computer system is composed of the virtual memory 1, the secondary storage device 2, a real memory 3, a virtual memory data base 4 and a central processing unit 5. When page absence occurs in a logical block which has previously been set, only the interval of the page allocated to the virtual memory 1 which includes the page where page absence concerned is included, which includes only the page that does not exist in the real memory at present and which continues on the secondary storage device is swapped in from the secondary storage device 2 to the real memory 3. Thus, the efficiency of a paging processing is improved and overhead can be reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ページ不在処理およびスワツピング処理等を
行う仮想記憶計算システムの仮想記憶制御方法に関する
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a virtual memory control method for a virtual memory computing system that performs page absence processing, swapping processing, and the like.

〔従来の技術〕[Conventional technology]

従来の仮想記憶計算シズテムにおいて、ページ不在によ
るページング処理の効率を向上させる方法としては、特
開昭60−221854号公報に記載されたものが知ら
れている。
In a conventional virtual memory calculation system, a method described in Japanese Patent Application Laid-Open No. 60-221854 is known as a method for improving the efficiency of paging processing due to page absence.

この発明では、ページ不在割り込み処理時に、予め設定
された関係により類別されたページの集まりの管理簿に
もとづいて、当該割り込みの原因となったページを含む
複数のページ、つまり論理的に意味のあるひとかなまり
のブロックのうち、現在、主記憶装置に存在していない
全てのページを、2次記憶装置から主記憶装置にページ
・インすることで、ベージング(ページ・イン)の回数
を削減して、オーバヘッドを向上させるようにしていた
In this invention, when processing a page fault interrupt, based on a management list of a collection of pages classified according to preset relationships, a plurality of pages including the page that caused the interrupt, that is, logically meaningful By page-ining all pages of a block that are not currently in main memory from secondary storage to main memory, the number of page-ins can be reduced. This was done to improve overhead.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、上記従来のページ不在割り込み制御方式では
、ページ不在割り込みの原因となったページ(Pi)と
、そのページ(Pi)と予め設定された関係にある全て
のページ(Pjn)とは、確かに論理的な関係があるが
、それらのページは仮想メモリ上で連続しているだけで
、2次記憶装置上の物理的なひとつのシーケンスの要素
でないことも有り得る。つまり、上述した複数の全ての
ページ(PJ n)が、仮想メモリ上で連続していても
、2次記憶装置上で不連続になっている場合がある。
By the way, in the conventional page fault interrupt control method described above, it is true that the page (Pi) that caused the page fault interrupt and all the pages (Pjn) that have a preset relationship with that page (Pi) are Although there is a logical relationship, these pages may only be contiguous in virtual memory and may not be elements of a single physical sequence on the secondary storage device. In other words, even if all of the plurality of pages (PJ n) described above are continuous on the virtual memory, they may be discontinuous on the secondary storage device.

このため、例えば、ベージ不在処理プロセスが実行され
ることにより読み込まれるページPI〜P5のうち、ペ
ージP1〜P4が2次記憶装置(例えば、磁気ディスク
記憶装置)の同一のディスク板上に連続してアロケート
され、またページP5のみ他のディスク板上にアロケー
トされている場合、ページ不在処理プロセスの実行によ
って、ページP1〜P5をアクセスする際には、まずペ
ージP1〜P4をアクセスして、次に磁気ディスク記憶
装置内のアクセスアームを移動してページP5をアクセ
スしなければならず、ベージング処理におけるページの
アクセスに時間がかかり、ベージング処理の効率が必ず
しも向上するとは限らなかった。
Therefore, for example, among pages PI to P5 that are read by executing the page absence processing process, pages P1 to P4 are consecutive on the same disk board of a secondary storage device (for example, a magnetic disk storage device). If only page P5 is allocated on another disk board, when accessing pages P1 to P5 by executing the page absence processing process, pages P1 to P4 are first accessed, and then page P5 is allocated on another disk board. It is necessary to move the access arm in the magnetic disk storage device to access page P5, and it takes time to access the page in the paging process, and the efficiency of the paging process does not necessarily improve.

また仮想メモリ空間の増大に伴って、論理的なつながり
の情報を持っているデータベース(管理簿)の情報量も
多くなるため、その管理簿内を探索するのに時間がかか
り、オーバヘッドが大きくなるので、プログラムの実行
効率が低下してしまうという欠点があった。
In addition, as the virtual memory space increases, the amount of information in the database (management list) that contains information on logical connections also increases, so it takes time to search within the management list, resulting in a large overhead. Therefore, there is a drawback that the program execution efficiency decreases.

本発明は、上記欠点を解消し、ベージング処理の効率を
向上させるとともに、オーバヘッドを減少させることの
できる仮想記憶計算システムの仮想記憶制御方法を提供
することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a virtual memory control method for a virtual memory computing system that can eliminate the above drawbacks, improve the efficiency of paging processing, and reduce overhead.

〔課題を解決するための手段〕[Means to solve the problem]

本発明では、ページ不在を起こしたページを含み、現在
主記憶手段に存在していないページのみを含んでいて、
かつ2次記憶手段上で連続している仮想メモリ上に割り
付けされたページの最大のインターバルを、スワップ・
インの対象とするようにしたものである。
In the present invention, only pages that include the page that caused the page fault and that do not currently exist in the main storage means are included;
The maximum interval of pages allocated in contiguous virtual memory on the secondary storage means is swapped and
It was designed so that it would be included in the system.

〔作用〕[Effect]

本発明は、予め設定された論理的ブロックの中でページ
不在が発生した際には、当該ベージ不在を起こしたペー
ジを含み、現在主記憶手段に存在していないページのみ
を含んでいて、かつ2次記憶手段上で連続している仮想
メモリ上に割り付けされたページのインターバルのみを
、2次記憶手段から主記憶手段にスワップ・インする。
According to the present invention, when a page fault occurs in a preset logical block, the page contains only the page that caused the page fault and does not currently exist in the main storage means, and Only intervals of pages allocated to continuous virtual memory on the secondary storage means are swapped in from the secondary storage means to the main storage means.

〔実施例〕〔Example〕

以下、本発明に係る仮想記憶計算システムの仮想記憶制
御方法の実施例を添付図面を参照して説明する。
Embodiments of a virtual memory control method for a virtual memory computing system according to the present invention will be described below with reference to the accompanying drawings.

第1図は、本発明に係る仮想記憶制御方法を適用した仮
想記憶計算システムの一実施例を示す概略構成図である
。同図において、仮想記憶計算システムは、仮想メモリ
1と、2次記憶装置2と、実メモリ3と、仮想メモリ・
データベース4と、中央処理装置5とを有している。
FIG. 1 is a schematic configuration diagram showing an embodiment of a virtual memory computing system to which a virtual memory control method according to the present invention is applied. In the figure, the virtual memory computing system includes a virtual memory 1, a secondary storage device 2, a real memory 3, and a virtual memory
It has a database 4 and a central processing unit 5.

仮想メモリ1には、論理的に意味のあるひとかたまりの
ブロック(以下、論理的ブロックという)単位のプログ
ラムが、割り付けされている。
Programs are allocated to the virtual memory 1 in units of logically significant blocks (hereinafter referred to as logical blocks).

2次記憶装置2は、仮想メモリ1に割り付けされている
論理的ブロック単位のプログラム等を格納するものであ
る。
The secondary storage device 2 stores programs and the like in units of logical blocks allocated to the virtual memory 1.

上記仮想メモリ1上に割り付けされたプログラムの割り
付は状態と、そのプログラムが2次記憶装置2上に格納
された際のプログラムの割り付は状態の関係を第2図に
示している。第2図において、仮想メモリ1上には、例
えば論理的ブロックLが物理的ブロックに対応して割り
付けされている。前記論理的ブロックしは、物理的ブロ
ックA、B、CおよびDから構成され、これらの物理的
ブロックは、仮想メモリ1上に連続してアロケートされ
ている。
FIG. 2 shows the relationship between the state of the program allocation on the virtual memory 1 and the state of the program when the program is stored on the secondary storage device 2. In FIG. 2, for example, logical blocks L are allocated on the virtual memory 1 in correspondence with physical blocks. The logical block is composed of physical blocks A, B, C and D, and these physical blocks are consecutively allocated on the virtual memory 1.

なお、実施例では、上記各物理的ブロックと論理的に意
味のあるひとかたよりのページから構成されるスワップ
ユニットとは一致するように設定されているため、上記
物理的ブロックA、B、CおよびDを、以下説明上、ス
ワップユニットA、B、CおよびDという、これらのス
ワップユニットのうちスワップユニットA、BおよびC
には、第2図に示すように、それぞれページ1〜2、ペ
ージ3〜8、およびページ9〜10が含まれている。
In addition, in the embodiment, since each of the above physical blocks is set to match a swap unit consisting of logically meaningful unilateral pages, the above physical blocks A, B, C and D is hereinafter referred to as swap units A, B, C, and D; swap units A, B, and C among these swap units;
includes pages 1-2, pages 3-8, and pages 9-10, respectively, as shown in FIG.

第1図に示すように、仮想メモリ・データベース(以下
、VMデータベースという)4は、上記第2図に示した
ような仮想メモリと物理的メモリとを対応付は出来るよ
うに構成されており、例えば、第3図に示すように、論
理的ブロヅク属性情報4Aとスワップユニット属性情報
4Bとから構成されている。
As shown in FIG. 1, the virtual memory database (hereinafter referred to as VM database) 4 is configured to be able to associate virtual memory and physical memory as shown in FIG. 2 above. For example, as shown in FIG. 3, it is composed of logical block attribute information 4A and swap unit attribute information 4B.

論理的ブロック属性情報4Aには、仮想メモリ上に割り
付けされた論理的ブロックを示す情報(第3図に示すり
、X、Y)に対応して、該当する論理的ブロックが物理
的メモリ上のどこに記憶されているかを示す情報が登録
される。また、スワラ1ユニツト属性情114Bには、
それぞれスワップユニットを示す情報(例えば第3図に
示すA、B、C,D等)およびスワップユニットを構成
するページ情報(例えば第2図に示すページ1〜10)
に対応して、該当するスワップユニットおよびページが
物理的メモリ上のどこに記憶されているかを示す情報が
登録される。
In the logical block attribute information 4A, corresponding to the information indicating the logical block allocated on the virtual memory (X, Y in FIG. 3), the corresponding logical block is stored on the physical memory. Information indicating where the information is stored is registered. In addition, in the swirler 1 unit attribute information 114B,
Information indicating each swap unit (for example, A, B, C, D, etc. shown in FIG. 3) and page information that constitutes the swap unit (for example, pages 1 to 10 shown in FIG. 2)
Corresponding to this, information indicating where the corresponding swap unit and page are stored in the physical memory is registered.

上述したようなVMデータベース4を参照するようにし
てページ不在処理を実行させるページ不在処理プロセス
は、例えば第4図に示すページ不在処理プロセスAのよ
うに、ページ不在処理の処理(a)、(b)、(c)か
ら構成されている。
The page absence processing process that executes the page absence processing by referring to the VM database 4 as described above includes, for example, the page absence processing process A shown in FIG. It consists of b) and (c).

すなわち、 処理(a>には、VMデータベース処理を実行させるよ
うに設定されている。つまり、■ページ不在を起こした
該当するページに基づいてVMデータベースを参照し、
スワップ・インターバルの情報を得る。■スワップ・イ
ンターバルの情報に基づいてスワップ・インターバルを
決定する0等の前処理を実行させるように設定されてい
る。
That is, the process (a>) is set to execute VM database processing.In other words, ■Refer to the VM database based on the corresponding page that caused the page failure;
Get swap interval information. ■It is set to execute preprocessing such as 0, which determines the swap interval based on the swap interval information.

処理(b)には、I10動作(入力/出力動作)を実行
させるように設定されている。
Processing (b) is set to execute an I10 operation (input/output operation).

処理(c)には、リアルメモリの獲得およびマツピング
等の後処理を実行させるように設定されている。
Processing (c) is set to execute post-processing such as real memory acquisition and mapping.

中央処理装置(以下、CPU)5は、オペレーティング
・システムのプログラムや、上記ページ不在処理プロセ
ス等を実行する。
A central processing unit (hereinafter referred to as CPU) 5 executes an operating system program, the page absence processing process, and the like.

次に上記仮想記憶計算システムのページ不在処理動作を
説明する。
Next, the page absence processing operation of the virtual memory computing system will be explained.

今、第2図で示した論理的プログラム中のスワップユニ
ットBにおけるページ5に含まれているコードデータを
実メモリ3から7エツチしようとしたが、当該ページ5
が実メモリ3に存在せずページ不在であるため、上述し
たページ不在処理プロセスが実行される。
Now, an attempt is made to etch the code data included in page 5 in swap unit B in the logical program shown in FIG. 2 from real memory 3, but the page 5
does not exist in the real memory 3 and is page absent, the above-described page absent processing process is executed.

すなわち、ページ不在が発生した際には、CPU5は、
第3図に示したVMデータベース4を参照し、論理的ブ
ロックLを示す情報、スワップユニットBを示す情報、
ページ5を示す情報が入っているエントリーを探し出す
とともに、該当するエントリーを探し出した後、ページ
不在を起こしたページP5を含み、現在実メモリ3に存
在していないページのみを含んでいて、かつ2次記憶装
置2上で連続している仮想メモリ上に割り付けされたペ
ージの最大のインターバルを決定する。
That is, when a page failure occurs, the CPU 5
With reference to the VM database 4 shown in FIG. 3, information indicating the logical block L, information indicating the swap unit B,
At the same time as searching for an entry that contains information indicating page 5, after searching for a corresponding entry, it is found that the page contains page P5 that caused the page absence, contains only pages that do not currently exist in real memory 3, and 2 Next, determine the maximum interval of pages allocated to contiguous virtual memory on the storage device 2.

すなわち、第2図に示すように、スワップユニットBの
ページ3〜8のみを選定する。これらの選定されたペー
ジ3〜8は、2次記憶装置2がら実メモリ3へのスワッ
プインの対象となる。
That is, as shown in FIG. 2, only pages 3 to 8 of swap unit B are selected. These selected pages 3 to 8 are swapped in from the secondary storage device 2 to the real memory 3.

次に、CPU5は、実メモリ3を割り付けするとともに
、2次記憶装置2からスワップインの対象であるページ
3〜8を読み出して、前記実メモリ3に割り付けされた
記憶領域にスワップ・インする。このようにページ不在
となっていたページがページ・インされると、スゲジュ
ーラが起動されて、ページ不在処理プロセスは、待機状
態に入る。
Next, the CPU 5 allocates the real memory 3, reads pages 3 to 8 to be swapped in from the secondary storage device 2, and swaps them into the storage area allocated to the real memory 3. When a page that has been page-faulted in this way is paged in, the scheduler is activated and the page-fault handling process enters a standby state.

以上はシステムで1つのプロセスが動作している場合に
おけるページ不在処理について説明したが、次にシステ
ムで複数のプロセスが動作している場合におけるページ
不在処理について説明する。
The page absence processing when one process is running in the system has been described above, but the page absence processing when a plurality of processes are running in the system will now be described.

第4図は、ページ不在処理プロセスのオーバレイの状態
を示した状態図である。ページ不在処理プロセスAおよ
びBは、上記ページ不在処理プロセスAで説明したよう
に、ページ不在処理の処理(a)、(b)、(c)から
構成されている。
FIG. 4 is a state diagram showing the overlay state of the page fault processing process. The page absence processing processes A and B are composed of page absence processing processes (a), (b), and (c), as explained in the page absence processing process A above.

第4図に示すように、ページ不在を起こしたプロセスX
(図示せず)に対し、ページ不在処理プロセスAが実行
され、2次記憶装置2から実メモリ3へのスワップイン
等のI10出力動作(第4図に示す処理(b))が行わ
れている間に、プロセスY(図示せず)がページ不在を
起こした場合には、ページ不在処理プロセスBを実行す
ることにより、ページ不在処理の上記処理(a)、つま
りページ不在処理の前処理を行うことができる。
As shown in Figure 4, process X that caused the page fault
(not shown), the page absence processing process A is executed, and I10 output operations such as swap-in from the secondary storage device 2 to the real memory 3 (process (b) shown in FIG. 4) are performed. If the process Y (not shown) causes a page fault while the process is running, the above process (a) of the page fault process, that is, the preprocessing of the page fault process, is executed by executing the page fault processing process B. It can be carried out.

このようにページ不在処理プロセスを複数設けることに
よって、ページ不在処理プロセスの実行に痒うオーバヘ
ッドを軽減することができる。
By providing a plurality of page absence processing processes in this way, it is possible to reduce the overhead required to execute the page absence processing processes.

また、スワップ・アウト・プロセスもスワップ・データ
ベーステーブルを参照するのであれば、即ちI1010
0為の前処理が多く必要なもの、ρ1えば、仮想メモリ
空間の大きさに比例して、仮想メモリと物理的メモリ(
2次記憶装置)との対応関係を示すデータ等のスワップ
・アウト処理に関し扱わなければならないデータが増大
するものならば、複数のスワップ・アウト・プロセスを
設け、論理的ブロック単位でスワツピング処理を行うよ
うにしても良い。
Also, if the swap out process also references the swap database table, i.e. I1010
0 requires a lot of preprocessing, for example, ρ1 is proportional to the size of the virtual memory space, and the virtual memory and physical memory (
If the amount of data that must be handled during swap-out processing increases, such as data indicating correspondence with secondary storage (secondary storage), multiple swap-out processes should be established to perform swapping in units of logical blocks. You can do it like this.

上記実施例によれば、仮想メモリ・データベースを参照
し、その参照結果に応じて、該当するページをスワップ
・インするので、ページ不在処理の効率を向上させるこ
とが可能となる。
According to the embodiment described above, the virtual memory database is referenced and the corresponding page is swapped in according to the reference result, so that it is possible to improve the efficiency of page absence processing.

また、上記実施例によれば、複数個のページ不在処理プ
ロセス、および複数個のスワップ・アウト・プロセスを
設けることにより、オーバヘットを減少させることがで
きる。
Further, according to the above embodiment, overhead can be reduced by providing a plurality of page fault processing processes and a plurality of swap out processes.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、ページ不在を起こ
したページを含み、現在主記憶手段に存在していないペ
ージのみを含んでいて、かつ2次記憶手段上で連続して
いる仮想メモリ上に割り付けされたページの最大のイン
ターバルのみを、2次記憶手段から主記憶手段にスワッ
プ・インするようにしたので、ページ不在処理およびス
ワツピング処理の効率を向上させることが可能となる。
As explained above, according to the present invention, the virtual memory that includes only the page that caused the page fault and does not currently exist in the main memory, and that is continuous on the secondary memory Since only the maximum interval of pages allocated to the page is swapped in from the secondary storage means to the main storage means, it is possible to improve the efficiency of page absent processing and swapping processing.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る仮想記憶制御方法を適用した仮想
記憶計算システムの一実緒例を示す概略構成図、第2図
は仮想メモリおよび2次記憶装置に割り付けされたプロ
グラムの割り付は状態を示す構成図、第3図は仮想メモ
リと仮想メモリ・データベースとの関係を示す図、第4
図はページ不在処理プロセスのオーバレイの状態を示す
状態図である。 1・・・仮想メモリ、2・・・2次記憶装置、3・・・
実メモリ、4・・・仮想メモリ・データベース、5・・
・中央処理装置。
FIG. 1 is a schematic configuration diagram showing an example of a virtual memory computing system to which the virtual memory control method according to the present invention is applied, and FIG. 2 shows the state in which programs are allocated to virtual memory and secondary storage devices. Fig. 3 is a diagram showing the relationship between virtual memory and virtual memory database; Fig. 4 is a diagram showing the relationship between virtual memory and virtual memory database;
The figure is a state diagram showing the state of the overlay of the page absence handling process. 1... Virtual memory, 2... Secondary storage device, 3...
Real memory, 4...Virtual memory database, 5...
・Central processing unit.

Claims (1)

【特許請求の範囲】 所定のページ単位毎に分割されたプログラムを記憶する
主記憶手段と、2次記憶手段とを有する仮想記憶計算シ
ステムにおいて、 予め設定された論理的ブロックの中でページ不在が発生
した際には、ページ不在を起こしたページを含み、現在
前記主記憶手段に存在していないページのみを含んでい
て、かつ前記2次記憶手段上で連続している仮想メモリ
上に割り付けされたページの最大のインターバルを、ス
ワップ・インの対象とするようにしたこと を特徴とする仮想記憶計算システムの仮想記憶制御方法
[Claims] In a virtual memory computing system having a main storage means for storing a program divided into predetermined page units and a secondary storage means, there is provided a virtual memory computing system in which a page absence occurs within a preset logical block. When a page fault occurs, the page is allocated on virtual memory that includes only the page that caused the page fault and does not currently exist in the main memory, and that is continuous on the secondary memory. 1. A virtual memory control method for a virtual memory computing system, characterized in that the maximum interval of pages read is subject to swap-in.
JP63335420A 1988-12-28 1988-12-28 Virtual storage control method for virtual storage computer system Pending JPH02178748A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63335420A JPH02178748A (en) 1988-12-28 1988-12-28 Virtual storage control method for virtual storage computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63335420A JPH02178748A (en) 1988-12-28 1988-12-28 Virtual storage control method for virtual storage computer system

Publications (1)

Publication Number Publication Date
JPH02178748A true JPH02178748A (en) 1990-07-11

Family

ID=18288358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63335420A Pending JPH02178748A (en) 1988-12-28 1988-12-28 Virtual storage control method for virtual storage computer system

Country Status (1)

Country Link
JP (1) JPH02178748A (en)

Similar Documents

Publication Publication Date Title
CA1305799C (en) Logical resource partitioning of a data processing system
JPS6027964A (en) Memory access control circuit
JPH05127926A (en) Task controller
JP2552759B2 (en) Database processor by multiprocessor
JPH02178748A (en) Virtual storage control method for virtual storage computer system
GB1495729A (en) Apparatus and method for handling exceptions in a data processing system
Katzan Jr Operating systems architecture
JPS6349945A (en) Process roll-in system for data processor
JPS583177A (en) Data processing system
JPH02173828A (en) Interruption process system
JPH07152574A (en) Program loading system
JP2535584B2 (en) Real memory fixed processing computer
JPS62241047A (en) Shared control method for input/output buffer by data base control system
JPH03182945A (en) Transfer system for data in main storage
JPS6269321A (en) Process switching system
JPH0325533A (en) Microprocessor
Vaughan et al. Microprocessor-based Transition Machines
JPS5839342B2 (en) Multi-processor system NIOKEL
JPH02115958A (en) Data transfer control system
JPH04116742A (en) Memory allocation system in virtual storage system
JPS62217326A (en) Computer capable of storing and switching plural os
JPS62284443A (en) Blank area retrieving and controlling system
JPH01175053A (en) Segmentation system data processor
JPH03100853A (en) Inter-processor communication system
JPH04116743A (en) Control system for real memory