JPS6351496B2

JPS6351496B2 -

Info

Publication number: JPS6351496B2
Application number: JP13002282A
Authority: JP
Inventors: Harunori Sato
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1982-07-24
Filing date: 1982-07-24
Publication date: 1988-10-14
Also published as: JPS5919826A

Description

【発明の詳細な説明】この発明は、高精度の絶対温度に比例した出力
を得るための絶対温度比例回路に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an absolute temperature proportional circuit for obtaining an output proportional to absolute temperature with high precision.

従来、物理量として広いダイナミツクレンジの
ものを電気信号に変換する際、対数圧縮して用い
る場合が多い。この場合、トランジスタのベー
ス・エミツタ特性を応用することが一般的で、絶
対温度に比例する信号量となり、これらを補正す
るためにも絶対温度比例回路は重要である。 Conventionally, when converting physical quantities with a wide dynamic range into electrical signals, logarithmic compression is often used. In this case, it is common to apply the base-emitter characteristics of the transistor, resulting in a signal amount proportional to absolute temperature, and an absolute temperature proportional circuit is important to correct these.

第１図は従来の絶対温度比例回路の一例を示す
ものであり、CM₀は定電流供給源、R₁，R₂，R₃
は抵抗器（R₁〜R₃は抵抗値も同時に示すものと
する）、D₁，D₂はダイオードでありOPは演算増
幅器、D₃はレベルシフト用のダイオード、T₁，
T₂は各々第１および第２の出力端子である。 Figure 1 shows an example of a conventional absolute temperature proportional circuit, where CM ₀ is a constant current supply source, R ₁ , R ₂ , R ₃
is a resistor (R ₁ to R ₃ indicate the resistance value at the same time), D ₁ and D ₂ are diodes, OP is an operational amplifier, D ₃ is a level shift diode, T ₁ ,
T ₂ are the first and second output terminals, respectively.

次にその動作について説明する。第１図におい
て、定電流供給源CM₀より電流I₀を与えると、抵
抗器R₁，R₃に電流I₁，I₃が流れ、それぞれダイオ
ードD₁，D₂に流れる。各中間接続端子は演算増
幅器OPの反転入力端子、非反入力端子に接続さ
れる。ただし演算増幅器OPの入力インピーダン
スは十分高く、その入力電流は、電流I₁，I₃に比
べて十分小さいものとする。 Next, its operation will be explained. In FIG. 1, when a current I ₀ is applied from a constant current supply source CM ₀ , currents I ₁ and I ₃ flow through resistors R ₁ and R ₃ , and flow through diodes D ₁ and D _2, respectively. Each intermediate connection terminal is connected to an inverting input terminal and a non-inverting input terminal of the operational amplifier OP. However, the input impedance of the operational amplifier OP is sufficiently high, and its input current is sufficiently small compared to the currents I ₁ and I ₃ .

演算増幅器OPの第１の出力端子T₁は、レベル
シフト用のダイオードD₃を介して、基準となる
第２の出力端子T₂に接続され、さらにこの第２
の出力端子T₂を介して演算増幅器OPの各入力端
子に負帰還され、負帰還の効果により演算増幅器
OPの反転および非反転入力端子の電圧をV₁，V₃
とすると、電位差（V₃−V₁）は０となる。ただ
しオフセツト電圧は、電圧V₃，V₁に比べて十分
小さいものとする。 The first output terminal T 1 of the operational amplifier OP is connected to the second output terminal T ₂ which serves as a reference via a level shifting diode D ₃ , and is further connected to the second output terminal T ₂ which serves as a reference.
Negative feedback is provided to each input terminal of the operational amplifier OP through the output terminal _T2 of the operational amplifier OP, and due to the effect of negative feedback, the operational amplifier
The voltages at the inverting and non-inverting input terminals of OP are V ₁ and V ₃
Then, the potential difference (V ₃ −V ₁ ) becomes 0. However, it is assumed that the offset voltage is sufficiently smaller than the voltages V ₃ and V ₁ .

この時、ダイオードD₁，D₂の面積をA₁，A₃、
その面積比をA₁／A₃＝K₁とすると、抵抗器R₂の
両端の電圧をΔVとして、 ΔV＝V_BE1−V_BE2＝kT／ｑl_oI₃／A₃I_S−kT／ｑl_oI₁／A₁I
_S ＝kT／ｑl_oI₃／I₁・A₁／A₃ kT／ｑl_oI₃／I₁・K₁ ……(1) ただし、ｋ＝ボルツマン定数、ｑ＝電子の電
荷、Ｔ＝絶対温度、I_S≒トランジスタの逆方向飽
和電流、V_BE1，V_BE2はダイオードD₁，D₂の順方
向の電圧降下である。また、 V₀₂−V₃＝V₀₂−V₁＝R₃I₃＝R₁I₁ ∴I₃／I₁＝R₁／R₃＝K₂ ……(2) ただし、V₀₂は第２の出力端子T₂の電位であ
る。 At this time, the areas of diodes D ₁ and D ₂ are A ₁ , A ₃ ,
If the area ratio is A ₁ /A ₃ = K ₁ , and the voltage across resistor R ₂ is ΔV, ΔV = V _BE1 −V _BE2 = kT/ql _o I ₃ /A ₃ I _S −kT/ql _o I ₁ /A ₁ I
_S = kT/ql _o I ₃ /I ₁・A ₁ /A ₃ kT/ql _o I ₃ /I ₁・K ₁ ...(1) where k = Boltzmann's constant, q = electron charge, T = absolute Temperature, I _S ≒ reverse saturation current of transistor, V _BE1 and V _BE2 are forward voltage drops of diodes D ₁ and D ₂ . Also, V ₀₂ −V ₃ =V ₀₂ −V ₁ =R ₃ I ₃ =R ₁ I ₁ ∴I ₃ /I ₁ =R ₁ /R ₃ =K ₂ ...(2) However, V ₀₂ is the second is the potential of output terminal _T2 of .

上記第(2)式を第(1)式に代入して ΔV＝kT／ｑl_oK₁K₂＝I₃・R₂ ……(3) 第２の出力端子T₂の電位V₀₂は、 V₀₂＝V_BE2＋I₃R₃＋I₃R₂＝V_BE2＋I₃（R₃＋R₂）＝V_BE2＋ΔV（１＋R₃／R₂） ……(4) 第１の出力端子T₁の電位V₀₁は、 V₀₁＝V₀₂−V_BE3＝（V_BE2−V_BE3）＋ΔV（１＋R₃／R₂） ……(5) 第(5)式において、V_BE2≒V_BE3のとき、 V₀₁＝ΔV（１＋R₃／R₂）＝kT／ｑ（l_oK₁K₂） ×（１＋R₃／R₂）＝TK₀ ……(6) ただし、K₀＝ｋ／ｑ（l_oK₁K₂）（１＋R₃／R₂）で、 K₀は抵抗比、エミツタ面積比で決まり、温度に
依存しない。このため、出力電圧V₀₁は絶対温度
Ｔに比例した出力が得られる。第１図に示す従来
の回路では、回路の構成上、演算増幅器等が必用
となる等、回路構成が複雑になる欠点がある。 Substituting the above equation (2) into equation (1), ΔV=kT/ql _o K ₁ K ₂ = I ₃ · R ₂ ...(3) The potential V ₀₂ of the second output terminal T ₂ is: V ₀₂ = V _BE2 + I ₃ R ₃ + I ₃ R ₂ = V _BE2 + I ₃ (R ₃ + R ₂ ) = V _BE2 + ΔV (1 + R ₃ /R ₂ ) ...(4) Potential V of the first output terminal T ₁ ₀₁ is V ₀₁ = V ₀₂ −V _BE3 = (V _BE2 − V _BE3 ) +ΔV(1+R ₃ /R ₂ )...(5) In equation (5), when V _BE2 ≒ V _BE3 , V ₀₁ = ΔV (1 + R ₃ / R ₂ ) = kT / q (l _o K ₁ K ₂ ) × (1 + R ₃ / R ₂ ) = TK ₀ ... (6) However, K ₀ = k / q (l _o K ₁ K ₂ ) (1+R ₃ /R ₂ ), K ₀ is determined by the resistance ratio and emitter area ratio and is independent of temperature. Therefore, the output voltage V ₀₁ is proportional to the absolute temperature T. The conventional circuit shown in FIG. 1 has the drawback that the circuit structure is complicated, such as requiring an operational amplifier and the like.

この発明は、上述の点にかんがみなされたもの
で、演算増幅器を用いない簡潔は回路による絶対
温度比例回路を提供するものである。以下、この
発明について説明する。 The present invention has been made in consideration of the above-mentioned points, and provides an absolute temperature proportional circuit using a simple circuit that does not use an operational amplifier. This invention will be explained below.

第２図はこの発明の一実施例を示すもので、
CM₁，CM₂は定電流供給源、R₀はバイアス電圧
設定抵抗器、Q₁，Q₂は入力トランジスタ、R₁₁は
信号電圧−電流変換用抵抗器、Q_P1，Q_P2，Q_P3は
トランジスタでPNPカーレントミラーを構成し、
Q₃，Q₄はトランジスタでNPNカーレントミラー
を構成している。Q_P4は出力用PNPトランジス
タ、R₁₂は出力抵抗器、V_Bは電源、D₁，D₂はダイ
オード、T₀は出力端子である。 FIG. 2 shows an embodiment of this invention.
CM ₁ and CM ₂ are constant current supply sources, R ₀ is a bias voltage setting resistor, Q ₁ and Q ₂ are input transistors, R ₁₁ is a signal voltage-current conversion resistor, Q _P1 , Q _P2 , and Q _P3 are Configure a PNP current mirror with transistors,
Q ₃ and Q ₄ are transistors forming an NPN current mirror. Q _P4 is an output PNP transistor, R ₁₂ is an output resistor, V _B is a power supply, D ₁ and D ₂ are diodes, and T ₀ is an output terminal.

次に動作について説明する。第２図において、
定電流供給源CM₁，CM₂より電流I₁，I₂が供給さ
れ、各々ダイオードD₁，D₂を介してバイアス電
圧設定抵抗器R₀に流れ込み、各ダイオードD₁，
D₂のアノードの電位V₁，V₂は、 V₁＝V_BE1＋R₀（I₁＋I₂） ……(7) V₂＝V_BE2＋R₀（I₁＋I₂） ……(8) ただし、V_BE1，V_BE2はダイオードD₁，D₂の順
方向の降下電圧である。 Next, the operation will be explained. In Figure 2,
Currents I ₁ , I ₂ are supplied from constant current supply sources CM ₁ , CM ₂ and flow into the bias voltage setting resistor R ₀ via diodes D ₁ , _D ₂ , respectively.
The potentials V ₁ and V ₂ of the anodes of D ₂ are: V ₁ = V _BE1 + R ₀ (I ₁ + I ₂ ) ……(7) V ₂ = V _BE2 + R ₀ (I ₁ + I ₂ ) ……(8) However, , V _BE1 and V _BE2 are the forward voltage drops of the diodes D ₁ and D ₂ .

電位V₁，V₂を介して信号電圧−電流変換用抵
抗器R₁₁の両端間の電圧ΔV₁は、 ΔV₁＝（V₁−V_BEo1）−（V₂−V_BEo2）＝（V_BE1−V_BE2）＋（V_BEo1−V_BEo2）＝kT／ｑl_oA₂／A₁I₁／I₂＋kT／ｑl_oE₂／E₁ ……(9)′ ＝kT／ｑl_oK₁K₃K₄ ……(9) 第(9)′式において、A₂、A₁、E₂、E₁はダイオ
ードD₁，D₂、および入力トランジスタQ₁，Q₂の
エミツタ面積比、V_BEo1，V_BEo2は入力トランジス
タQ₁，Q₂のベース・エミツタ間電圧であり、I₁，
I₂は定電流供給源CM₁，CM₂を抵抗比（または面
積比）で設定可能となり、K₁、K₃、K₄は下記第
(10)式で表わされ、温度に依存しない。 The voltage ΔV ₁ across the signal voltage-current conversion resistor R ₁₁ via the potentials V ₁ and V ₂ is expressed as ΔV ₁ = (V ₁ − V _BEo1 ) − (V ₂ − V _BEo2 ) = (V _BE1 −V _BE2 ) + (V _BEo1 −V _BEo2 ) =kT／ql _o A ₂ ／A ₁ I ₁ ／I ₂ +kT／ql _o E ₂ ／E ₁ ……(9)′ =kT／ql _o K ₁ K ₃ K ₄ ...(9) In equation (9)', A ₂ , A ₁ , E ₂ , and E ₁ are the emitter area ratios of diodes D ₁ , D ₂ and input transistors Q ₁ and Q ₂ , and V _BEo1 , V _BEo2 are the base-emitter voltages of input transistors Q ₁ and Q ₂ , and I ₁ ,
I ₂ can be set with constant current supply sources CM ₁ and CM ₂ by resistance ratio (or area ratio), and K ₁ , K ₃ and K ₄ can be set as shown below.
It is expressed by equation (10) and is independent of temperature.

第(9)、(10)式より、 ΔV₁＝K₅T ……(11) ただし、K₅＝ｋ／ｑ・l_oK₁K₃K₄となる。 From formulas (9) and (10), ΔV ₁ =K ₅ T (11) However, K ₅ =k/q· _lo K ₁ K ₃ K ₄ .

前記第(9)′式の第２項が成立するためには、後
に述べるように、入力トランジスタQ₁，Q₂のコ
レクタ電流は等しくなるように設定してある。 In order for the second term of equation (9)' to hold true, the collector currents of input transistors Q ₁ and Q ₂ are set to be equal, as will be described later.

次に、第(11)式より信号電圧−電流変換用抵抗器
R₁₁に流れる電流I₁₀は、 I₁₀＝ΔV₁／R₁₁ ……(12) 電流I₁₀はPNPカーレントミラーを構成するト
ランジスタQ_P1のコレクタ電流として流れ、トラ
ンジスタQ_P2のコレクタ側にはトランジスタQ_P1，
Q_P2のコレクタ面積比に比例した電流I₁₁が流れ、 I₁₁＝ＡΔV₁／R₁₁ ……（13）ただし、Ａ＝C_P2／C_P1；C_P1，C_P2はコレクタ面
積である。 Next, from equation (11), the signal voltage-current conversion resistor
The current I ₁₀ flowing through R ₁₁ is I ₁₀ = ΔV ₁ / R ₁₁ (12) The current I ₁₀ flows as the collector current of the transistor Q _P1 that constitutes the PNP current mirror, and the collector current of the transistor Q _P2 is Transistor Q _P1 ,
A current I ₁₁ proportional to the collector area ratio of Q _P2 flows, I ₁₁ =AΔV ₁ /R ₁₁ (13) where A=C _P2 /C _P1 ; C _P1 and C _P2 are collector areas.

電流I₁₁はNPNカーレントミラーを構成するト
ランジスタQ₄のコレクタ電流として流れ、トラ
ンジスタQ₃のコレクタ側に流れる電流I₃₀は、 I₃₀＝BI₁₁＝ABΔV₁／R₁₁ ……（14） AB＝２ ……（15）そこで、第（15）式に設定すると、第(12)、（14）
式より、 I₃₀＝2I₁₀ ……（16）第（16）、(12)式よりトランジスタQ₂に流れるコ
レクタ電流I₂₀は、 I₂₀＝I₃₀−I₁₀＝I₁₀＝ΔV₁／R₁₁ ……（17）第（17）、(12)式より、入力トランジスタQ₁，Q₂
のエミツタ電流は等しく、前記第(9)′式が成立す
ることになる。 Current I ₁₁ flows as the collector current of transistor Q ₄ that constitutes the NPN current mirror, and current I ₃₀ that flows to the collector side of transistor Q ₃ is: I ₃₀ = BI ₁₁ = ABΔV ₁ /R ₁₁ ... (14) AB = 2 ...(15) Therefore, if we set it in equation (15), we get equation (12) and (14).
From the formula, I ₃₀ = 2I ₁₀ ... (16) From formulas (16) and (12), the collector current I ₂₀ flowing to transistor Q ₂ is: I ₂₀ = I ₃₀ − I ₁₀ = I ₁₀ = ΔV ₁ /R ₁₁ ...(17) From equations (17) and (12), input transistors Q ₁ , Q ₂
The emitter currents of are equal, and the above equation (9)' holds true.

次に、出力用PNPトランジスタQ_P4とトランジ
スタQ_P2のコレクタ面積を等しくし、出力抵抗器
R₁₂から出力端子T₀を介して出力V₀を取り出す
と、第(11)、（13）式より V₀＝I₁₁R₁₂＝ＡΔV₁／R₁・R₁₂＝AK₅T＝K₆T ……（18）ただし、 K₆＝C_P2／C_P1・ｋ／ｑl_o（A₂／A₁・I₁／I₂・E₂／
E₁）上記第（18）式より、定電流供給源CM₁，
CM₂の電流比、ダイオードD₁，D₂、入力トラン
ジスタQ₁，Q₂のエミツタ面積比を設定すること
により、任意の定数K₆を伴つた絶対温度に比例
する出力電圧が得られる。 Next, make the collector areas of the output PNP transistor Q _P4 and transistor Q _P2 equal, and set the output resistor
When the output V ₀ is taken out from R ₁₂ via the output terminal T ₀ , from equations (11) and (13), V ₀ = I ₁₁ R ₁₂ = AΔV ₁ /R ₁・R ₁₂ = AK ₅ T = K ₆ T ……(18) However, K ₆ =C _P2 /C _P1・k/ql _o (A ₂ /A ₁・I ₁ /I ₂・E ₂ /
E ₁ ) From the above equation (18), constant current supply source CM ₁ ,
By setting the current ratio of CM ₂ , the emitter area ratio of diodes D ₁ , D ₂ and input transistors Q ₁ , Q ₂ , an output voltage proportional to absolute temperature with an arbitrary constant K ₆ can be obtained.

以上詳細に説明したように、この発明の絶対温
度比例回路は、演算増幅器等を用いることなく、
トランジスタ、ダイオードおよび抵抗器で構成で
きるため、簡潔で、高精度の出力を得ることがで
きる利点がある。したがつて、各種産業用および
民生用産業回路に応用することができる。 As explained in detail above, the absolute temperature proportional circuit of the present invention does not use an operational amplifier or the like.
Since it can be constructed from transistors, diodes, and resistors, it has the advantage of being simple and providing highly accurate output. Therefore, it can be applied to various industrial and consumer industrial circuits.

[Brief explanation of drawings]

第１図は従来の絶対温度比例回路の一例を示す
図、第２図はこの発明の一実施例を示す回路図で
ある。図中、CM₁，CM₂は定電流供給源、R₀はバイ
アス電圧設定抵抗器、R₁₁は信号電圧−電流変換
用抵抗器、R₁₂は出力抵抗器、Q₁，Q₂は入力トラ
ンジスタ、Q_P1，Q_P2，Q_P3，Q₃，Q₄はトランジス
タ、Q_P4は出力用PNPトランジスタ、V_Bは電源、
V₀は出力、V₁，V₂は電位、D₁，D₂はダイオー
ド、T₀は出力端子、I₁，I₂，I₁₀，I₁₁，I₂₀，I₃₀は
電流である。なお、図中の同一符号は同一または
相当部分を示す。 FIG. 1 is a diagram showing an example of a conventional absolute temperature proportional circuit, and FIG. 2 is a circuit diagram showing an embodiment of the present invention. In the figure, CM ₁ and CM ₂ are constant current supply sources, R ₀ is a bias voltage setting resistor, R ₁₁ is a signal voltage-current conversion resistor, R ₁₂ is an output resistor, and Q ₁ and Q ₂ are input transistors. , Q _P1 , Q _P2 , Q _P3 , Q ₃ , Q ₄ are transistors, Q _P4 is an output PNP transistor, V _B is a power supply,
V ₀ is the output, V ₁ and V ₂ are potentials, D ₁ and D ₂ are diodes, T ₀ is the output terminal, and I ₁ , I ₂ , I ₁₀ , I ₁₁ , I ₂₀ and I ₃₀ are currents. Note that the same reference numerals in the figures indicate the same or corresponding parts.

Claims

[Claims]

1 Two sets of constant current supply sources, diodes each supplied with a fixed ratio of current from these constant current supply sources, a transistor to which a base bias is applied by each of these diodes, and a transistor connected between the emitters of both transistors. a PNP current mirror whose base and collector terminals are connected to the collectors of one of the transistors, and whose collector terminals are connected to the emitters of the other transistor. Its base and collector side terminals are
An NPN current mirror connected to the collector side terminal of the PNP current mirror, an output transistor whose base is connected to the base side terminal of the PNP current mirror, and an output transistor connected to the collector of this output transistor whose absolute temperature An absolute temperature proportional circuit characterized by comprising an output resistor that outputs an output proportional to .