JPS6350134U - - Google Patents
Info
- Publication number
- JPS6350134U JPS6350134U JP1986144762U JP14476286U JPS6350134U JP S6350134 U JPS6350134 U JP S6350134U JP 1986144762 U JP1986144762 U JP 1986144762U JP 14476286 U JP14476286 U JP 14476286U JP S6350134 U JPS6350134 U JP S6350134U
- Authority
- JP
- Japan
- Prior art keywords
- ceramic package
- electrode
- lsi
- chip
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Description
第1図は本考案による一実施例を示す断面斜視
図、第2図は従来技術による断面斜視図である。 図において、1は高周波用LSI、2はセラミ
ツクパツケージ、2―1は金属膜、3はLSIチ
ツプ、3―1はサブストレート、4はチツプコン
デンサ、4―1,4―2は電極、5は回路基板、
5―1はアース用導体配線パターンを示す。
図、第2図は従来技術による断面斜視図である。 図において、1は高周波用LSI、2はセラミ
ツクパツケージ、2―1は金属膜、3はLSIチ
ツプ、3―1はサブストレート、4はチツプコン
デンサ、4―1,4―2は電極、5は回路基板、
5―1はアース用導体配線パターンを示す。
Claims (1)
- セラミツクパツケージ2に搭載したLSIチツ
プ3のサブストレート3―1に所定容量を持つチ
ツプコンデンサ4の一端の電極4―1を直接、接
続し、上記セラミツクパツケージ2に埋め込み、
他端の電極4―2を上記セラミツクパツケージ2
の回路基板5への取付け面側に表出してなること
を特徴とする高周波用LSI。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986144762U JPS6350134U (ja) | 1986-09-19 | 1986-09-19 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986144762U JPS6350134U (ja) | 1986-09-19 | 1986-09-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6350134U true JPS6350134U (ja) | 1988-04-05 |
Family
ID=31055667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1986144762U Pending JPS6350134U (ja) | 1986-09-19 | 1986-09-19 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6350134U (ja) |
-
1986
- 1986-09-19 JP JP1986144762U patent/JPS6350134U/ja active Pending