JPS63500907A - 集積回路校正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 集積回路校正装置 本発明は集積回路の自動化オンウェファテスト用校正装置、より詳細にはガリウ ムヒ化物（ＧａＡｓ）集積回路の自動化オンウェファテスト用校正装置に関する 。

るコスト及びタイムスケールを最少限とするために、ウェファを個別チップに切 断する前に集積回路（ＩＣ）のオンウェファマイクロウェーブ性能を測定するこ とが望ましい。低損失、低電圧定在波比（ＶＳＷＲ）プローブによりマイクロウ ェーブ信号をテスト装置の同軸媒体からＩＣ無線周波接続パッドの共面媒体へ転 送する手段が、その内容を参照としてここに組み入れである英国特許出願第８５ ’１１１６９号に開示されている。しかしながら、このようなプローブ装置の有 用性は測定精度に依存し、誤差を最小限とするには、使用するテスト装置の校正 手段を得る必要がある。

簡単な利得及び電力測定に対しては、プローブを特徴すけ挿入損失テスト装置か ら供給を行い、この情報を使用して得られる実際の結果を補償することができる 。しかしながら、高感度ベクトルＳ−パラメータ（散乱パラメータ）測定に対し ては、テスト装置と被テスト装置間の欠点のより精密なモデルを決定しなければ ならない。

同軸もしくは導波管媒体の回路網分析は従来、広範な校正及び検査要素を使用し て行われている。例えば、整合負荷、短絡、開路等のさまざまな要素を測定す、 ることにより、測定ボートに対するエラーモデルを構成することができ従ってそ の後の測定からエラー類を除去することができる。この技術は８〜１２項エラー として知られデル”に記載されている。しかしながら、可変形状マイクロウェー ブプローブ測定にはこのような要素は利用できず、さらにこのような要素では自 動化校正／テスト手順を達成することはできず、被テスト装置の製造コストが高 くなる。

集積回路テストの接地共面導波管校正を可能とする装置を提供して、被テスト集 積回路のパラメータ測定に使用する接地共面プローブをテスト装置の校正手順に 利用できるようにすることが本発明の目的である。

従って、集積回路テスト装置の校正装置が提供され、それはその上に形成された 薄膜要素の実質的な平面アレイを有する基板からなり、少くとも一つの要素は集 積口′路テスト装置の共面導波管プローブと係合可能に配置された接点パッドを 有している。

基板はアルミナで構成することができ、薄膜要素はメタライズ導体のオーバレイ を有する抵抗層を有することができる。

抵抗層はニクロムで構成することができメタライズ導体は金で構成することがで きる。

抵抗層は抵抗層のスクエア当り５０Ωのシート−抵抗値が得られる厚さに堆積す ることができる。

好ましくは、導電性エポキシもしくは金属等の導電材を含有する径孔を介して要 素の低インダクタンス接地接続が行われる。

図を参照として、実施例により本発明を説明する。

図を参照として、例えばＮ１ＣＲ等の薄紙抗層と金めつき導体を有する代表的に ２．５４（Ｊｌ＋（１インチ）四方のアルミナ基板上に薄膜製゛素（１）〜（９ ）が形成されている。

抵抗層はスクエア当り５０Ωのシート抵抗値が得られる厚さに堆積されている。

実施例において、要素（１）〜（９）は次のように構成されている。

（１）、アライメントチェックのための５００終端、（２）、１９７６年、ロー マ、第６回欧州マイクロウェーブ会Ｉｍ事録のエッチ、ジエー、フィンレイ等の 論文”’Ｉ密マイクロストリップマルチオクターブアッテネータ及び負荷“に記 載された準Ｔアッテネータを組み込んだ分布整合負荷、 （３）、短絡回路 ＋４）、５０Ω伝送線を提供する貫通線、（ＳＬＩＣテスト手順に使用する両プ ローブの同時終端を可能にする絶縁測定のための５００終端、（６）、不整合終 端、 （７１，オフセット短絡；ある長さの５００伝送線により置換された低インダク タンス短絡、 （８）、オフセット開路；ある長さの５００伝送線により置換された低インダク タンス開路、 （９）、シート抵抗率を決定する大型テストセル。

要素（１）〜（９）は導電性エポキシや金属や径孔壁の金属めっき等の￥４Ｎ材 を充填することができる径孔を使用して低インダクタンス局部接地を行うことが できる。

要素は被テストＩＣと同じ幅を有するように配置されて、校正と測定との間で測 定ブＯ−ブの調整の必要性をなくし、校正手順の自動ステップ実施を行うことが できる。実施例は１人力及び２出力ＲＦボートを有するＩＣに対して設計されて いるが、代りの入出力ボートの組合せに対しては別の設計を使用することができ る。

このような基板を使用した校正により、コンピュータ制御下のエラー修正を使用 することができ、ブローブチツブの基準面、すなわちＩＣＲＦ接点パッドによる Ｓ−パラメータ測定が行われる。これにより精巧ではあるがエラーの多い非理込 技術の必要性がなくなり、個々のＩＣ素子の特徴ずけを行うのに特に価値がある 。

さらに、前記した集積校正要素を使用すればマイクロウェーブプローブシステム を使用して行う測定が容易となり且つ品質が向上し、モノリシツクマイクロウエ ーブ従って、本発明の装置により重要な利点が得られ、試験流ＩＣ素子の単価が 低減する。

覇囲内で修正が可能なことをお判り願いたい。

手続補正書（睦） 昭和６２年３月６日

Claims (9)

【特許請求の範囲】
1. １．実質的に平面状の薄膜要素アレイがその上に形成されている基板からなり、 前記要素の少くとも一つは集積回路テスト装置の共面導波管プローブと係合可能 に配置された接点バツドを有している集積回路テスト装置の校正装置。
2. ２．請求の範囲第１項において、前記基板はアルミナからなり前記薄膜要素はメ タライズ導体のオーバレイを有する抵抗層からなる集積回路テスト装置の校正装 置。
3. ３．請求の範囲第２項において、前記抵抗層はニクロムからなる集積回路テスト 装置の校正装置。
4. ４．請求の範囲第２項もしくは第３項において、前記メタライズ導体は金からな る集積回路テスト装置の校正装置。
5. ５．請求の範囲第２項から第４項のいずれか一項において、前記抵抗層はスクエ ア当り５０Ωのシート抵抗が得られる厚さを有するように配置されている集積回 路テスト装置の校正装置。
6. ６．前記請求の範囲いずれか一項において、導電材を含有する径孔を有しアレイ の薄膜要素の低インダクタンス接地接続を行う集積回路テスト装置の校正装置。
7. ７．請求の範囲第６項において、前記導電材は導電性エポキシからなる集積回路 テスト装置の校正装置。
8. ８．請求の範囲第６項において、前記導電材は金属からなる集積回路テスト装置 の校正装置。
9. ９．前記請求の範囲いずれか一項において、前記薄膜要素はアライメントチエツ ク用５００終端準Ｔアツテネータを組込んだ分布整合負荷、短絡回路、５０Ω伝 送線をシミユレートする貫通線、絶縁測定用５０Ω終端、不整合終端、オフセツ ト短絡回路、オフセツト開路及び装置のシート抵抗率を決定する大型テストセル の任意の組合せからなる集積回路テスト装置の校正装置。