CN109061534A - 校准片及基于该校准片对固态微波器件测试系统校准的方法 - Google Patents

Abstract

本发明公开了一种校准片及基于该校准片对固态微波器件测试系统校准的方法，本发明通过将水平薄膜电阻进行蛇形布线，或者通过将垂直薄膜电阻设置为多段并联的薄膜电阻，以使水平薄膜电阻与垂直薄膜电阻的比值r大于4:1或小于1:4，从而实现高驻波比的标准片。

Description

校准片及基于该校准片对固态微波器件测试系统校准的方法

技术领域

本发明涉及固态微波器件计量测试技术领域，特别是涉及一种大驻波比校 准片及基于该校准片对固态微波器件测试系统进行校准的方法。

背景技术

现有同轴或波导校准件，由于制作工艺等原因，只具备VSWR＝1.1、1.5、 2.0三种标称值的同轴驻波比校准片，而不具备VSWR≥2的大驻波比校准件。 例如，美国Maury公司相关产品，采用失配负载制作，只具备VSWR＝1.1、1.5、 2.0三种标称值的同轴驻波比校准件。同时也缺乏VSWR≥2的大驻波比校准片。 缺乏大驻波比同轴校准件导致封装后器件的微波有源电参数测试系统只能进 行驻波比VSWR≤2的直通校准，而不能进行VSWR≥2的大驻波比校准；缺乏大 驻波比校准片导致未封装裸芯片的在片测试系统只能进行驻波比VSWR≤2的直 通校准，而不能进行VSWR≥2的大驻波比校准，大驻波比条件是该测试系统通常使用的工作条件，校准条件与使用条件不一致，导致校准精度不高，量程不 覆盖。

也就是说，现有技术中不能制作VSWR≥2的大驻波比校准片以及大驻波比 同轴校准件。

发明内容

本发明提供了一种基于大驻波比的校准片，以及在此基础上封装得到的同 轴大驻波比校准件，在片测试系统，以及对封装后器件的微波有源电参数测试 系统进行校准方法，以解决现有技术不能制作驻波比VSWR≥2的大驻波比校准 片的问题。

本发明第一实施例提供了一种大驻波比的校准片，包括：共面波导型平衡 电桥结构和微带电路型平衡电桥结构；

所述共面波导型平衡电桥结构和所述微带电路型平衡电桥结构内均设置 中间岛；

所述中间岛，水平方向，分别通过两个水平薄膜电阻与微波输入输出信号 线连接，垂直方向，分别通过两个垂直薄膜电阻与共面波导地或微带地连接；

通过调整水平薄膜电阻与垂直薄膜电阻的比值r得到大驻波比的校准片。

可选地，所述水平薄膜电阻采用蛇形布线，以使水平薄膜电阻与垂直薄膜 电阻的比值r大于4:1；

所述垂直薄膜电阻为预设宽度的多个并联的薄膜电阻，该薄膜电阻被分割 为多段并联的薄膜电阻，以使水平薄膜电阻与垂直薄膜电阻的比值r小于1:4。

可选地，所述中间岛为一个金属区域。

可选地，所述水平薄膜电阻采用蛇形布线，具体包括：所述中间岛与信号 线之间的水平薄膜电阻为弯曲的折线设置。

可选地，所述多个并联的薄膜电阻之间间隔预定宽度的空隙。

可选地，还包括：对所述标准片进行同轴封装。

可选地，所述对所述标准片进行同轴封装，具体包括：将标准样片焊接到 微带电路上，经微带电路进行阻抗匹配后连接封装腔体的同轴接头。

本发明第二实施例提供一种对固态微波器件测试系统进行校准方法，所述 方法应用上述任意一种所述的标准片对固态微波器件测试系统进行校准；

所述固态微波器件测试系统包括对裸芯片的片测试系统，以及针对封装后 器件的同轴或波导测试系统。

可选地，所述校准方法包括对所述固态微波器件测试系统进行基波及谐波 调配范围校准方法、插入损耗校准方法、矢量一致性校准方法、谐波串扰校准 方法和驻波比测试校准方法。

可选地，所述基波及谐波调配范围校准方法包括：将阻抗调配器的基波、 谐波都设置为最大反射系数状态；

所述插入损耗校准方法，通过在比较系统中插入阻抗调配器，以及未插入 阻抗调配器，对校准片的测量结果进行校准；

所述矢量一致性校准方法，将系统中的阻抗调配器设置为VSWR≥4的大 驻波比状态下进行校准；

所述谐波串扰校准方法，在系统中的阻抗调配器基波和谐波均设置为 VSWR≥4的大驻波比状态，通过扫描谐波相位来进行校准；

所述驻波比校准方法，通过比较插入阻抗调配器，以及未插入阻抗调配器， 大驻波比校准片或大驻波比同轴校准件的测量结果进行校准。

本发明有益效果如下：

本发明通过通过调整水平薄膜电阻与垂直薄膜电阻的比值r得到大驻波比 的校准片，从而制得高驻波比的标准片。

附图说明

图1是本发明实施例的一种共面波导型平衡电桥结构示意图；

图2是本发明实施例的微带电路型平衡电桥结构示意图；

图3是本发明实施例的共面波导型平衡电桥结构的等效电路图；

图4是本发明实施例的蛇形布线的共面波导型平衡电桥结构示意图；

图5是本发明实施例的多级并联的共面波导型平衡电桥结构示意图；

图6是本发明实施例的同轴大驻波比校准片封装结构示意图；

图7是本发明实施例驻波比VSWR2.5、VSWR5和VSWR10的校准单元版示意 图；

图8是本发明实施例CESI 8190型校准片示意图；

图9是本发明实施例驻波比VSWR≥2.5的校准单元设计结果与实测结果；

图10是本发明实施例驻波比VSWR≥5的校准单元设计结果与实测结果；

图11是本发明实施例驻波比VSWR≥10的校准单元设计结果与实测结果；

图12是本发明实施例标称值VSWR≥2.5的同轴大驻波比校准片实测结果；

图13是本发明实施例标称值VSWR≥10的同轴大驻波比校准片实测结果。

具体实施方式

本发明实施例提供了一种驻波比VSWR≥2的宽带大驻波比校准片的设计制 作技术，以及利用该校准片进行在片测试系统现场原位In-situ校准的技术。

本发明实施例在平衡电桥的基础上，具体如图1-3所示，通过设置“蛇形 线”和/或“开槽线”，实现了VSWR≥5及VSWR≥10的宽带大驻波比标准样片。

本发明实施例提供了一种基于大驻波比的校准片，参见图4，包括：共面 波导型平衡电桥结构和微带电路型平衡电桥结构；

所述共面波导型平衡电桥结构和所述微带电路型平衡电桥结构内设置中 间岛；

所述中间岛，水平方向，分别通过两个水平薄膜电阻与微波输入输出信号 线连接，垂直方向，分别通过两个垂直薄膜电阻与共面波导地或微带地连接；

通过调整水平薄膜电阻与垂直薄膜电阻的比值r得到大驻波比的校准片。

具体来说，本发明实施例通过调整水平薄膜电阻与垂直薄膜电阻的比值r， 从而得到大驻波比的校准片。

具体实施时，本发明实施例通过设置所述水平薄膜电阻采用蛇形布线，以 使水平薄膜电阻与垂直薄膜电阻的比值r大于4:1；

或者通过设置所述垂直薄膜电阻为预设宽度的多个并联的薄膜电阻，该薄 膜电阻被分割为多段并联的薄膜电阻，以使水平薄膜电阻与垂直薄膜电阻的比 值r小于1:4。

也就是说，本发明实施例通过将水平薄膜电阻进行蛇形布线，从而使得水 平薄膜电阻与垂直薄膜电阻的比值r大于4:1或小于1:4，进而实现了高驻波 比的标准片。

需要说明的是，平衡电桥结构的特点是在两个信号线之间用一个中间岛过 渡，中间岛分别用电阻连接两个信号线和地。中间岛是一块金属布线区，起到 连接水平及垂直电阻臂的作用。这种设计的好处是可以提高设计与工艺实现的 一致性，也即设计结果与工艺实现的符合性基本不受宽度和长度等工艺尺寸伸 缩和电导率的影响。

共面波导结构在信号线两侧有共面的地线，而微带线在信号线两侧没有地 线，在介质的背面镀金属层接地，薄膜电阻通过背孔与背面金属地相连。

具体实施时，本发明实施例所述中间岛为一个金属区域。

具体地，本发明实施例所述中间岛与信号线之间的水平薄膜电阻采用蛇形 布线，具体包括：所述中间岛与信号线之间的水平薄膜电阻为弯曲的折线设置。

水平方向薄膜电阻为：

垂直方向薄膜电阻为：

水平与垂直方向薄膜电阻比值为：

理论分析表明，一般近似条件下，驻波比VSWR与水平垂直薄膜电阻比 值r相关。

由上式及进一步的电磁仿真可知，如果要达到大驻波比，就需要比较大或 者比较小的水平垂直薄膜电阻比值r。举例而言，如果要达到VSWR≥10的大驻 波比，则水平垂直薄膜电阻比值r要达到4:1以上或1:4以下，需要水平电阻 比较长，或者垂直电阻比较宽。下图示意的是共面波导结构，微带线结构时， “地”变为通孔。当水平垂直薄膜电阻比值r达到4:1以上时，版图示意如下：

这种水平电阻比较长，垂直电阻比较短的结构，属于光刻以及芯片制作的 流片工艺所难以满足的“病态结构”。通常芯片制作的流片工厂都对每个单元 的宽高比进行限制，例如，宽高比在1:3以及3:1之内，超过这个宽高比限度 则无法加工或加工难以保证质量。因此这种采用较大的水平垂直薄膜电阻比值 r来实现大驻波比的方案工艺上难以实现。

将水平方向的电阻由直线改成弯曲的折线，称为“蛇形线”，缩短了水平 方向版图尺寸，既满足了水平垂直薄膜电阻比值r达到4:1以上的要求，又满 足了宽高比在1:3以及3:1之内的版图限制要求，使宽带大驻波比VSWR≥10 片上校准单元得以实现。

本发明实施所述的蛇形布线就是将中间岛与信号线之间的水平薄膜电阻 设置为弯曲的折线。

本发明实施例还提供了另一种基于大驻波比的校准片，参见图5，包括： 共面波导型平衡电桥结构和微带电路型平衡电桥结构，所述共面波导型平衡电 桥结构和所述微带电路型平衡电桥结构内设置中间岛；

所述中间岛，水平方向，分别通过两个水平薄膜电阻与信号线连接，垂直 方向，分别通过两个垂直薄膜电阻与背面金属地相连；

所述中间岛与背面金属地之间的垂直薄膜电阻为预设宽度的多个并联的 薄膜电阻，该薄膜电阻被分割为多段并联的薄膜电阻，以使水平薄膜电阻与垂 直薄膜电阻的比值r小于1:4；

也就是说，本发明实施例通过将垂直薄膜电阻设置为多段并联的薄膜电 阻，以使水平薄膜电阻与垂直薄膜电阻的比值r大于4:1或小于1:4，从而实 现高驻波比的标准片。

本发明实施例的所述中间岛为一个金属区域。

宽带大驻波比VSWR≥10的另一种实现方式是垂直电阻比较宽，而这种垂 直电阻比较宽的结构，不但属于光刻以及芯片制作的流片工艺所难以满足的 “病态结构”，而且由于较宽的垂直方向薄膜电阻长度造成寄生电容较大，使 电磁仿真得到的驻波比值偏离设计目标，而且造成较大的带内不平坦，并降低 了平均驻波比。

本发明实施例通过将垂直方向较宽的整块薄膜电阻，分割成若干段并联的 薄膜电阻，每一段宽度适中，中间用空白区域隔开，称为“开槽线”，这个布 线方法可以降低垂直方向薄膜电阻的寄生电容，降低带内不平坦，提高平均驻 波比，且满足宽高比在1:3以及3:1之内的版图流片工艺限制要求。

需要说明的是，本发明实施例所述多个并联的薄膜电阻之间间隔预定宽度 的空隙，以避免造成垂直方向薄膜电阻寄生电容较大的问题。

总体来说，本发明实施例制得的校准片的宽带大驻波比VSWR大于10，该 校准片可用于在片测试系统的校准。要实现封装后器件的微波有源电参数测试 系统的校准。

另外，本发明通过对封装结构的微带电路等部件进行调整实现了对本发明 的校准片的同轴封装。从而解决了目前的同轴驻波比校准片大多是采用失配电 阻制作，实现VSWR≥2所需的失配电阻难以加工，或者尺寸难以准确控制，难 以放入同轴校准片的腔体中等问题。

具体实施时，本发明实施例是将大驻波比校准片，焊接到壳体或微带电路 上，从微带电路的信号线上用金丝键合线与校准片上的信号输入输出焊盘连 接，微带电路另一端，在壳体的外壳上，利用微波绝缘子与同轴接头连接。这 个封装结构完成了从校准片的共面波导焊盘接口到校准片的同轴接口的转换。 具体如图6所示。

本发明实施例又提供了一种对在片测试系统进行校准的方法，该方法应用 上述任意一种标准片对在片测试系统进行校准。

下面将结合图7-13对本发明实施例基于宽带大驻波比校准片与同轴校准 件的系统级现场原位In-situ校准方法进行详细的解释和说明：

本发明实施例在宽带大驻波比标准样片的基础上，提出了一种在片测试系 统的现场原位In-situ校准技术；本发明实施例的一种封装后器件的微波有源 电参数测试系统的现场原位In-situ校准技术，可以完成系统级基波及谐波调 配范围、插入损耗、矢量一致性、谐波串扰、驻波比的校准。以下按照不同校 准参数说明本发明具体内容：

本发明实施例的基波及谐波调配范围，指系统能覆盖的史密斯圆图上驻波 比VSWR的最大调配范围。

本发明实施例提出了一种针对封装后器件的微波有源电参数测试系统的 的基波及谐波调配范围的现场原位In-situ校准技术。具体实现方案是将在片 测试系统或者封装后器件的微波有源电参数测试系统的阻抗调配器的基波、谐 波都设置为技术指标标称的最大反射系数，典型值在0.95～0.99之间；驱动 调配器达到最大反射系数对应的位置，用自动校准软件控制矢量网络分析仪测 量系统的输入端及输出端基波及谐波的驻波比，通过比较技术指标标称值与测 量值的差异完成校准。在整个360°相位范围内选择多个相位点，通过取平均 或取极值来提高校准精度。

本发明实施例的插入损耗，指从矢网同轴接口到管芯或管脚参考面的系统 级插损和驻波。

本发明实施例将系统阻抗调配器的基波、谐波都设置为50欧姆，将探针 连接到标准样片的直通上，或者封装后器件的微波有源电参数测试系统连接到 同轴直通校准件上，用自动校准软件控制矢量网络分析仪测量系统的插入损 耗，通过比较调配器测试结果与在片测试结果完成校准。

本发明实施例的矢量一致性，指定位和阻抗的复现性。

本发明实施例通过将系统阻抗调配器设置为某个VSWR≥2的待校准的大驻 波比值。用自动校准软件控制矢量网络分析仪测量系统的反射系数S11和S22， 并记录为参考值Sref11和Sref22。将阻抗调配器基波及谐波阻抗设置回系统 阻抗，典型为50欧姆。将阻抗调配器阻抗设置回前面设置的待校准的大驻波 比值，用自动校准软件控制矢量网络分析仪测量系统的反射系数S’11和S’ 22。按下式计算矢量一致性：

通过比较测试结果与系统标称值完成校准，通过取平均或取极值来提高校 准精度。

本发明实施例的谐波串扰，指封装后器件的微波有源电参数测试系统，以 及未封装裸芯片的在片测试系统进行谐波负载牵引测试时，谐波阻抗调配对基 波的S参数矢量一致性的影响，或者基波阻抗调配对谐波的S参数矢量一致性 的影响。

本发明实施例通过将阻抗调配器基波阻抗设置为某一待校准的大驻波比 值，谐波阻抗设置为某一大驻波比值。用自动校准软件控制矢量网络分析仪测 量系统的基波反射系数S11和S22，作为参考值Sref11和Sref22。基波设置 不变，谐波阻抗模值设置不变，相位在360°范围内选择多个近似均匀分布的 相位点，用自动校准软件控制矢量网络分析仪测量系统的基波反射系数S’11 和S’22。取S’11和S’22的平均值或极值，按下式计算谐波串扰：

通过比较测试结果与系统标称值完成校准，通过取平均或取极值来提高校 准精度。

本发明实施例的驻波比，指校准封装后器件的微波有源电参数测试系统， 以及未封装裸芯片的在片测试系统测量驻波比的准确性。

本发明实施例先在矢网与探针台直连状况下对校准片的大驻波比校准单 元进行定标，然后用在片测试系统测量大驻波比校准片，或者用封装后器件的 微波有源电参数测试系统测量同轴大驻波比校准件，通过比较定标值与测量值 来完成校准。其中大驻波比校准单元至少VSWR≥5或10，以GaAs、GaN等待测 对象实际情况为参考。

本发明实施例基于GaAs衬底设计制作了大驻波比VSWR≥10，可制得 100MHz～50GHz宽带工作的校准片，在此基础上采用微带线、键合线对上述校 准片进行了封装，设计制作了2.4mm接口的同轴大驻波比校准件。在以上校准 片，以及同轴校准件的基础上，提出了一种封装后器件的微波有源电参数测试 系统，以及未封装裸芯片的在片测试系统的现场原位In-situ校准技术。具体 内容如下：

本发明实施例在“平衡电桥”结构的基础上，通过“蛇形线”、“开槽线” 等创新性手动布线结构，实现了VSWR≥2.5、VSWR≥5及VSWR≥10的宽带大驻 波比标准样片，样片的设计使用了发明内容中所述蛇形线与开槽线。具体如图 7所示。本发明实施例的全部校准单元集合形成了CESI 8190型校准片，具体 如图8所示。校准片流片结束后，采用微波探针台进行在片测试，评价校准片 性能，测试结果如图9-11所示。

在片测试结果表明，CESI 8190型校准片实现了标称值VSWR≥2.5、VSWR ≥5及VSWR≥10的宽带大驻波比共面波导片上校准单元，可用于在片测试系 统，尤其是在片负载牵引测试系统的校准。

对本发明实施例宽带大驻波比校准片封装后形成的2.4mm接口的同轴大驻 波比校准片，该2.4mm接口的同轴大驻波比校准件实测驻波比结果如图12和 13所示。

本发明提出的基于宽带大驻波比校准片的在片测试系统的现场原位 In-situ校准技术校准效果如下。基于同轴宽带大驻波比校准件的封装后器件 微波有源电参数测试系统的现场原位In-situ校准技术校准结果与此类似。

本发明提出的基于宽带大驻波比校准片的在片测试系统的现场原位 In-situ校准技术的验证系统构成如表1所示：

表1验证系统构成表

本发明实施例的具体实施步骤如下：

将阻抗调配器的基波、谐波都设置为50欧姆，将探针连接到Cascade 101-190标准样片的直通上，选用同轴校准的校准结果，分别用WinCal和ATS 控制矢量网络分析仪测量系统的插入损耗。

WinCal的插损测量结果：作为测量值

ATS的插损测量结果：作为标称值。

将阻抗调配器的基波、谐波都设置为50欧姆，将探针连接到Cascade 101-190标准样片的直通上，选用在片校准的校准结果。

源端调配器设置为50欧姆，负载端调配器设置为最大反射系数，相位分 别设置成0°、90°、180°、-90°，用WinCal测试S11模值，记录驻波比 VSWR。取4次测量结果平均值。

在片谐波负载牵引校准装置测量结果：作为测量值

调配器技术指标：作为标称值

将探针连接到Cascade 101-190标准样片的直通上，负载端调配器阻抗设 置为50欧姆，源端调配器设置为驻波比校准单元S22的共轭，用WinCal测试 S22，第一次结果作为参考值Sref22，然后源端运动到50欧姆处，然后再运动 到这个设置值，并再次测试S22，连续4个来回，计算4次的平均值作为S’ 22：

源端测试方法类似。

在片谐波负载牵引校准装置测量结果：作为测量值，注意记录S0参考值 与S’11测量值时要记录“实部/虚部”或“模值/相角”矢量值。

调配器技术指标：作为标称值

将探针连接到Cascade 101-190标准样片的直通上，源端调配器阻抗设置 为50欧姆，负载端调配器基波设置为驻波比校准单元VSWR10对应频率S11的 共轭，谐波反射系数设置为1，谐波相位分别设置成0°、90°、180°、-90°， 用WinCal测试基波频点的S11。以谐波相位为0°时基波S11测试结果为参考 值Sref11，取90°、180°、-90°测得结果，取平均值作为S’11，计算负载 端谐波串扰：

在片谐波负载牵引校准装置测量结果：作为测量值；调配器技术指标：作 为标称值；宽带大驻波比标准样片，参数：驻波比(VSWR)。

将阻抗调配器的基波、谐波都设置为50欧姆，将探针连接到CESI 8190 标准样片的驻波比单元上，选用在片校准的校准结果，用WinCal控制矢量网 络分析仪测量驻波比单元的驻波比。系统接入tuner时的测量结果：作为测量 值；系统未接入tuner时的测量结果：作为标准值。校准结果如下表2-表7 所示，作为本发明的系统级校准技术的实施效果：

表2本发明实施例的插入损耗表

表3本发明实施例的谐波调配范围

表4本发明实施例的谐波矢量一致性

表6本发明实施例的驻波比(VSWR)，设计值5

表7本发明实施例的驻波比(VSWR)，设计值10

尽管为示例目的，已经公开了本发明的优选实施例，本领域的技术人员将 意识到各种改进、增加和取代也是可能的，因此，本发明的范围应当不限于上 述实施例。

Claims (10)

1.一种大驻波比的校准片，其特征在于，包括：共面波导型平衡电桥结构和微带电路型平衡电桥结构；

所述共面波导型平衡电桥结构和所述微带电路型平衡电桥结构内均设置中间岛；

所述中间岛，水平方向，分别通过两个水平薄膜电阻与微波输入输出信号线连接，垂直方向，分别通过两个垂直薄膜电阻与共面波导地或微带地连接；

通过调整水平薄膜电阻与垂直薄膜电阻的比值r得到大驻波比的校准片。

2.根据权利要求1所述的校准片，其特征在于，

所述水平薄膜电阻采用蛇形布线，以使水平薄膜电阻与垂直薄膜电阻的比值r大于4:1；

和/或，

所述垂直薄膜电阻为预设宽度的多个并联的薄膜电阻，该薄膜电阻被分割为多段并联的薄膜电阻，以使水平薄膜电阻与垂直薄膜电阻的比值r小于1:4。

3.根据权利要求1所述的校准片，其特征在于，

所述中间岛为一个金属区域。

4.根据权利要求2所述的校准片，其特征在于，所述水平薄膜电阻采用蛇形布线，具体包括：

所述中间岛与信号线之间的水平薄膜电阻为弯曲的折线设置。

5.根据权利要求2所述的校准片，其特征在于，

所述多个并联的薄膜电阻之间间隔预定宽度的空隙。

6.根据权利要求1或2所述的校准片，其特征在于，还包括：

对所述标准片进行同轴封装。

7.根据权利要求6所述的校准片，其特征在于，所述对所述标准片进行同轴封装，具体包括：

将标准样片焊接到微带电路上，经微带电路进行阻抗匹配后连接封装腔体的同轴接头。

8.一种对固态微波器件测试系统进行校准方法，其特征在于，所述方法应用权利要求1-7中任意一项所述的标准片对固态微波器件测试系统进行校准；

所述固态微波器件测试系统包括对裸芯片的片测试系统，以及针对封装后器件的同轴或波导测试系统。

9.根据权利要求8所述的方法，其特征在于，

所述校准方法包括对所述固态微波器件测试系统进行基波及谐波调配范围校准方法、插入损耗校准方法、矢量一致性校准方法、谐波串扰校准方法和驻波比测试校准方法。

10.根据权利要求9所述的方法，其特征在于，

所述基波及谐波调配范围校准方法包括：将阻抗调配器的基波、谐波都设置为最大反射系数状态；

所述插入损耗校准方法，通过在比较系统中插入阻抗调配器，以及未插入阻抗调配器，对校准片的测量结果进行校准；

所述矢量一致性校准方法，将系统中的阻抗调配器设置为VSWR≥4的大驻波比状态下进行校准；

所述谐波串扰校准方法，在系统中的阻抗调配器基波和谐波均设置为VSWR≥4的大驻波比状态，通过扫描谐波相位进行校准；

所述驻波比校准方法，通过比较插入阻抗调配器，以及未插入阻抗调配器，大驻波比校准片或大驻波比同轴校准件的测量结果进行校准。