JPS6348997Y2 - - Google Patents

Info

Publication number
JPS6348997Y2
JPS6348997Y2 JP19627883U JP19627883U JPS6348997Y2 JP S6348997 Y2 JPS6348997 Y2 JP S6348997Y2 JP 19627883 U JP19627883 U JP 19627883U JP 19627883 U JP19627883 U JP 19627883U JP S6348997 Y2 JPS6348997 Y2 JP S6348997Y2
Authority
JP
Japan
Prior art keywords
phase
output
frequency
bandpass filter
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19627883U
Other languages
Japanese (ja)
Other versions
JPS60103949U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP19627883U priority Critical patent/JPS60103949U/en
Publication of JPS60103949U publication Critical patent/JPS60103949U/en
Application granted granted Critical
Publication of JPS6348997Y2 publication Critical patent/JPS6348997Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は位相同期ループ(PLLともいう)を
利用した周波数シンセサイザに関するものであ
る。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a frequency synthesizer using a phase-locked loop (also referred to as PLL).

〔従来技術〕[Prior art]

従来より無線機に用いられている周波数シンセ
サイザの一例を第1図に示す。同図において、1
は2つの入力信号の位相差を検出する位相比較器
であり、位相比較器1は基準の入力信号fiと分周
器6から帰還される分周出力との位相を比較し、
位相差に比例した電圧を発生する。その出力は低
域フイルタ2で高調波を除去したのち電圧制御発
振器3に入力され、この発振器3は入力電圧によ
つて定まる周波数の信号を発生する。そして、電
圧制御発振器3の出力の一部はミクサ4で可変発
振器(図示せず)からの局発信号Lと混合され、
中間周波数IFに変換される。このミクサ4の混
合出力は、前記中間周波数IFに同調された特性
を持つ帯域通過フイルタ5を経て不要信号を除去
したのち、分周器6で分周されるとともに、その
分周出力IF/N(Nは分周数)が帰還信号として
位相比較器1に入力されることにより、位相同期
ループが構成されている。
An example of a frequency synthesizer conventionally used in radio equipment is shown in FIG. In the same figure, 1
is a phase comparator that detects the phase difference between two input signals, and the phase comparator 1 compares the phase of the reference input signal fi and the divided output fed back from the frequency divider 6,
Generates a voltage proportional to the phase difference. The output is inputted to a voltage controlled oscillator 3 after removing harmonics by a low-pass filter 2, and this oscillator 3 generates a signal with a frequency determined by the input voltage. Then, a part of the output of the voltage controlled oscillator 3 is mixed with a local oscillator signal L from a variable oscillator (not shown) in a mixer 4.
Converted to intermediate frequency IF . The mixed output of the mixer 4 passes through a bandpass filter 5 having characteristics tuned to the intermediate frequency IF to remove unnecessary signals, and then is frequency-divided by a frequency divider 6, and its frequency divided output IF /N (N is a frequency division number) is input to the phase comparator 1 as a feedback signal, thereby forming a phase locked loop.

このように構成された周波数シンセサイザは、
電圧制御発振器3の出力をミクサ4で周波数変換
し、帯域通過フイルタ5を通して分周器6で分周
することにより、電圧制御発振器3の出力周波数
TとしてはL+N・iが得られるため、分周器6
の分周数Nを一定とすれば、局発信号としてのロ
ーカル周波数Lを可変することによつて任意の出
力周波数Tを取り出すことができる。しかしなが
ら、かかる従来のものでは、例えばチヤネル切替
のためにローカル周波数Lを切替えて周波数を切
替える際に、その周波数の切替え幅が大きいと、
帯域通過フイルタ5の特性の選択度が固定されて
いるため、それを通過する信号が大きく減衰して
分周器6を駆動できなくなり、その結果、同期が
取れなくなるという欠点があつた。
A frequency synthesizer configured in this way is
The output frequency of the voltage controlled oscillator 3 is changed by converting the frequency of the output of the voltage controlled oscillator 3 with a mixer 4, passing it through a bandpass filter 5, and dividing the frequency with a frequency divider 6.
Since L + N・i is obtained as T , the frequency divider 6
If the frequency division number N is constant, any output frequency T can be obtained by varying the local frequency L as the local oscillator signal. However, in such conventional devices, when switching the frequency by switching the local frequency L for channel switching, for example, if the switching width of the frequency is large,
Since the selectivity of the characteristics of the bandpass filter 5 is fixed, the signal passing through it is greatly attenuated, making it impossible to drive the frequency divider 6, resulting in a disadvantage that synchronization cannot be achieved.

〔考案の目的および構成〕[Purpose and structure of the invention]

本考案はこのような欠点を除去するためになさ
れたもので、その目的はチヤネル切替えなどで周
波数を切替える際に位相同期ループが非同期とな
るのを防止した周波数シンセサイザを提供するこ
とにある。
The present invention was devised to eliminate these drawbacks, and its purpose is to provide a frequency synthesizer that prevents the phase-locked loop from becoming out of synchronization when switching frequencies due to channel switching or the like.

このような目的を達成するために、本考案は、
位相比較器の出力を低減フイルタを通して電圧制
御発振器に入力とし、この電圧制御発振器の出力
をミクサで局発信号と混合してその混合出力を帯
域通過フイルタを通して分周器に入力するととも
に、その分周出力を前記位相比較器に帰還して位
相同期ループを構成し、前記電圧制御発振器より
前記位相比較器に入力される基準の入力信号に同
期した出力周波数を発生する周波数シンセサイザ
において、前記帯域通過フイルタとして選択度を
切替え可能な特性を持つ帯域通過フイルタを用
い、かつ前記位相比較器の基準の入力信号と前記
分周器の分周出力を入力としそれら位相差に基づ
き位相同期ループの同期状態を検出する位相同期
検出回路を設け、この位相同期検出回路の出力に
より前記帯域通過フイルタの選択度を位相同期ル
ープの同期状態に応じて切替えるようにしたもの
である。以下、本考案の実施例を図面に基いて説
明する。
In order to achieve this purpose, the present invention
The output of the phase comparator is input to a voltage controlled oscillator through a reduction filter, the output of this voltage controlled oscillator is mixed with the local oscillator signal by a mixer, the mixed output is input to a frequency divider through a band pass filter, and the In the frequency synthesizer, the frequency synthesizer feedbacks a frequency output to the phase comparator to form a phase-locked loop and generates an output frequency synchronized with a reference input signal input from the voltage controlled oscillator to the phase comparator. A bandpass filter having selectivity switchable characteristics is used as a filter, and the reference input signal of the phase comparator and the divided output of the frequency divider are input, and the synchronization state of the phase locked loop is determined based on the phase difference between them. A phase synchronization detection circuit is provided for detecting the phase synchronization detection circuit, and the selectivity of the bandpass filter is switched according to the synchronization state of the phase synchronization loop based on the output of the phase synchronization detection circuit. Embodiments of the present invention will be described below with reference to the drawings.

〔実施例〕〔Example〕

第2図は本考案の一実施例による周波数シンセ
サイザのブロツク図であり、同図において第1図
と同一または相当部分は同一符号を付してその説
明は省略する。第1図との異なる点は、位相同期
ループの帰還系に挿入するミクサ4の混合出力に
含まれる不要信号を除去する帯域通過フイルタと
して、コイル11と、コンデンサ12および抵抗
13とスイツチ素子14との直列回路からなる並
列回路によつて構成される選択度を切替え可能な
特性を持つ帯域通過フイルタ10を用いる。そし
て、位相比較器1に入力される基準の入力信号と
分周器6の分周出力を入力としそれら位相差に基
づき位相同期ループの同期状態を検出する位相同
期検出回路15を設け、この位相同期検出回路1
5の出力によつて前記スイツチ素子14をオン、
オフ制御することにより、帯域通過フイルタ10
の選択度を切替えるように構成したことである。
FIG. 2 is a block diagram of a frequency synthesizer according to an embodiment of the present invention. In the figure, the same or corresponding parts as those in FIG. The difference from FIG. 1 is that a coil 11, a capacitor 12, a resistor 13, and a switch element 14 are used as a bandpass filter to remove unnecessary signals included in the mixed output of the mixer 4 inserted into the feedback system of the phase-locked loop. A bandpass filter 10 is used, which has a characteristic that the selectivity can be switched and is configured by a parallel circuit consisting of a series circuit. A phase synchronization detection circuit 15 is provided which inputs the reference input signal input to the phase comparator 1 and the divided output of the frequency divider 6 and detects the synchronization state of the phase locked loop based on the phase difference between them. Synchronization detection circuit 1
The switch element 14 is turned on by the output of 5;
By controlling off, the bandpass filter 10
The configuration is such that the selectivity of .

このように、位相同期検出回路15の出力によ
り帯域通過フイルタ10のスイツチ素子14をオ
ン、オフ制御することにより、周波数切替えなど
で位相同期ループが非同期のときは前記スイツチ
素子14をオン(閉)にすれば、コイル11、コ
ンデンサ12、抵抗13およびスイツチ素子14
によつて構成される帯域通過フイルタ10の選択
度が下がるため、その通過帯域が等価的に広くな
る。そのため、周波数切替え幅が大きくても、こ
の帯域通過フイルタ10を通過するミクサ4の混
合出力で確実に分周器6を駆動することができ
る。また、位相同期ループが同期しているときは
スイツチ素子14をオフ(開)にすれば、コイル
11とコンデンサ12によつて構成される帯域通
過フイルタ10の選択度が相対的に大きくなるの
で、従来と同様に不要信号を除去することができ
るとともに、出力側にスプリアスが現われること
もなくなる。
In this way, by controlling the switch element 14 of the bandpass filter 10 on and off using the output of the phase lock detection circuit 15, the switch element 14 is turned on (closed) when the phase lock loop is asynchronous due to frequency switching, etc. , the coil 11, capacitor 12, resistor 13 and switch element 14
Since the selectivity of the bandpass filter 10 configured by is lowered, its passband is equivalently widened. Therefore, even if the frequency switching width is large, the frequency divider 6 can be reliably driven by the mixed output of the mixer 4 that passes through the bandpass filter 10. Furthermore, if the switch element 14 is turned off (open) when the phase-locked loop is synchronized, the selectivity of the bandpass filter 10 composed of the coil 11 and the capacitor 12 becomes relatively large. As with the conventional method, unnecessary signals can be removed, and spurious signals will not appear on the output side.

なお、上記帯域通過フイルタ10としてはコイ
ル11、コンデンサ12、抵抗13およびスイツ
チ素子14から構成されるものに限らず、任意の
回路素子を組合わせて選択度を切替える構成のも
のを用いることもできる。
Note that the above bandpass filter 10 is not limited to one consisting of a coil 11, a capacitor 12, a resistor 13, and a switch element 14, but may also be configured to switch the selectivity by combining arbitrary circuit elements. .

〔考案の効果〕[Effect of idea]

以上説明したように、本考案によれば、位相同
期ループの同期状態を検出する回路を設け、位相
同期ループが周波数切替えなどで非同期になつて
いる間に帯域通過フイルタの選択度を下げるよう
にしたので、周波数切替え幅が大きくても確実に
分周器を駆動することが可能になり、したがつ
て、広帯域の周波数シンセサイザが得られる効果
がある。
As explained above, according to the present invention, a circuit is provided to detect the synchronization state of the phase-locked loop, and the selectivity of the bandpass filter is reduced while the phase-locked loop becomes asynchronous due to frequency switching or the like. Therefore, even if the frequency switching width is large, the frequency divider can be reliably driven, and a wideband frequency synthesizer can therefore be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例による周波数シンセサイザのブ
ロツク図、第2図は本考案の一実施例による周波
数シンセサイザのブロツク図である。 1……位相比較器、2……低域フイルタ、3…
…電圧制御発振器、4……ミクサ、6……分周
器、10……帯域通過フイルタ、15……位相同
期検出回路。
FIG. 1 is a block diagram of a conventional frequency synthesizer, and FIG. 2 is a block diagram of a frequency synthesizer according to an embodiment of the present invention. 1... Phase comparator, 2... Low pass filter, 3...
... Voltage controlled oscillator, 4... Mixer, 6... Frequency divider, 10... Band pass filter, 15... Phase synchronization detection circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 位相比較器の出力を低域フイルタを通して電圧
制御発振器に入力し、この電圧制御発振器の出力
をミクサで局発信号と混合してその混合出力を帯
域通過フイルタを通して分周器に入力するととも
に、その分周出力を前記位相比較器に帰還して位
相同期ループを構成することにより、前記電圧制
御発振器より前記位相比較器に入力される基準の
入力信号に同期した周波数の出力を発生する周波
数シンセサイザにおいて、前記帯域通過フイルタ
として選択度を切替え可能な特性を持つ帯域通過
フイルタを用い、かつ前記位相比較器の基準の入
力信号と前記分周器の分周出力を入力としそれら
位相差に基づき位相同期ループの同期状態を検出
する位相同期検出回路を設け、この位相同期検出
回路の出力により前記帯域通過フイルタの選択度
を位相同期ループの同期状態に応じて切替えるよ
うにしたことを特徴とする周波数シンセサイザ。
The output of the phase comparator is input to a voltage controlled oscillator through a low-pass filter, the output of this voltage controlled oscillator is mixed with a local oscillator signal by a mixer, and the mixed output is input to a frequency divider through a band pass filter. In a frequency synthesizer that generates an output at a frequency synchronized with a reference input signal input from the voltage controlled oscillator to the phase comparator by feeding back the divided output to the phase comparator to form a phase locked loop. , a bandpass filter having a selectivity switchable characteristic is used as the bandpass filter, and the reference input signal of the phase comparator and the divided output of the frequency divider are input, and phase synchronization is performed based on the phase difference between them. A frequency synthesizer comprising: a phase synchronization detection circuit for detecting a synchronization state of the loop; and an output of the phase synchronization detection circuit to switch the selectivity of the bandpass filter according to the synchronization state of the phase synchronization loop. .
JP19627883U 1983-12-22 1983-12-22 frequency synthesizer Granted JPS60103949U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19627883U JPS60103949U (en) 1983-12-22 1983-12-22 frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19627883U JPS60103949U (en) 1983-12-22 1983-12-22 frequency synthesizer

Publications (2)

Publication Number Publication Date
JPS60103949U JPS60103949U (en) 1985-07-16
JPS6348997Y2 true JPS6348997Y2 (en) 1988-12-16

Family

ID=30421198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19627883U Granted JPS60103949U (en) 1983-12-22 1983-12-22 frequency synthesizer

Country Status (1)

Country Link
JP (1) JPS60103949U (en)

Also Published As

Publication number Publication date
JPS60103949U (en) 1985-07-16

Similar Documents

Publication Publication Date Title
DE4498749C2 (en) Phase synchronization circuit and corresponding method for a phase-locked circuit
JP3001735B2 (en) Phase locked loop frequency synthesizer
US5315623A (en) Dual mode phase-locked loop
JPS6348997Y2 (en)
JPS61265923A (en) Electronic circuit apparatus for promoting channelization offrequency synthesizer
JPS5931043Y2 (en) Frequency divider circuit
JPH02111123A (en) Synchronizing circuit of variable frequency oscillator
JPS6187427A (en) Phase locked loop circuit
JPS5846586Y2 (en) Circuit with phase locked loop
EP0409127A2 (en) Phase-locked loop type frequency synthesizer having improved loop response
JPH0379888B2 (en)
JPS6298806A (en) Fm modulator
JPH0528829Y2 (en)
JPS61216529A (en) Inductive radio frequency synthesizer device
JPH03190428A (en) Phase synchronizing circuit
JPS5936428A (en) Phase locked device
JPS61163719A (en) Frequency synthesizing system
JPS6336688B2 (en)
JPH0314826Y2 (en)
JPH01154626A (en) Phase locked oscillation circuit
JPS622726B2 (en)
JPH07154252A (en) Phase locked loop circuit
JPH0638116A (en) Phase locked loop circuit
JPS6135601A (en) Modulator
DE2604640B1 (en) Simple radio transceiver with high AM suppression - uses phase locked loop to control second IF mixers VCO