JPS6346871A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、原稿像に対応させて、読取った画像データを
処理、変換する画像処理装置に関する。

［従来の技術］ 原稿像に対応させて、読取った画像を処理、変換する従
来の画像読取装置は、マイクロコンピュータを有し、こ
のマイクロコンピュータ−が上記処理、変換を行なう、
ところが、マイクロコンピュータ−の処理スピードには
限界があるので、各画素に対応してリアルタイムで編集
処理した情報を出力することが不可能である。したがっ
て、従来装置は、主走査１ライン分または主走査の複数
ライン分の処理情報を一括してハードウェアにプリセッ
トし、各画素に対応した処理をハードウェアで行ってい
る。

この場合、上記従来装置は、各編集処理における変化点
のアドレスを記憶し、その変化点のアドレスと主走査の
アドレスとを比較器によって常に比較し、この比較の結
果が一致したときに、所望の編集処理を実行するように
している。

しかし、上記従来装置において、主走査−回における変
化点が増えると、その変化点の増加分だけ、上記比較器
が増えるという問題がある。

たとえば、主走査−回（ｓ　ｏ　ｏ　ｏ画素）について
８種類の処理を行ない、その１種類の処理において１０
個の変化点を持つ場合、８Ｘ１０＝８０個のコンパレー
タとレジスタ（１３ビツト）とが必要になり、ハードウ
ェア回路が急激に増大するという問題がある。

第４図は、従来装置の外観図である。

この装置は、原稿台１０１と、原稿押え１０２と、画像
読取用ＣＣＤ　ｌ　０３と、原稿照射用蛍光灯１０４と
、ミラー１０５．１０６．１０７と、結像用レンズとを
有する。蛍光灯１０４とミラー１０５とが原稿をＹ方向
に走査し、原稿像を順次、ＣＣＤ１０３に結像する。

第５図は、上記従来装置における全体の回路構成を示す
ブロック図である。

ＣＣＤ１０３（たとえば東芝１ＴｃＤ１０６Ｃ１５００
０画素）は、原稿からの光を受け、アナログ信号を出力
し、８ビー７トＡ／Ｄコンバータ２０１がデジタル信号
に変換し、このデジタル信号がシェーディング補正回路
２０２によって補正される。

シェーディング補正回路２０２は、原ｖ：４（ｒｌｌ領
領域外光学系を持って行き、そこに取付けられた白色板
を照射したときの１主走査分のデータをメモリに蓄積し
、このメモリデータに基づいて、実際の画像データに補
正を加える。シェーディング補正されたデータが現像認
識部２０４、エデイティング回路部２０３に送られる。

この他に、バッファ２０５、主走査アドレス発生回路、
ＣＣＤ駆動２０６、バッファ制御回路２０７、ＣＰＵ回
路部２０８、操作！２０９．画像記録部２１０が設けら
れている。

第６図は、原８２読取装置の原稿台１０１上に原稿が置
かれている状態を示す図である。

原稿台１０１の基準座標ＳＰから主走査方向をＸとし、
副走査方向をＹとした場合、光学系を前走査することに
よって、点Ｐｉ　（Ｘｉ　、Ｙｌ）。

点Ｐ２　（Ｘ２　、　Ｙ２）　、点Ｐ３　（Ｘ３　、　
Ｙ３）、点Ｐ４　（Ｘ４　、Ｙ４）を検出する。原稿が
置かれている領域以外の領域の画像データが必ず黒デー
タになるように、原稿カバー１１０が鏡面処理されてい
る。ガラス面全域を前走査するように、主走査、副走査
を行なう。

第７図は、従来の画像認識部２０４の詳細を示す回路図
である。

主走査カウンタ３５１は、ダウン力ウタであり、主走査
１ライン中における走査位置を示す、このカウンタ３５
１は、水工同期信号ＨＳＹＮＣによって主走査方向（Ｘ
方向）の最大値にセットされ、画像データクロックＣＬ
Ｋが入力されるたびに、カウントダウンする。

副走査カウンタ３５２は、アップカウンタであり、ＶＳ
ＹＮＣ（画像先端信号）の立ち上がりで「０」にリセッ
トされ、Ｈ５ＹＮＣ信号によってカウントアツプし、副
走査方向における走査位置を表す。

走査時において１図示しないコンパレータによって二値
化された画像データＶＩＤＥＯは、シフトレジスタ３０
１に８ビット単位で送られる。なお、毎走査時に、ＣＰ
Ｕ２０８は、予め定められた固定スライスレベルを上記
コンパレータに供給する。

８ビツト入力が完了した時点で、ゲート回路３０２は、
シフトレジスタ３０１の８ビツトデータの全てが白画像
（０レベル）であるか否かのチエツクを行ない、全て白
画像ならば、ゲート３０２が「１」を出力する。。

原稿の前走査開始後、最初の８ビツト白が現れたときに
、フリップフロップ３０４がセットされる。フリップフ
ロップ３０４は、ＶＳＹＮＣ（往動開始時に出力される
画像先端信号）によって、予めリセットされている。以
後、次のＶＳＹＮＣが来るまでセット状態を維持する。

主走査カウンタ３５１は、コンパレータからの画像デー
タの画素出力に同期したクロックによって、ダウンカウ
ントするものであり、フリップフロップ３０４がセット
した時点でラッチ３０５に、その時の主走査カウンタ３
５１の値がロードされる。この値がｘｌの座標値である
。

また、副走査カウンタ３５２は、１ライン毎の走査に同
期した信号をアップカウントするもので、フリップフロ
ップ３０４がセットしたときの副走査カウンタ３５２の
値（ライン数）がラッチ３０６にロードされる。この値
がＹｌの座標値である。したがって、点Ｐｉ（ＸＩ、Ｙ
ｌ）が求められる。

また、ゲート３０２が「１」を出力する度に、主走査カ
ウンタ３５１からの値をラッチ３０７がロードする。最
初の８ビツトの白が現れたときにおける主走査カウタ３
５１からの値がラッチ３０７にロードされると、この値
とラッチ３１０（これはＶＳＹＮＣ時点でＸ方向の最大
値にされている）のデータとが、コンパレータ３０９に
よって比較される。もし、ラッチ３０７のデータが小さ
いならば、ラッチ３０７のデータがラッチ３１０にロー
ドされる。また、このときに、副走査カウンタ３５２の
値がラッチ３１１にロードされる。この動作は１次の８
ビー／　）がシフトレジスタ３０１に入るまで終了する
。

このように、ラッチ３０７とラッチ３１０とのデータ比
較を全画像領域について行なうと、ラッチ３１０には原
稿領域Ｘ方向の最小値が残り、このときのＹ方向の座標
がラッチ３１１に残る。すなわち、主走査カウンタ３５
１はダウンカウンタなので、Ｘ方向の最小値に対応する
座標は、主走査方向でＳＰから一番近い座標を表す、こ
の座標が、点Ｐ２　（Ｘ２　、Ｙ２）−ｃある。

フリ、プフロップ３１２は、主走査ライン毎に、最初に
８ビツト白が現れたときにセットするブリップフロップ
であり、水平同期信号）ＩＳＹＮＣによってリセットさ
れ、最初の８ビツト白でセットし、次のＨＳＹＮＣまで
保持する。このフリップフロー２ブ３１２がセットする
ときに、■ライン中で最初に現れた白信号の位置に相当
する主走査カウンタ３５１の値を、ラッチ３１３にセッ
トする。そして、ラッチ３１３の値とラッチ３１５の値
とを、コンパレータ３１６が比較する。ラッチ３１５に
は、ＶＳＹＮＣが発生したときにＸ方向の最小値、すな
わち「０」がプリセットされている。

もし、ラッチ３１５のデータがラッチ３１３のデータよ
りも小さいかまたは等しいならば、コンパレータ３１６
の出力信号がアクティブになり、ラッチ３１３のデータ
がラッチ３１５にロードされる。この動作は、ＨＳＹＮ
Ｃ−ＨＳＹＮＣ間で行われる。

以上の比較動作を全画像領域について行なうと、ラッチ
３１５には原稿座標のＸ方向の最大値、すなわち、主走
査方向で走査開始点から一番遠い点からの白信号のＸ座
標が残る。これが、ｘ３である。また、コンパレータ３
１６が出力するときに、副走査カウンタ３５２からの値
がラッチ３１８にロードされる。これがＹ３になり、点
Ｐ３　（Ｘ３　、Ｙ３）　が得うレル。

ラッチ３１９と３２０とは、全画像領域において８ビツ
ト白が現れる度に、そのときの主走査カウンタ３５１の
値と副走査カウンタ３５２の値とがロードされる。した
がって、原稿の前走査完了時に、最後に８ビツト白が現
れたときのカウント値がカウンタ３５１．３５２に残る
。これが、点Ｐ４　（Ｘ４．Ｙ４）　である。

上記８つのラッチ３０８．３１１．３２０．３１８．３
０５．３１０．３１５．３１９のデータラインは、ＣＰ
Ｏ２０Ｂのバスに接続され、ＣＰＵ２０８は前走査にお
ける往動終了時にこのデータを読込む。

このようにして、コンパレータとレジスタ（１３ビツト
）とが必要になり、また、主走査−回における変化点が
増えると、その変化点の増加分だけ、上記コンパレータ
が増え、したがって、従来袋δは、ハードウェア回路が
急激に増大するという問題がある。

［発明の目的］ 本発明は、上記従来装近の問題点に着目してなされたも
ので、読み取った画像を原稿像に対応して編集処理、変
換する画像読取装置において、ハードウェア回路の増大
を防ぐことができる画像処理装置を提供することを目的
するものである。

［発明の実施例］ 第１図、第２図は、本発明の一実施例を示すエデイティ
ング回路部を示す回路図である。

第４図に示す外観図、第５図に示すブロック図、第６図
に示す図は、本発明の一実施例を示すものでもある。つ
まり、上記実施例は、基本的には第５図に示した回路と
同じであるが、エデイティング回路部２０３、バッファ
２０５、バッファ制御回路２０７のそれぞれの内容が従
来例と異なる。

編集メモリ４０１，４０２は、画像編集データ（すなわ
ち、画像処理を行なう情報）を蓄積するＲＡＭである。

ＭＳＥＬ　（メモリセレクト信号）を「Ｈ」レベルにす
ると、セレクタ４０３．４０５がＡ側に選択され、編集
メモリ４０１は、ＣＣＤアドレス（主走査アドレス）に
よって制御される。このときに、セレクタ４０４，４０
６は、Ｂ側が選択され、編集メモリ４０２はマイコンア
ドレスによって制御される。この状態で、編集メモリ４
０２は、マイコンのアドレスバスとデータバスとに接続
され、マイコンが自由にリード、ライトすることができ
る。

ところで、編集メモリ４０１．４０２がＣＣＤアドレス
に接続されると、編集メモリ４０１．４０２のアドレス
とＣＯＤの画素番地とが対応する。つまり、メモリアド
レス１番地には、ＣＯＤの１番目の画素が対応し、ｎ番
地にはｎ番目の画素が対応し、全部で５０００画素のＣ
ＯＤを使う編集メモリとして、８にバイト（８にビット
Ｘ８）を使用している。したがって、ｍ番目の画素を加
工する加工データは画像メモリのｍ番地に書込まれるよ
うにする。

また、編集メモリ４０１，４０２は、８ビツト構成とな
っており、上記実施例において、ビット０は「画像禁止
」、ビット１は「画像禁止領域が黒」、ビット２は「ネ
ガ」、ビット３は「思出力」、ピッｌ−４、５は「γ補
正レベル」、ビット６は「写真領域」、ビット７はｒＡ
Ｅ領域」をそれぞれ示す画像編集データが格納される。

さらに、編集メモリ４０１．４０２というようにメモリ
が２系統存在するのは、１ライン毎にＭＳＬ（メモリセ
レクト信号）を、ｒＨＪ、ｒＬＪにして、マイコンアク
セスのＲＡＭとＣＯＤアドレスアクセスのＲＡＭとを切
換えるようにするためである。つまり、マイコンアクセ
スにしておき、次の情報を一方のメモリに書込んでいる
ときに、既に書込まれた他方のメモリを、ＣＯＤ画像編
集用として使用している。

画像編集データを新しいデータに切換えるには、ＭＳＥ
Ｌを切換えることによって、ＣＯＤアドレスアクセスの
メモリを、マイコンが書換えたメモリに切換えればよい
。すなわち、最大１ライン毎に編集データを変更できる
０画像編集データ今変更しない場合、つまりＭＳＥＬを
変化させない場合、常に同じ画像編集データが使用され
る。

次に、画像編集データについて説明する。

シェーディング補正された画像データは、第２図に示す
トリミングブロック４１０に送られる。

この実施例の画像データにおいて、ｒＦＦＪは黒を表し
、「００」は白を表し、数字が大きいほど黒に近くなる
。

また、ａ’Ｇ２図に示すビットＯ〜６は、第１図に示す
セレクタ４０５または４０６から送られまたは向う信号
であり２画像編集データである。

トリミングブロック４１０には、ＡＮＤ回路４５０．４
５１とＯＲ回路４５２とインバータ４５３とで構成され
る組が、８組設けられ、他の７組を省略して示しである
。編集メモリ４０１または４０２から送られた画像編集
メモリのビット０が「１」のときに、ゲー）４５０によ
って画像信号が禁止され、上記編集メモリのビット１の
情報が画像データとして出力される。このために、ビッ
ト０によって画像データを禁止した領域について、ビッ
ト１を指定することによって、黒または白の出力として
選択できる。

回路ブロック４１１は、ＯＲゲート４５４を８個有しく
その７個を省略して示しである）、ビット３によって、
画像信号を強制的に黒にすることができる。

回路ブロック４１２は、ＥＸ−ＯＲゲート４５５を８個
有しくその７個を省略して示しである）、ビット２をｒ
ＨＪにすると１画像信号が反転され、ネガ画像になる。

γ変換ＲＯＭ４１３（たとえばＭＢ７１）は、そのアド
レス０〜７に画像データを受け、γ変換信号を出力する
。この場合は、ビット４，５によって、４種類のγ変換
信号から１つを選択することができる。

ビット６は、画像データの１本としてバーｌファメそり
に送られる。

図示しないビット７は、原稿のＡＥを行なう領域を示す
信号として使用し、ビット７がｒＨＪの場合のみ、ＡＥ
サンプルの情報とするためのゲート信号として使用する
。

第３図は、第５図を上記実施例とした場合、その第５図
におけるバッファ２０５とバッファ制御回路２０７の詳
細を示す図である。

バッファ２０５は、画像の拡大、縮小、移動を行なった
り、ＣＯＤ読取りクロー７り （各（：ＣＤＣＬＫ）に同期した画像データを、プリン
タ同期クロック（ＰＣＬＫ）に同期した画像データに変
換するものである。

画像メモリ５０６．５０６は、ダブルバッファメモリ構
成になっており、それぞれ１ライン分の画像となってい
る。つまり、８にピッ）Ｘ９構成のメモリを使用してい
る。

次に、画像メモリ５０６に書込む場合を例にとって説明
する。

まず、アドレスセレクタ５０４がＡを選択すると、ライ
トアドレスカウンタ５０２のアドレスを画像メモリ５０
６が入力し、画像データ２２０がメモリに書込まれる。

同時に、メモリ５０７のアドレスセレクタ５０５がリー
ドアドレスカウンタ５０３を選択し、セレクタ５０９に
よって、メモリ５０７の出力が選択され、画像データと
して取り出される。そして、次のラインのときは、水平
同期信号（ＨＳ　Ｙ　Ｎ　Ｃ）によって、リードとライ
トとの切換えが行なわれ、上記の逆の動作を行なう。

ざらに、ライト動作のとき、ＤＭＲ（／＜イナリ、レー
ト、マルチプライヤ、たとえばＳＮ７４９７）によって
、ＣＣＤＣＬＫを間引くことによってライトアドレスカ
ウンタを動作させると、バッファ２０５には、間引かれ
た場所のデータがスキー２プされる。したがって、画像
データが縮小する。

同様に、ＢＭＲ５１０によって、リードアドレスカウン
タ５０３に入力するクロックを間引くことによって、間
引かれたクロックの所だけ画像データ２２１が重複して
出力される。したがって。

間引きの度合に応じて画像データが拡大する。

この場合、ライトアドレスカウンタ５０２）リードアド
レスカウンタ５０３の開始アドレスをマイコンで自由に
設定できるが、同じ値をセットすると画像の移動なく、
異なるアドレスを設定すると画像の移動を行なうことが
できる。

さらに、画像データ２２０は、１ビット写真領域性号が
付加され、画像８ビツト、制御信号１ビツトの合計９ビ
ツトが送られるが、この１ビツトの制御信号も画像と同
じように拡大、縮小している。したがって、変倍後も、
制御信号と画像とが１対ｌに対応する。変倍編集された
画像データと制御信号とは、記録部２１０へ送られる。

記録部２１０においては、図示していないが、各画素の
写真文字の制御信号に従って、記録特性を変化させ、文
字／写真それぞれに合った画像を形成する。

上記実施例において、制御信号１ビツトのみを画像信号
とともに拡大、縮小しているが、多数の制御信号を画像
信号とともに拡大、縮小するようにしてもよい、これに
よって、画像信号と対応した種々の信号を送ることがで
きる。

また、上記実施例において、ＣＣＤ１画素に対応して編
集メモリを持っているが、複数画素を１ブロツクとし、
このブロックに対応して編集メモリを持つようにしても
よい。ただし、二の場合、精度が悪くなるが、マイコン
の演算は速くなる。

［発明の効果］ 本発明によれば、読み取った画像を原稿像に対応して編
集処理、変換する画像読取装置において、ハードウェア
回路の増大を防ぐことができるという効果を有する。

【図面の簡単な説明】

第１図、第２図は、本発明の一実施例におけるエデイテ
ィング回路部の詳細を示す図である。 第３図は、上記実施例におけるバッファとバッファ制御
回路とを具体的に示す図である。 第４図は、画像処理装置の一般例を示す外観図である。 第５図は、上記実施例および従来装置に共通する画像処
理装置のブロック図である。 第６図は、原稿台に原稿が置かれている状態を示す図で
ある。 第７図は、上記従来装置を示すブロック図である。 ２０３・・・エデイティング回路部、 ２０４・・・画像認識部、 ２０５・・・バッファ、 ２０７・・・バッファ制御回路、 ２１０・・・画像記録部、 ４０１．４０２・・・編集メモリ。 ５０６．５０７・・・画像メモリ。 特許出願人　　キャノン株式会社 同代理人　　　用久保　　新　− 第１図 第２図、 第５図

Claims (3)

【特許請求の範囲】
1. （１）原稿像を一次元イメージセンサによって読取る装
   置において、 前記一次元イメージセンサの画素または原稿位置に対応
   して、画像編集データを記憶する編集メモリを有するこ
   とを特徴とする画像処理装置。
2. （２）特許請求の範囲第１項において、 前記編集メモリは、少なくとも１つの前記画像編集デー
   タを記憶するものであることを特徴とする画像処理装置
   。
3. （３）特許請求の範囲第１項において、 前記画像編集データは、画像の消去、反転を行なわせる
   データ、または所定の特性を有するデータであることを
   特徴とする画像処理装置。