JPS6345056Y2 - - Google Patents

Info

Publication number
JPS6345056Y2
JPS6345056Y2 JP13090882U JP13090882U JPS6345056Y2 JP S6345056 Y2 JPS6345056 Y2 JP S6345056Y2 JP 13090882 U JP13090882 U JP 13090882U JP 13090882 U JP13090882 U JP 13090882U JP S6345056 Y2 JPS6345056 Y2 JP S6345056Y2
Authority
JP
Japan
Prior art keywords
output
pass filter
attenuator
low
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13090882U
Other languages
Japanese (ja)
Other versions
JPS5936623U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13090882U priority Critical patent/JPS5936623U/en
Publication of JPS5936623U publication Critical patent/JPS5936623U/en
Application granted granted Critical
Publication of JPS6345056Y2 publication Critical patent/JPS6345056Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Networks Using Active Elements (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 本考案は乗算型D/Aコンバータと演算増幅器
からなるデジタル制御減衰器に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a digitally controlled attenuator comprising a multiplier D/A converter and an operational amplifier.

第1図は一般的な乗算型DAコンバータ及び演
算増幅器からなる減衰器の一ブロツク図である。
1は入力端子、2は乗算型DAコンバータ、3は
演算増幅器、4は減衰量指示回路、5はそのデジ
タル制御信号である。入力信号はデジタル制御信
号5によりその減衰量が決まり出力される。しか
しこの構成では減衰量の変化時にノイズを発生す
る。入力信号を直流信号とした場合の波形図を第
2図に示す。第2図はデジタル制御信号が時刻T
において011……1から100……0に変化する場合
を示す。第2図−aはMSBが0から1になる様
子を示し第2図bはMSB以外の下位ビツトが1
から0になる様子を示す。この場合図示の様にデ
ジタル制御信号5及び乗算型DAコンバータ2の
各種要因(例えば素子のバラツキ、ストレーキヤ
パシタンス、スイツチング時間のバラツキ等)に
よりΔtの時間差を切り換え時に生じこの期間は
デイジタル制御信号が111……1となつたのと同
様になる。この結果出力には第2図cに示すよう
なグリツチと呼ばれるノイズを発生し、従来楽音
信号の減衰器としては図1の構成は適さなかつ
た。本考案はかかるノイズを低減した減衰器を提
供することにある。
FIG. 1 is a block diagram of an attenuator consisting of a general multiplication type DA converter and an operational amplifier.
1 is an input terminal, 2 is a multiplication type DA converter, 3 is an operational amplifier, 4 is an attenuation amount indicating circuit, and 5 is its digital control signal. The amount of attenuation of the input signal is determined by the digital control signal 5 and is output. However, this configuration generates noise when the amount of attenuation changes. FIG. 2 shows a waveform diagram when the input signal is a DC signal. Figure 2 shows that the digital control signal is at time T.
The case where the value changes from 011...1 to 100...0 is shown. Figure 2-a shows how the MSB changes from 0 to 1, and Figure 2-b shows how the lower bits other than the MSB change to 1.
This shows how it becomes 0. In this case, as shown in the figure, a time difference of Δt occurs at the time of switching due to various factors of the digital control signal 5 and the multiplication type DA converter 2 (for example, variations in elements, stray capacitance, variations in switching time, etc.), and during this period, the digital control signal becomes 111...1. As a result, a noise called a glitch as shown in FIG. 2c is generated in the output, making the configuration of FIG. 1 unsuitable as a conventional attenuator for musical tone signals. The object of the present invention is to provide an attenuator that reduces such noise.

本考案を一実施例をもとに説明する。第3図は
本考案の一実施例のブロツク図、第4図は各部波
形図である。図1と同一機能のブロツクには同じ
番号を記してある。乗算型DAコンバータ2と演
算増幅器3からなる減衰器の出力を2分岐して、
一方は低域通過フイルター13と乗算器16を通
他方は乗算器17を通して得た各出力を加算器2
0に加える。変更指示回路4′からのデイジタル
信号8はラツチ回路7を介して乗算型DAコンバ
ータ2に加えられる。変更指示回路4′からの変
更指示信号9はモノマルチ10及び11に加えら
れる。モノマルチ10の出力はラツチ回路7に加
えられ、モノマルチ11のQ及び出力はそれぞ
れ積分回路18及び19に加えられ、それらの出
力はそれぞれ乗算器16及び17に加えられる。
The present invention will be explained based on one embodiment. FIG. 3 is a block diagram of one embodiment of the present invention, and FIG. 4 is a waveform diagram of each part. Blocks having the same functions as those in FIG. 1 are labeled with the same numbers. The output of an attenuator consisting of a multiplier DA converter 2 and an operational amplifier 3 is branched into two,
One output passes through a low-pass filter 13 and a multiplier 16, the other passes through a multiplier 17, and the respective outputs are sent to an adder 2.
Add to 0. Digital signal 8 from change instruction circuit 4' is applied to multiplication type DA converter 2 via latch circuit 7. A change instruction signal 9 from a change instruction circuit 4' is applied to monomultis 10 and 11. The output of monomulti 10 is applied to latch circuit 7, the Q and output of monomulti 11 are applied to integration circuits 18 and 19, respectively, and their outputs are applied to multipliers 16 and 17, respectively.

以上の構成において、デイジタル制御信号8は
第4図aに示す変更指示信号9が発生すると同時
に内容が変化する様になされている。デジタル制
御信号8は先づ変更指示信号9からモノマルチ回
路10で作られた第4図bに示す幅Wの制御パル
スによりラツチ回路7で一定時間W遅れて、ラツ
チをかけられ、この出力信号5が乗算型DAコン
バータ2を制御する。このWは十分短かくてかま
わない。このパルスの立ち上がりに同期してラツ
チ回路7はデジタル制御信号8を更新してラツチ
する。この低域通過フイルター13はそのカツト
オフ周波数を十分低く設定することにより上記グ
リツチノイズの高調波成分を除去してノイズ成分
を低減するもので、スイツチング回路として動作
する乗算器16及び17により、減衰量が変化す
る時のみ低域通過フイルタを通過した信号が加算
器20に加えられる様にする。この様な切り換え
を行う制御信号12及び15は減衰量指示回路
4′からの変更指示信号9からモノマルチ回路1
1によつて作られる。即ち、第4図C及びdはこ
の様な制御信号12及び15で変更指示信号9と
同時に発生し積分回路18及び19により点線の
如く積分される。この立ち上がりと立ち下がりで
時定数を持つた制御信号を夫々低域通過フイルタ
ー13の出力信号及び入力信号に掛け合わせた後
に加算器20で加算する。この様にしてグリツジ
ノイズの発生する期間のみ低域通過フイルタ13
を通過したグリツヂノイズの減少した信号が出力
端子6に現れ他の期間は低域通過フイルタを経な
い通常の信号が出力端子に現れる。従つて制御信
号12及び16のパルス幅XはWより大きく、か
つフイルター13によりグリツチノイズ成分が十
分小さくなるまでの時間で約250msまでの値に設
定する。このように変更指示信号9と共に低域通
過フイルター13の出力が接続され、Wだけ遅れ
てデジタル制御信号が変化して新しい減衰量に設
定され、その時点で発生するグリツチノイズは低
域通過フイルター13で低減され、Xだけ経た時
点で元に復帰する。この様に楽音信号はXの間の
み帯域が制限されるが、同時にレベルも新しい減
衰量に対応して増減するので、帯域を制限するた
めの音質劣化はマスクされるし、短時間であるか
ら聴感上楽音信号の場合問題は生じない。
In the above configuration, the content of the digital control signal 8 is changed at the same time as the change instruction signal 9 shown in FIG. 4A is generated. The digital control signal 8 is first latched by the latch circuit 7 with a delay of a certain time W by a control pulse having a width W shown in FIG. 5 controls the multiplication type DA converter 2. This W may be sufficiently short. In synchronization with the rise of this pulse, the latch circuit 7 updates and latches the digital control signal 8. This low-pass filter 13 sets its cutoff frequency sufficiently low to remove the harmonic components of the glitch noise and reduce the noise components. The signal passed through the low-pass filter is added to the adder 20 only when the signal changes. Control signals 12 and 15 for performing such switching are transmitted from the change instruction signal 9 from the attenuation amount instruction circuit 4' to the monomulti circuit 1.
Made by 1. That is, the control signals 12 and 15 in FIG. 4 are generated simultaneously with the change instruction signal 9, and are integrated by the integrating circuits 18 and 19 as shown by dotted lines. The output signal and input signal of the low-pass filter 13 are multiplied by a control signal having a time constant at the rise and fall, respectively, and then added by an adder 20. In this way, the low-pass filter 13 is used only during the period when grit noise occurs.
A signal with reduced glitches that has passed through appears at the output terminal 6, and during other periods, a normal signal that has not passed through the low-pass filter appears at the output terminal. Therefore, the pulse width X of the control signals 12 and 16 is set to a value larger than W and up to about 250 ms, which is the time required for the filter 13 to sufficiently reduce the glitch noise component. In this way, the output of the low-pass filter 13 is connected together with the change instruction signal 9, and after a delay of W, the digital control signal changes and is set to a new attenuation amount. It is reduced and returns to its original state after X has elapsed. In this way, the band of the musical sound signal is limited only during the period of No problem arises in the case of musical tone signals.

この様な、信号が低域通過フイルターを通つた
信号に切替わる際の差を低減する為上述の如く制
御信号を積分することにより、2種類の信号がな
めらかにクロスフエードして、信号が切替わるこ
とによる効果は低減され、より自然なグリツジノ
イズの低減した減衰信号が得られる。
In order to reduce the difference when the signal switches to the signal passed through the low-pass filter, by integrating the control signal as described above, the two types of signals crossfade smoothly and the signal switches. The effects caused by this are reduced, resulting in a more natural attenuated signal with reduced glitches.

なおこの様になめらかにクロスフエードさせる
必要がない場合は、乗算器16及び17を用い
ず、低域通過フイルタ13を通過した信号と、通
過しない通常の信号とを切換スイツチにより切換
える様にしてもよいことはもち論である。
If it is not necessary to crossfade smoothly like this, the multipliers 16 and 17 may not be used, and a switch may be used to switch between the signal that has passed through the low-pass filter 13 and the normal signal that does not pass through. This is a moot point.

以上説明した如く本考案によれば乗算型DAコ
ンバータと演算増幅器からなるデジタル制御型減
衰器においてその出力にグリツチノイズ成分を除
去する低域通過フイルターを挿入し減衰量変化時
点の前後のみ低域通過フイルター出力を出力し定
常状態では直接出力することにより、良好な減衰
器が得られる。
As explained above, according to the present invention, a low-pass filter for removing glitch noise components is inserted into the output of a digitally controlled attenuator consisting of a multiplier type DA converter and an operational amplifier, and the low-pass filter is inserted only before and after the point at which the amount of attenuation changes. A good attenuator can be obtained by outputting the output and directly outputting it in steady state.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来例を示す回路図、第2図はその各
部波形図、第3図は本考案の一実施例を示す回路
図、第4図はその各部波形図である。 図中、2は乗算型DA変換器、4′は減衰量指
示回路、13は低域通過フイルタ、16及び17
は乗算器である。
FIG. 1 is a circuit diagram showing a conventional example, FIG. 2 is a waveform diagram of each part thereof, FIG. 3 is a circuit diagram showing an embodiment of the present invention, and FIG. 4 is a waveform diagram of each part thereof. In the figure, 2 is a multiplication type DA converter, 4' is an attenuation amount indicating circuit, 13 is a low-pass filter, 16 and 17
is a multiplier.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] デイジタル制御信号により、乗算型DAコンバ
ータと演算増幅器とからなる減衰器の減衰量を制
御する減衰器において、上記減衰器の出力端子に
グリツジノイズを含む帯域を除去するための低域
通過フイルターを接続すると共に、上記減衰器の
出力か上記低域通過フイルターの出力かを選択す
る選択手段を設け、上記デイジタル制御信号の変
更前より、上記グリツジノイズの発生する期間は
上記選択手段を制御して上記低域通過フイルター
の出力を選択する様にしたことを特徴とするデイ
ジタル制御減衰器。
In an attenuator that controls the amount of attenuation of an attenuator consisting of a multiplier DA converter and an operational amplifier using a digital control signal, a low-pass filter for removing a band containing glitchy noise is connected to the output terminal of the attenuator. In addition, selection means is provided for selecting either the output of the attenuator or the output of the low-pass filter, and from before the digital control signal is changed, the selection means is controlled to select the output of the low-pass filter during the period in which the glitch noise occurs. A digitally controlled attenuator characterized in that the output of a pass filter is selected.
JP13090882U 1982-08-30 1982-08-30 digitally controlled attenuator Granted JPS5936623U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13090882U JPS5936623U (en) 1982-08-30 1982-08-30 digitally controlled attenuator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13090882U JPS5936623U (en) 1982-08-30 1982-08-30 digitally controlled attenuator

Publications (2)

Publication Number Publication Date
JPS5936623U JPS5936623U (en) 1984-03-07
JPS6345056Y2 true JPS6345056Y2 (en) 1988-11-22

Family

ID=30296133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13090882U Granted JPS5936623U (en) 1982-08-30 1982-08-30 digitally controlled attenuator

Country Status (1)

Country Link
JP (1) JPS5936623U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0797738B2 (en) * 1985-10-24 1995-10-18 松下電器産業株式会社 Attention equipment

Also Published As

Publication number Publication date
JPS5936623U (en) 1984-03-07

Similar Documents

Publication Publication Date Title
JPS62190973A (en) Noise reduction circuit
US4991021A (en) Digital video signal compensation circuit
JPS63318811A (en) Digital filter device
JPS57142022A (en) Resonance characteristic controlling system in digital filter
JPS6345056Y2 (en)
US5473697A (en) Echo generating apparatus
JPH0557767B2 (en)
JPH08172343A (en) Method for constituting iir type digital filter
JPH07307629A (en) Tone control circuit
KR0174157B1 (en) Digital Signal Processor Application Circuit
JPS623517A (en) Cyclic type digital filter
JPH0432822Y2 (en)
JPH04332215A (en) Offset remover
JPH0730426A (en) D/a conversion device
JPH05276035A (en) D/a converter
JPS5926386Y2 (en) reverberation device
JPH06276099A (en) D/a converting device
JPH0516727Y2 (en)
JPS5928459Y2 (en) reverberation device
JPH05145376A (en) Digital filter
JPS6338917B2 (en)
JPH06101682B2 (en) Digital-to-analog converter
JP2532601B2 (en) Frequency modulation circuit
JP2961732B2 (en) Digital feedback circuit
JPH01186019A (en) D/a converter