JPS6343572A - インバ−タ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、電動機の速度制御に用いて好適なインバー
タ制御装置に関するものである。

［従来の技術］ 第２図は従来のインバータ制御装置を示す電気回路図で
あり、図において、１は直流電源、２はＵ相アーム、３
はＶ相アーム、４はＷ相アームで。

各相アーム２〜４は２個のトランジスタと各トランジス
タに並列につながれた帰還用ダイオードとを有している
。

５はＵ、Ｖ、Ｗ相アーム２，３，４の各トランジスタへ
のＯＮ１０　Ｆ　Ｆ信号ライン、６は起動停止指令部、
７は故障検出回路、８は故障検出回路７をリセットする
故障リセット回路、９は起動停止指令部６からの指令と
故障検出回路７からの検出信号とによりＯＮ１０　Ｆ　
Ｆ信号ライン上の信号をＩＩ御するための信号を作成す
るゲート信号作成回路、１ｏはゲート信号作成回路９の
信号により０Ｎ１０　Ｆ　Ｆ信号ライン上の信号を制御
するゲート回路、１１はこのインバータにより駆動され
る電動機である。

次に動作について説明する。起動停止指令部６からの指
令を起動指令にし、インバータに故障がない場合は、ゲ
ート信号作成回路９の信号により、ＯＮ　／　ＯＦ　Ｆ
信号ライン５を通じて供給される各トランジスタの０Ｎ
１０ＦＦ信号がゲート回路１゜を通り、Ｕ相アーム２．
Ｖ相アーム３およびＷ相アーム４の各トランジスタをス
イッチングさせ、直流電源１を可変電圧可変周波数の交
流に変換し、電動機１１を駆動する。

また、インバータ運転中に過電流や過電圧等が発生した
場合は、故障検出回路７によりこの状態が検出される。

そして、ゲート回路１ｏはゲート信号作成回路９からの
信号により０Ｎ１０ＦＦ信号ラインを遮断し、インバー
タは停止する。

なお、゛再びインバータを運転する場合は、故障リセッ
ト回路８により故障検出回路７をリセットし、起動停止
指令部６からの指令を起動指令とすることが行なねれる
。

［発明が解決しようとする問題点］ 従来のインバータ制御装置は以上にように構成されてい
るので、故障が発生し、インバータを停止させた時、イ
ンバータを構成するスイッチング半導体素子が破壊して
短絡していても、故障リセットを行なうと、インバータ
の再起動が可能となり、その結果他の健全なスイッチン
グ半導体素子までも破壊してしまうという問題点があっ
た。

この発明は上記のような問題点を解消するためになされ
たもので、インバータに故障が発生し、これを停止させ
た時、そのスイッチング半導体素子が壊れて短絡してい
るかどうかを検出して、故障リセットを行なっても、上
記スイッチング半導体素子が短絡している場合は、イン
バータの再起動を阻止し、他の壊れていない健全なスイ
ッチング半導体素子を保護できるようにしたインバータ
制御装置を得ることを目的とする。

［問題点を解決するための手段］ この発明に係るインバータ制御装置は、複数のスイッチ
ング半導体素子から成り所望周波数の交流に変換するイ
ンバータをそなえ、上記スイッチング半導体素子が短絡
しているか否かを検出する短絡検出手段を設けるととも
に、同短絡検出手段からの検出結果に基づき上記インバ
ータが起動できるが否かを判別し起動できると判別した
場合は起動許容信号を上記インバータへ出力し起動でき
ないと判別した場合は起動禁止信号を上記インバータへ
出力する起動判別手段を設けたものである。

［作　用］ この発明におけるインバータ制御装置は、短絡検出手段
によってインバータのスイッチング半導体素手が短絡し
ていないことが検出されると、起動判別手段がインバー
タを起動できると判別して。

インバータへ起動許容信号を出力する。一方、短絡検出
手段によって、インバータのスイッチング半導体素子が
短絡されていることが検出されると、起動判別手段がイ
ンバータを起動することができないと判別して、インバ
ータへ起動禁止信号を出力する。

［発明の実施例］ 以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例としてのインバータ制御装置を
示す電気回路図であり、この第１図において、１〜１１
で示す部材は第２図に示したものと同一であるので、そ
の説明を省略する。

また、１２はＵ相トランジスタ短絡検出回路。

１３はＶ相トランジスタ短絡検出回路、１４はＷ相トラ
ンジスタ短絡検出回路であり、これらのトランジスタ短
絡検出回路１２，１３．１４は抵抗分圧により短絡検出
を行なうものである。１５は各トランジスタ短絡検出回
路１２，１３．１４の信号によりインバータを起動可能
か不可能かを判別する起動判別回路で、更にこの起動判
別回路１５は、インバータが起動できると判別した場合
は起動許容信号およびトランジスタ健全表示信号をそれ
ぞれインバータのゲート信号作成回路１７および短絡故
障表示回路１６へ出力し、インバータが起動できないと
判別した場合は起動禁止信号およびトランジスタ故障信
号をそれぞれインバータのゲート信号作成回路１７およ
び短絡故障表示回路１６へ出力するものである。

１６は起動判別回路１５からの信号によりトランジスタ
が短絡であるか否かを表示する短絡故障表示回路、１７
は起動停止指令部６の信号と故障検出回路７の信号と起
動判別回路１５の信号とによりＯＮ１０　Ｆ　Ｆ信号ラ
イン５の信号を制御するだめの信号を作成するゲート信
号作成回路である。

次に動作について説明する。起動停止指令部６の指令を
起動指令にし、インバータに故障がない場合、ゲート信
号作成回路１７の信号により、各トランジスタの０Ｎ１
０ＦＦ信号がゲート回路１０を通り、Ｕ相アーム２．Ｖ
相アーム３．Ｗ相アーム４の各トランジスタをスイッチ
ングさせ、直流電源１を可変電圧可変周波数の交流に変
換し電動機１１を駆動する。

また、インバータ運転中に過電流や過電圧等が発生した
場合はこの状態が故障検出回路７により検出される。

そしてゲート回路１０はゲート信号作成回路１７からの
信号によりＯＮ／○ＦＦ信号ライン５を遮断しインバー
タを停止する。

この時、トランジスタのいずれかが短絡した場合は、Ｕ
、Ｖ、Ｗ各相のトランジスタ短絡検出回路１２，１３．
１４により、この状態が検出され、起動判別回路１５に
よって、ゲート信号作成回路１７へ起動不可能という信
号を送り、故障りセット回路８により故障検出＠路７を
リセットし、起動停止指令部６を起動指令としても起動
できない。

またこのとき同時に短絡故障表示回路１６に故障表示が
行なわれる。

なお、故障検出回路７により故障を検出した時、短絡故
障表示回路１６に故障表示がされていない場合は、故障
リセット回路８により故障後、“Ｂ回路７をリセットし
、起動停止指令部６の起動指令で再びインバータを運転
することができる。

上記実施例で・は、トランジスタインバータについて説
明したが、スイッチング半導体素子として、サイリスタ
、ＧＴＯサイリスタ、ＦＥＴを用いたインバータにも同
様にして本発明を適用することができ、いずれの素子を
用いても上記実施例と同様の効果を奏する。

また、上記実施例では、三相出力インバータについて説
明したが、単相出力インバータや他の多相出力インバー
タであってもよく、上記実施例と同様の効果を奏する。

さらに、上記実施例では、トランジスタの短絡検出を抵
抗分圧により行なうことを説明したが、抵抗と定電圧ダ
イオードとの組合せや絶縁アンプを用いたものであって
もよく、上記実施例と同様の効果を奏する。

［発明の効果］ 以上のようにこの発明によれば、故障後の再起動時にス
イッチング半導体素子の短絡検出手段からの信号により
、再起動が可能か不可能かを決定するように構成したの
で、短絡したスイッチング半導体素子以外の健全なスイ
ッチング半導体素子を壊さないインバータ制御装置が得
られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例としてのインバータ制御装
置を示す電気回路図であり、第２図は従来のインバータ
制御装置を示す電気回路図である。 図において、１−直流電源、２−Ｕ相アーム、３−Ｖ相
アーム、４−Ｗ相アーム、５．−０Ｎ１０ＦＦ信号ライ
ン、６−起動停止指令部、７−故障検出回路、８−故障
リセット回路、９−ゲート信号作成回路、１０−ゲート
回路、１１−電動機。 １２−Ｕ相トランジスタ短絡検出回路、１３・＝−Ｖ相
トランジスタ短絡検出回路、１４＝Ｗ相トランジスタ短
絡検出回路、１５−起動判別回路、１６−・−短絡故障
表示回路、１７−・−ゲート信号作成回路６なお、図中
、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 複数のスイッチング半導体素子から成り所望周波数の交
   流に変換するインバータをそなえ、上記スイッチング半
   導体素子が短絡しているか否かを検出する短絡検出手段
   が設けられるとともに、同短絡検出手段からの検出結果
   に基づき上記インバータが起動できるが否かを判別し起
   動できると判別した場合は起動許容信号を上記インバー
   タへ出力し起動できないと判別した場合は起動禁止信号
   を上記インバータへ出力する起動判別手段が設けられた
   ことを特徴とするインバータ制御装置。