JPS6342344B2 - - Google Patents

Info

Publication number
JPS6342344B2
JPS6342344B2 JP56211413A JP21141381A JPS6342344B2 JP S6342344 B2 JPS6342344 B2 JP S6342344B2 JP 56211413 A JP56211413 A JP 56211413A JP 21141381 A JP21141381 A JP 21141381A JP S6342344 B2 JPS6342344 B2 JP S6342344B2
Authority
JP
Japan
Prior art keywords
signal
squelch
time axis
line
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56211413A
Other languages
Japanese (ja)
Other versions
JPS58114314A (en
Inventor
Seiji Nagasawa
Michiharu Nishihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP56211413A priority Critical patent/JPS58114314A/en
Publication of JPS58114314A publication Critical patent/JPS58114314A/en
Publication of JPS6342344B2 publication Critical patent/JPS6342344B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02Analogue recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 本発明は、スケルチ装置に関し、もつと詳しく
はビデオデイスクから検出された時間軸信号と予
め定めた基準信号との周波数差および位相差に対
応した値を有する時間軸誤差電圧によつて時間軸
信号を制御するようにするとともに、所望の時期
に制御動作を抑制するようにしたスケルチ装置に
関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a squelch device, and more particularly, the present invention relates to a squelch device, and more specifically, a squelch device that detects a time-base error having a value corresponding to a frequency difference and a phase difference between a time-base signal detected from a video disk and a predetermined reference signal. The present invention relates to a squelch device that controls a time axis signal using a voltage and suppresses a control operation at a desired time.

ビデオデイスクには、映像信号、音声信号など
と共に時間軸信号が螺旋状に記録されている。こ
れらの記録された信号を再生するために、ビデオ
デイスクを回転させるスピンドルモータおよび記
録された信号を検出する記録信号検出手段などが
ビデオデイスクプレーヤが備えられる。またこれ
らの記録された信号を正確に再現するために、時
間軸補正制御機構が用いられている。ビデオデイ
スクの偏心、ターンテーブルにおけるデイスク取
付部のセンターずれまたは記録信号自体のジツタ
などが存在しても、記録信号検出手段を螺旋状に
記録された記録信号接線方向に変化させたり、ス
ピンドルモータの回転周期を変化させたりする制
御動作を行ない、時間軸信号を補正して予め定め
る一定の基準信号に一致させる。一方、制御動作
を行なう必要がないとき、たとえばビデオデイス
ク上に記録信号検出手段がないとき、あるいはプ
レイ開始時からビデオデイスクが定速回転するま
での時間においては、制御動作を抑制するすなわ
ちスケルチ動作が必要であり、スケルチ装置が必
要となる。
On a video disc, a time axis signal is recorded in a spiral along with a video signal, an audio signal, etc. In order to reproduce these recorded signals, a video disc player is equipped with a spindle motor that rotates the video disc, a recorded signal detection means that detects the recorded signals, and the like. Additionally, a time axis correction control mechanism is used to accurately reproduce these recorded signals. Even if there is eccentricity of the video disk, center deviation of the disk mounting part of the turntable, or jitter of the recording signal itself, it is possible to change the recording signal detection means in the tangential direction of the recording signal recorded spirally, or to change the direction of the spindle motor. A control operation such as changing the rotation period is performed, and the time axis signal is corrected to match a predetermined constant reference signal. On the other hand, when there is no need to perform a control operation, for example, when there is no recording signal detection means on the video disk, or during the time from the start of play until the video disk rotates at a constant speed, the control operation is suppressed, that is, a squelch operation is performed. , and a squelch device is required.

先行技術では、第1図に示すようにマイクロコ
ンピユータ1が時間軸信号を基準信号に一致する
ように制御動作を行なうと判断したとき、マイク
ロコンピユータ1は端子2にハイレベルの信号を
与える。したがつてトランジスタ3が導通し、演
算増幅器4は利得30〜100のアクテイブフイルタ
として動作する。応じてコンデンサ5に充電され
た時間軸誤差に対応する時間軸誤差電圧は、演算
増幅器6、位相補正回路7、演算増幅器4および
電圧制御発振回路8を介して記録信号検出手段9
に設けられたコイル10に与えられ、制御動作を
行なう。マイクロコンピユータ1がスケルチ動作
を行なうと判断したとき、マイクロコンピユータ
1は端子2にローレベルの信号を与える。したが
つてトランジスタ3が遮断し、演算増幅器4は利
得1のボルテージフオロワとして動作する。した
がつて演算増幅器4において十分な利得が得られ
ないために十分に制御動作が働らかず、すなわち
スケルチ動作となる。しかしながらたとえばプレ
イ開始時からビデオデイスクが定速回転するまで
の時間においては時間軸誤差は大きく、したがつ
てコンデンサ5に充電された時間軸誤差電圧が高
いので、スケルチ動作が十分に働らかず、ボルテ
ージフオロワとして動作している演算増幅器4を
介して電圧制御発振回路8に与えられ、制御動作
を行なつてしまう。したがつて記録信号検出手段
を異常に動かすとともに、その他の制御機構たと
えば記録信号検出手段9をビデオデイスクの半径
方向に変化させる制御機構に影響を与えることに
なつた。
In the prior art, as shown in FIG. 1, when the microcomputer 1 determines that a control operation is to be performed to make the time axis signal coincide with the reference signal, the microcomputer 1 supplies a high level signal to the terminal 2. Therefore, transistor 3 becomes conductive, and operational amplifier 4 operates as an active filter with a gain of 30-100. The time axis error voltage corresponding to the time axis error charged in the capacitor 5 is transmitted to the recording signal detection means 9 via the operational amplifier 6, the phase correction circuit 7, the operational amplifier 4 and the voltage controlled oscillation circuit 8.
It is applied to the coil 10 provided at , and performs a control operation. When the microcomputer 1 determines that the squelch operation is to be performed, the microcomputer 1 applies a low level signal to the terminal 2. Therefore, transistor 3 is cut off, and operational amplifier 4 operates as a voltage follower with a gain of 1. Therefore, since a sufficient gain cannot be obtained in the operational amplifier 4, the control operation does not work sufficiently, that is, a squelch operation occurs. However, for example, the time axis error is large during the time from the start of play until the video disc rotates at a constant speed, and therefore the time axis error voltage charged in the capacitor 5 is high, so the squelch operation does not work sufficiently. The signal is applied to the voltage controlled oscillation circuit 8 via the operational amplifier 4 operating as a voltage follower, and performs a control operation. As a result, the recording signal detection means is moved abnormally, and other control mechanisms such as the control mechanism for changing the recording signal detection means 9 in the radial direction of the video disk are affected.

この第1図の先行技術において、ライン14に
は、第3図1で示される時間軸誤差電圧が位相比
較器12から導出される。マイクロコンピユータ
1からライン31を介して端子11には、基準信
号が与えられ、ライン26にはビデオデイスクか
ら検出された時間軸信号が与えられる。ライン3
2から端子2には、第3図2のように、ビデオデ
イスクが乗載されたターンテーブルが定速回転に
達した後に、ローレベルとなる信号が与えられ
る。マイクロコンピユータ1からライン33に
は、第3図3で示される信号が与えられ、このラ
イン33がハイレベルになると、トランジスタ1
5が導通したままとなり、スケルチ動作が行われ
る。第3図4はビデオ端子の出力波形を示してい
る。
In the prior art of FIG. 1, the time base error voltage shown in FIG. 3 is derived from the phase comparator 12 on line 14. A reference signal is applied from the microcomputer 1 to the terminal 11 via a line 31, and a time axis signal detected from the video disk is applied to the line 26. line 3
As shown in FIG. 3, a signal that becomes low level is applied to terminal 2 from terminal 2 after the turntable on which the video disc is mounted reaches a constant rotation speed. The signal shown in FIG. 3 is applied from the microcomputer 1 to the line 33, and when this line 33 becomes high level, the transistor 1
5 remains conductive, and a squelch operation is performed. FIG. 3 shows the output waveform of the video terminal.

このような先行技術では、トランジスタ15が
連続的に導通したままとなつて、スケルチ動作が
継続する。そのため、ターンテーブルが回転を開
始して起動してから、定速回転に入るまでの期間
において、時間軸誤差が大きいときには、コンデ
ンサ5の充電電圧がもれてしまい、スケルチ動作
が不完全になる。
In such prior art, transistor 15 remains continuously conductive and the squelch operation continues. Therefore, if the time axis error is large during the period from when the turntable starts rotating until it starts rotating at a constant speed, the charging voltage of the capacitor 5 will leak, resulting in incomplete squelch operation. .

本発明の目的は、スケルチ動作を完全にするこ
とができるスケルチ装置を提供することである。
An object of the present invention is to provide a squelch device that can perform a complete squelch operation.

本発明は、ビデオデイスクから検出された時間
軸信号と、予め定めた基準信号との周波数差およ
び位相差を、位相比較器12によつて検出し、こ
の周波数差および位相差に対応した時間軸誤差電
圧を信号ライン14に導出し、このライン14か
らの時間軸誤差電圧によつて時間軸補正を行な
い、この時間軸補正動作を抑制するようにしたス
ケルチ装置において、 前記ライン14と接地間にコンデンサ5が接続
されており、 前記ライン14と接地間にはまた、スイツチン
グ素子15が接続され、 スケルチ動作を行なうべきことを表わすスケル
チ動作信号を導出する手段1から、前記スケルチ
動作信号が導出されているとき、スイツチング素
子を導通したままとし、前記スケルチ動作信号が
導出されていないとき、前記基準信号に基づいて
スイツチング素子を導通および遮断する手段17
を備えることを特徴とするスケルチ装置である。
The present invention detects a frequency difference and a phase difference between a time axis signal detected from a video disc and a predetermined reference signal using a phase comparator 12, and detects a time axis corresponding to the frequency difference and phase difference. In a squelch device that derives an error voltage to a signal line 14, performs time axis correction using the time axis error voltage from this line 14, and suppresses this time axis correction operation, a connection between the line 14 and the ground is provided. A capacitor 5 is connected, and a switching element 15 is also connected between the line 14 and ground, and the squelch operation signal is derived from the means 1 for deriving a squelch operation signal indicating that a squelch operation is to be performed. means 17 for keeping the switching element conductive when the squelch operation signal is on, and for making and cutting off the switching element based on the reference signal when the squelch operation signal is not derived;
A squelch device is characterized by comprising:

以下、図面によつて本発明の実施例を説明す
る。第2図は、本発明の一実施例の簡略化したブ
ロツク回路図であり、第1図示の先行技術と対応
する部分には同一の参照符を付す。マイクロコン
ピユータ1は、制御動作を行なうことを判断した
ときには、ハイレベルの信号を端子2に導出し、
制御動作を抑制する、すなわちスケルチ動作を行
なうことを判断したときには、スケルチ信号とし
てローレベルの信号を端子2に導出する。またマ
イクロコンピユータ1は、基準信号として予め定
める一定の周波数のパルスを端子11に導出す
る。記録信号検出手段9は、ビデオデイスクに記
録された映像信号、音声信号および時間軸信号な
どを検出する。この記録信号検出手段9は、コイ
ル10を有する。このコイル10を付勢すること
によつて記録信号検出手段9を記録信号接線方向
に変化させる。記録信号検出手段9は、検出した
記録信号のうちの時間軸信号をライン26を介し
て位相比較器12の一方の入力に導出する。位相
比較器12の他方の入力には、ライン27を介し
て端子11が接続されており、したがつて基準信
号が与えられる。位相比較器12は、一方の入力
に与えられる時間軸信号と、他方の入力に与えら
れる基準信号との周波数差および位相差に応答し
て、ライン13,14に誤差電圧を導出する。ラ
イン13は、演算増幅器6の反転入力および演算
増幅器6の出力に接続される。したがつて演算増
幅器6は、利得1のボルテージフオロワとして動
作する。ライン14は、演算増幅器6の非反転入
力に接続される。ライン14および接地間には、
コンデンサ5が接続される。このコンデンサ5に
は、スイツチング素子としてのトランジスタ15
が並列に接続される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a simplified block circuit diagram of one embodiment of the present invention, in which parts corresponding to the prior art shown in FIG. 1 are given the same reference numerals. When the microcomputer 1 determines to perform a control operation, it outputs a high-level signal to the terminal 2.
When it is determined to suppress the control operation, that is, to perform a squelch operation, a low level signal is outputted to the terminal 2 as a squelch signal. The microcomputer 1 also outputs a pulse with a predetermined constant frequency to the terminal 11 as a reference signal. Recorded signal detection means 9 detects video signals, audio signals, time axis signals, etc. recorded on the video disc. This recording signal detection means 9 has a coil 10. By energizing this coil 10, the recording signal detecting means 9 is changed in the recording signal tangential direction. Recording signal detection means 9 derives a time-domain signal of the detected recording signal to one input of phase comparator 12 via line 26 . The other input of the phase comparator 12 is connected via a line 27 to the terminal 11 and is therefore provided with a reference signal. Phase comparator 12 derives error voltages on lines 13 and 14 in response to the frequency and phase differences between the time-domain signal applied to one input and the reference signal applied to the other input. Line 13 is connected to the inverting input of operational amplifier 6 and to the output of operational amplifier 6. Therefore, the operational amplifier 6 operates as a voltage follower with a gain of 1. Line 14 is connected to the non-inverting input of operational amplifier 6. Between line 14 and ground,
Capacitor 5 is connected. This capacitor 5 includes a transistor 15 as a switching element.
are connected in parallel.

トランジスタ15のベースは、抵抗16を介し
てNANDゲート17の出力に接続されるととも
にプルダウン用の抵抗18を介して接地される。
NANDゲート17の一方の入力には端子2が接
続され、NANDゲート17の他方の入力には端
子11が接続される。
The base of the transistor 15 is connected to the output of the NAND gate 17 via a resistor 16 and grounded via a pull-down resistor 18.
Terminal 2 is connected to one input of NAND gate 17, and terminal 11 is connected to the other input of NAND gate 17.

演算増幅器6の出力は、ライン28を介して位
相補償回路7の入力に与えられる。位相補償回路
7は、入力に与えられた入力電圧に対応して入力
電圧を減じる方向に時間軸誤差電圧に対応する電
圧としての補償電圧をライン19,20に導出す
る。ライン19は、演算増幅器4の反転入力に接
続されるとともに接地される。ライン20は、演
算増幅器4の非反転入力に接続される。演算増幅
器4の出力および演算増幅器4の反転入力間に
は、抵抗21,22から成る直列回路が接続され
る。この抵抗21には、コンデンサ23が並列に
接続される。したがつて演算増幅器4は、常に利
得30〜100のアクテイブフイルタとして動作する。
この演算増幅器4の出力は、ライン29を介して
電圧制御発振器8の入力に接続される。電圧制御
発振器8は、入力に与えられる電圧に応答して発
振周波数を変化し、その発振信号を記録信号検出
手段9に設けられたコイル10に与える。また、
図示しないスピンドルモータを制御するように発
振信号を与えるようにしてもよい。
The output of operational amplifier 6 is applied via line 28 to the input of phase compensation circuit 7. The phase compensation circuit 7 outputs a compensation voltage to lines 19 and 20 as a voltage corresponding to the time axis error voltage in a direction that reduces the input voltage in accordance with the input voltage applied to the input. Line 19 is connected to the inverting input of operational amplifier 4 and grounded. Line 20 is connected to the non-inverting input of operational amplifier 4. A series circuit consisting of resistors 21 and 22 is connected between the output of operational amplifier 4 and the inverting input of operational amplifier 4. A capacitor 23 is connected in parallel to this resistor 21 . Therefore, the operational amplifier 4 always operates as an active filter with a gain of 30 to 100.
The output of this operational amplifier 4 is connected via line 29 to the input of a voltage controlled oscillator 8. The voltage controlled oscillator 8 changes its oscillation frequency in response to the voltage applied to its input, and supplies the oscillation signal to a coil 10 provided in the recording signal detection means 9. Also,
An oscillation signal may be applied to control a spindle motor (not shown).

マイクロコンピユータ1が制御動作を行なうこ
とを判断した場合には、端子2にハイレベルの信
号が与えられる。端子11には基準信号が与えら
れており、したがつてNANDゲート17の出力
からは反転された基準信号が導出される。したが
つてトランジスタ15は、反転された基準信号の
ハイレベルの期間導通し、反転された基準信号の
ローレベルの期間遮断する。すなわち、サンプリ
ングが行なわれる。基準信号と記録信号検出手段
9によつて検出された時間軸信号との間に周波数
差および位相差が存在すると、トランジスタ15
が遮断している期間コンデンサ5には時間軸誤差
電圧が充電される。この時間軸誤差電圧は、演算
増幅器6、位相補正回路7、演算増幅器4、電圧
制御発振回路8および記録信号検出手段9のコイ
ル10をそれぞれ介するので時間軸制御機構が働
き、時間軸誤差電圧が零になるように制御動作が
行なわれる。したがつて時間軸信号は、基準信号
に一致する。
When the microcomputer 1 determines to perform a control operation, a high level signal is applied to the terminal 2. A reference signal is applied to the terminal 11, and therefore an inverted reference signal is derived from the output of the NAND gate 17. Therefore, transistor 15 is conductive during the high level period of the inverted reference signal and is cut off during the low level period of the inverted reference signal. That is, sampling is performed. When a frequency difference and a phase difference exist between the reference signal and the time-domain signal detected by the recording signal detection means 9, the transistor 15
During the period when the capacitor 5 is cut off, the time axis error voltage is charged in the capacitor 5. This time axis error voltage passes through the operational amplifier 6, the phase correction circuit 7, the operational amplifier 4, the voltage controlled oscillation circuit 8, and the coil 10 of the recording signal detection means 9, so the time axis control mechanism works and the time axis error voltage is A control operation is performed so that it becomes zero. Therefore, the time domain signal corresponds to the reference signal.

マイクロコンピユータ1がスケルチ動作を行な
うことを判断した場合には、端子2にローレベル
の信号が与えられる。したがつてNANDゲート
17の出力は、端子11に与えられる基準信号に
依存せずにハイレベルとなる。応じてトランジス
タ15は、導通する。したがつて時間軸誤差電圧
は、トランジスタ15を介して放電されて常に零
となる。応じて演算増幅器6の出力、位相補正回
路7の出力、演算増幅器4の出力および電圧制御
発振回路8の出力はそれぞれ零であり、記録信号
検出手段9に設けられたコイル10が付勢される
ことはない。第1図示の先行技術においてはスケ
ルチ動作を行なつている場合においてもコイル1
0は付勢されていたけれども、本発明においては
スケルチ動作を行なつている場合にはコイル10
は消勢されており、省エネルギー化することがで
きる。またスケルチ動作を行なつている場合には
記録信号検出手段9を螺旋状に記録されている記
録信号接線方向に駆動することがないので、図示
しない記録信号半径方向への制御機構に影響を与
えることはない。
When the microcomputer 1 determines to perform a squelch operation, a low level signal is applied to the terminal 2. Therefore, the output of the NAND gate 17 becomes high level regardless of the reference signal applied to the terminal 11. In response, transistor 15 becomes conductive. Therefore, the time axis error voltage is discharged through the transistor 15 and always becomes zero. Accordingly, the output of the operational amplifier 6, the output of the phase correction circuit 7, the output of the operational amplifier 4, and the output of the voltage controlled oscillation circuit 8 are all zero, and the coil 10 provided in the recording signal detection means 9 is energized. Never. In the prior art shown in Figure 1, even when performing a squelch operation, the coil 1
Although the coil 10 is energized, in the present invention, when performing a squelch operation, the coil 10 is energized.
is de-energized, which can save energy. Furthermore, when the squelch operation is performed, the recorded signal detection means 9 is not driven in the tangential direction of the recorded signal recorded in a spiral manner, which affects the control mechanism (not shown) in the radial direction of the recorded signal. Never.

上述の第2図に示される実施例について、さら
に第4図を参照して説明を行なう。ライン14に
は、第4図1に示される時間軸誤差電圧が導出さ
れる。マイクロコンピユータ1からライン31を
介して端子11には、第4図3で示される基準信
号が与えられる。ライン34から端子2には、第
4図2で示されるように、ビデオデイスクを乗載
するターンテーブルが定速回転に達した後に、ハ
イレベルとなる信号が与えられる。したがつて
NANDゲート17からは、第4図4のようなパ
ルスが与えられる。このパルスは、ターンテーブ
ルの定速回転後において、基準信号を反転した波
形となつている。第4図5は、ビデオ端子の出力
波形を示す。
The embodiment shown in FIG. 2 above will be further explained with reference to FIG. 4. The time axis error voltage shown in FIG. 4 is derived from the line 14. A reference signal shown in FIG. 4 is applied from the microcomputer 1 to the terminal 11 via the line 31. A signal is applied from the line 34 to the terminal 2, which becomes high level after the turntable on which the video disk is mounted reaches a constant rotation speed, as shown in FIG. 4. Therefore
A pulse as shown in FIG. 4 is given from the NAND gate 17. This pulse has a waveform that is an inversion of the reference signal after the turntable rotates at a constant speed. FIG. 4 shows the output waveform of the video terminal.

したがつてトランジスタ15は、時間軸誤差の
現われるバースト信号区間以外の所で、導通す
る。こうしてトランジスタは、基準信号に同期し
てオン/オフを繰返して、コンデンサの充電電圧
を絶えず放電させる。本発明では、コンデンサ5
の充電電荷を、絶えず放電させることによつて、
スケルチ動作を完全にすることを可能にしている
ことが重要である。
Therefore, the transistor 15 is conductive except in the burst signal section where the time axis error appears. In this way, the transistor repeatedly turns on and off in synchronization with the reference signal, thereby constantly discharging the voltage charged in the capacitor. In the present invention, the capacitor 5
By constantly discharging the charged charge of
It is important to be able to complete the squelch operation.

以上のように本発明によれば、スケルチ時には
時間軸誤差電圧を表わす信号を接地して常に零と
するようにしたので、確実にスケルチ動作を行な
うことができる。特に本発明では、コンデンサの
充電電荷をトランジスタ15などのスイツチング
素子によつて絶えず放電させるようにしているの
で、スケルチ動作を完全にすることが可能にな
る。
As described above, according to the present invention, the signal representing the time axis error voltage is grounded and always kept at zero during squelch, so that the squelch operation can be performed reliably. In particular, in the present invention, since the charge in the capacitor is constantly discharged by a switching element such as the transistor 15, it is possible to complete the squelch operation.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は先行技術のブロツク回路図、第2図は
本発明の一実施例の簡略化したブロツク図、第3
図は第1図に示された先行技術の動作を説明する
ための波形図、第4図は第2図に示された実施例
の動作を説明するための波形図である。 1…マイクロコンピユータ、4,6…演算増幅
器、5,23…コンデンサ、7…位相補正回路、
8…電圧制御発振回路、9…記録信号検出手段、
10…コイル、12…位相比較器、13,14,
19,20,26〜29…ライン、16,18,
21,22…抵抗。
FIG. 1 is a block diagram of the prior art, FIG. 2 is a simplified block diagram of an embodiment of the present invention, and FIG.
1 is a waveform diagram for explaining the operation of the prior art shown in FIG. 1, and FIG. 4 is a waveform diagram for explaining the operation of the embodiment shown in FIG. 2. 1... Microcomputer, 4, 6... Operational amplifier, 5, 23... Capacitor, 7... Phase correction circuit,
8... Voltage controlled oscillation circuit, 9... Recording signal detection means,
10... Coil, 12... Phase comparator, 13, 14,
19, 20, 26-29... line, 16, 18,
21, 22...Resistance.

Claims (1)

【特許請求の範囲】 1 ビデオデスクから検出された時間軸信号と、
予め定めた基準信号との周波数差および位相差
を、位相比較器12によつて検出し、この周波数
差および位相差に対応した時間軸誤差電圧を信号
ライン14に導出し、このライン14からの時間
軸誤差電圧によつて時間軸補正を行ない、この時
間軸補正動作を抑制するようにしたスケルチ装置
において、 前記ライン14と接地間にコンデンサ5が接続
されており、 前記ライン14と接地間にはまた、スイツチン
グ素子15が接続され、 スケルチ動作を行なうべきことを表わすスケル
チ動作信号を導出する手段1から、前記スケルチ
動作信号が導出されているとき、スイツチング素
子を導通したままとし、前記スケルチ動作信号が
導出されていないとき、前記基準信号に基づいて
スイツチング素子を導通および遮断する手段17
を備えることを特徴とするスケルチ装置。
[Claims] 1. A time-domain signal detected from a video desk;
The phase comparator 12 detects the frequency difference and phase difference with a predetermined reference signal, and derives the time axis error voltage corresponding to the frequency difference and phase difference to the signal line 14. In a squelch device that performs time axis correction using a time axis error voltage and suppresses this time axis correction operation, a capacitor 5 is connected between the line 14 and the ground, and a capacitor 5 is connected between the line 14 and the ground. Further, when the switching element 15 is connected and the squelch operation signal is derived from the means 1 for deriving the squelch operation signal indicating that the squelch operation is to be performed, the switching element is kept conductive and the squelch operation is performed. means 17 for conducting and cutting off the switching element based on said reference signal when no signal is derived;
A squelch device comprising:
JP56211413A 1981-12-26 1981-12-26 Squelching device Granted JPS58114314A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56211413A JPS58114314A (en) 1981-12-26 1981-12-26 Squelching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56211413A JPS58114314A (en) 1981-12-26 1981-12-26 Squelching device

Publications (2)

Publication Number Publication Date
JPS58114314A JPS58114314A (en) 1983-07-07
JPS6342344B2 true JPS6342344B2 (en) 1988-08-23

Family

ID=16605539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56211413A Granted JPS58114314A (en) 1981-12-26 1981-12-26 Squelching device

Country Status (1)

Country Link
JP (1) JPS58114314A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5528611A (en) * 1978-08-21 1980-02-29 Toshiba Corp Correction circuit for stylus protection time base of video disc reproducing unit
JPS56153560A (en) * 1980-04-23 1981-11-27 Hitachi Ltd Corrector for time axis error

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49102723U (en) * 1972-12-25 1974-09-04
JPS604308Y2 (en) * 1978-11-30 1985-02-06 株式会社東芝 Video signal reproducing device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5528611A (en) * 1978-08-21 1980-02-29 Toshiba Corp Correction circuit for stylus protection time base of video disc reproducing unit
JPS56153560A (en) * 1980-04-23 1981-11-27 Hitachi Ltd Corrector for time axis error

Also Published As

Publication number Publication date
JPS58114314A (en) 1983-07-07

Similar Documents

Publication Publication Date Title
EP0123946B1 (en) Reproducing rate control apparatus for information recording disc
US4623939A (en) Rotation control apparatus for a motor
US4542423A (en) Rotation control device for information recording disc
US4769597A (en) Apparatus for generating index signals, for use in magnetic recording/reproducing apparatuses
US4748608A (en) Servo apparatus for tracking and rotational speed control
US4405953A (en) Magnetic recording and reproducing device
JPS6342344B2 (en)
JPS63282958A (en) Disk reproducing device
US4434325A (en) Volume control for an audio apparatus
JPH022216B2 (en)
JPH10106160A (en) Signal reproducing circuit for optical disk
US4518925A (en) Signal processing circuits
JPS62112230A (en) Threshold level automatic control circuit
US5126894A (en) Servo circuit for capstan motor
JPH0333944Y2 (en)
KR940001070Y1 (en) Recording position decision circuit for recording device
JP2591184B2 (en) Dropout detection circuit
JPH018026Y2 (en)
US4803676A (en) Circuitry for an audio or video disk player
KR890008933Y1 (en) Arrangement for starting capstan motor
JPS631662B2 (en)
JPH05109182A (en) Optical disk reproducing device
JPH0621048Y2 (en) Focus control device for optical pickup
JPH0422443Y2 (en)
KR100215793B1 (en) A high speed accessing device of disk reproducing apparatus