JPH0333944Y2 - - Google Patents

Info

Publication number
JPH0333944Y2
JPH0333944Y2 JP2349583U JP2349583U JPH0333944Y2 JP H0333944 Y2 JPH0333944 Y2 JP H0333944Y2 JP 2349583 U JP2349583 U JP 2349583U JP 2349583 U JP2349583 U JP 2349583U JP H0333944 Y2 JPH0333944 Y2 JP H0333944Y2
Authority
JP
Japan
Prior art keywords
signal
level
capacitor
time constant
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2349583U
Other languages
Japanese (ja)
Other versions
JPS59130244U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP2349583U priority Critical patent/JPS59130244U/en
Publication of JPS59130244U publication Critical patent/JPS59130244U/en
Application granted granted Critical
Publication of JPH0333944Y2 publication Critical patent/JPH0333944Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Description

【考案の詳細な説明】 この考案は、飛び越し選曲を行なうテープレコ
ーダに関し、曲間検出部の誤動作を防止し、正確
な飛び越し選曲を行なうことを目的とする。
[Detailed Description of the Invention] This invention relates to a tape recorder that performs interlaced music selection, and aims to prevent malfunctions of the inter-track detection section and perform accurate interlaced music selection.

従来、この種テープレコーダには、曲間検出部
にローム社製の型番BA336の集積回路が多用さ
れ、該集積回路を用いたこの種テープレコーダの
1例は、第1図に示すように構成されている。
Conventionally, this type of tape recorder has often used an integrated circuit manufactured by ROHM Co., Ltd., model number BA336, in the track interval detection section, and one example of this type of tape recorder using this integrated circuit has a configuration as shown in Fig. 1. has been done.

同図において、1は録音再生ヘツド、2は切り
換え片が接地された第1録再スイツチであり、録
音接点rがヘツド1の一端に接続され、再生接点
pがヘツド1の他端に接続されている。3は入力
端子が録音接点rに接続された再生イコライザ回
路、4は再生接点pが再生イコライザ回路3の出
力端子に接続された第2録再スイツチであり、録
音接点rにライン入力端子5が接続されている。
6は入力端子がスイツチ4の切り換え片に接続さ
れた雑音低減回路、7は録音接点rが雑音低減回
路6の録音出力端子に接続された第3録再スイツ
チであり、再生接点pが雑音低減回路6の再生出
力端子に接続されている。8はスイツチ7の切り
換え片に接続されたライン出力端子、9は入力端
子がスイツチ7の録音接点rに接続された録音イ
コライザ回路であり、出力端子がスイツチ2の再
生接点pに接続されている。10は出力端子がス
イツチ2の再生接点pに接続された発振回路、1
1は録音接点rが発振回路10の制御端子に接続
された第4録音スイツチであり、切り換え片が接
地されるとともに再生接点pが遊び接点となつて
いる。
In the figure, 1 is a recording/playback head, 2 is a first recording/playback switch whose switching piece is grounded, a recording contact r is connected to one end of the head 1, and a playback contact p is connected to the other end of the head 1. ing. 3 is a reproduction equalizer circuit whose input terminal is connected to the recording contact r, 4 is a second recording/reproduction switch whose reproduction contact p is connected to the output terminal of the reproduction equalizer circuit 3, and the line input terminal 5 is connected to the recording contact r. It is connected.
6 is a noise reduction circuit whose input terminal is connected to the switching piece of the switch 4, 7 is a third recording/reproduction switch whose recording contact r is connected to the recording output terminal of the noise reduction circuit 6, and the reproduction contact p is connected to the noise reduction circuit. It is connected to the reproduction output terminal of the circuit 6. 8 is a line output terminal connected to the switching piece of switch 7, 9 is a recording equalizer circuit whose input terminal is connected to the recording contact r of switch 7, and the output terminal is connected to the playback contact p of switch 2. . 10 is an oscillation circuit whose output terminal is connected to the regeneration contact p of switch 2;
Reference numeral 1 designates a fourth recording switch in which a recording contact r is connected to a control terminal of an oscillation circuit 10, a switching piece is grounded, and a reproduction contact p is an idle contact.

12は曲間検出部13に設けられたローム社製
の型番BA336の集積回路であり、3番ピンすな
わち信号入力ピンaが電流制限用抵抗14を介し
てスイツチ7の切り換え片に接続されている。1
5は信号入力ピンaと接地点との間に設けられた
入力レベル設定用抵抗、16は集積回路12内に
設けられたプリアンプ用の演算増幅器であり、非
反転入力端子(+)が信号入力ピンaに接続さ
れ、反転入力端子(−)が入力抵抗17を介して
4番ピンすなわち負帰還ピンbに接続されてい
る。18は負帰還ピンbと接地点との間に設けら
れた低域時定数決定用コンデンサ、19はアンプ
16の反転入力端子(−)と出力端子との間に設
けられた利得設定用抵抗、20は非反転入力端子
(+)が増幅器16の出力端子に接続された第1
比較器であり、反転入力端子(−)に基準電位端
子21の基準電圧が印加される。
Reference numeral 12 denotes an integrated circuit manufactured by Rohm Co., Ltd., model number BA336, which is provided in the inter-song detection section 13, and the third pin, that is, the signal input pin a, is connected to the switching piece of the switch 7 via the current limiting resistor 14. . 1
5 is an input level setting resistor provided between the signal input pin a and the ground point, 16 is an operational amplifier for the preamplifier provided in the integrated circuit 12, and the non-inverting input terminal (+) is the signal input terminal. The inverting input terminal (-) is connected to the fourth pin, that is, the negative feedback pin b, via the input resistor 17. 18 is a low frequency time constant determining capacitor provided between the negative feedback pin b and the ground point; 19 is a gain setting resistor provided between the inverting input terminal (-) of the amplifier 16 and the output terminal; 20 is a first circuit whose non-inverting input terminal (+) is connected to the output terminal of the amplifier 16;
It is a comparator, and the reference voltage of the reference potential terminal 21 is applied to the inverting input terminal (-).

22はコレクタがコレクタ抵抗23を介して基
準電位端子21に接続されたNPN型の第1トラ
ンジスタであり、エミツタが接地されるとともに
ベースがベース抵抗24を介して基準電位端子2
1に接続されている。25はトランジスタ22の
ベースと集積回路12の6番ピンすなわちミユー
テイングピンcとの間に設けられたバイアス用抵
抗、26はミユーテイングピンcと接地点との間
に設けられたミユーテイング時定数決定用コンデ
ンサ、27は一端が集積回路12の7番ピンすな
わちノイズフイルタピンdに接続されたノイズ吸
収用コンデンサであり、他端が接地されている。
22 is a first NPN transistor whose collector is connected to the reference potential terminal 21 via a collector resistor 23; its emitter is grounded and its base is connected to the reference potential terminal 2 via a base resistor 24;
Connected to 1. 25 is a biasing resistor provided between the base of the transistor 22 and the 6th pin of the integrated circuit 12, that is, the muting pin c, and 26 is a muting time constant determination provided between the muting pin c and the ground point. The noise absorbing capacitor 27 has one end connected to the No. 7 pin of the integrated circuit 12, that is, the noise filter pin d, and the other end is grounded.

28はセツト端子Sが比較器20の出力端子に
接続されたフリツプフロツプであり、リセツト端
子Rが抵抗23を介して基準電位端子21に接続
されている。29はベースが比較器20の出力端
子に接続されるとともにエミツタが接地された
NPN型の第2トランジスタであり、充放電制御
用半導体スイツチを形成する。30はベースがフ
リツプフロツプ28の反転出力端子に接続され
るとともにエミツタが接地されたNPN型の第3
トランジスタであり、フリツプフロツプ28とと
もに充電阻止回路を形成する。31は一端が集積
回路12の2番ピンすなわち検出タイミングピン
eを介して第2、第3トランジスタ29,30の
コレクタに接続された第1時定数用コンデンサで
あり、他端が接地されている。32はコンデンサ
31の一端と電源端子(+B)との間に設けられ
た第1時定数用抵抗であり、コンデンサ31とと
もに第1時定数回路を形成する。
28 is a flip-flop whose set terminal S is connected to the output terminal of the comparator 20, and whose reset terminal R is connected to the reference potential terminal 21 via a resistor 23. The base of 29 was connected to the output terminal of comparator 20, and the emitter was grounded.
This is an NPN type second transistor and forms a semiconductor switch for charge/discharge control. 30 is a third NPN type transistor whose base is connected to the inverting output terminal of the flip-flop 28 and whose emitter is grounded.
It is a transistor and forms a charge blocking circuit together with the flip-flop 28. 31 is a first time constant capacitor whose one end is connected to the collectors of the second and third transistors 29 and 30 via the second pin of the integrated circuit 12, that is, the detection timing pin e, and whose other end is grounded. . 32 is a first time constant resistor provided between one end of the capacitor 31 and the power supply terminal (+B), and together with the capacitor 31 forms a first time constant circuit.

33は非反転出力端子(+)が第2、第3トラ
ンジスタ29,30のコレクタに接続されたシユ
ミツト回路であり、反転入力端子(−)がレベル
設定用抵抗34を介して接地されている。35は
一端がシユミツト回路33の反転入力端子(−)
に接続された入力用抵抗であり、他端が集積回路
12の9番ピンすなわち電源ピンfを介して電源
端子(+B)に接続されている。36は入力端子
がシユミツト回路33の出力端子に接続された第
1インバータ、37はベースがインバータ36の
出力端子に接続されたNPN型の第4トランジス
タであり、エミツタが接地されている。38は一
端が集積回路12の1番ピンすなわちパルス幅設
定ピンgを介してトランジスタ37のコレクタに
接続された第2定数用コンデンサであり、他端が
接地されている。39はコンデンサ38と電源端
子(+B)との間に設けられた第2時定数用抵抗
であり、コンデンサ38とともに第2時定数回路
を形成する。
33 is a Schmitt circuit whose non-inverting output terminal (+) is connected to the collectors of the second and third transistors 29 and 30, and whose inverting input terminal (-) is grounded via a level setting resistor 34. One end of 35 is the inverting input terminal (-) of the Schmitts circuit 33.
The other end is connected to the power supply terminal (+B) via the 9th pin of the integrated circuit 12, that is, the power supply pin f. 36 is a first inverter whose input terminal is connected to the output terminal of the Schmitt circuit 33; 37 is a fourth NPN transistor whose base is connected to the output terminal of the inverter 36; and whose emitter is grounded. A second constant capacitor 38 has one end connected to the collector of the transistor 37 via the No. 1 pin of the integrated circuit 12, that is, the pulse width setting pin g, and the other end is grounded. 39 is a second time constant resistor provided between the capacitor 38 and the power supply terminal (+B), and together with the capacitor 38 forms a second time constant circuit.

40は反転入力端子(−)がトランジスタ37
のコレクタに接続された第2比較器であり、非反
転入力端子(+)がレベル設定用抵抗41を介し
て接地されている。42は比較器40の非反転入
力端子(+)と電源ピンfとの間に設けられた比
較器40の入力用抵抗、43は一方の入力端子が
シユミツト回路33の出力端子に接続されたナン
ドゲートであり、他方の入力端子がシユミツト回
路33の反転入力端子(−)および比較器40の
出力端子に接続されている。44は入力端子がナ
ンドゲート43の出力端子に接続された第2イン
バータであり、シユミツト回路33、比較器4
0、ナンドゲート43とともに信号発生回路を形
成する。
40, the inverting input terminal (-) is the transistor 37
The second comparator is connected to the collector of the second comparator, and its non-inverting input terminal (+) is grounded via a level setting resistor 41. 42 is an input resistor of the comparator 40 provided between the non-inverting input terminal (+) of the comparator 40 and the power supply pin f, and 43 is a NAND gate whose one input terminal is connected to the output terminal of the Schmitt circuit 33. The other input terminal is connected to the inverting input terminal (-) of the Schmitt circuit 33 and the output terminal of the comparator 40. 44 is a second inverter whose input terminal is connected to the output terminal of the NAND gate 43;
0, forms a signal generation circuit together with the NAND gate 43.

45は一端が集積回路12の8番ピンすなわち
信号出力ピンhを介してインバータ44の出力端
子に接続された出力用抵抗、46はベースが抵抗
45の他端に接続されたNPN型の第5トランジ
スタであり、エミツタが接地されるとともにコレ
クタがコレクタ抵抗47を介して電源端子(+
B)に接続されている。
45 is an output resistor whose one end is connected to the output terminal of the inverter 44 via the No. 8 pin of the integrated circuit 12, that is, the signal output pin h, and 46 is an NPN type fifth resistor whose base is connected to the other end of the resistor 45. It is a transistor whose emitter is grounded and whose collector is connected to the power supply terminal (+
B).

48は入力端子jがトランジスタ46のコレク
タに接続された機構制御部であり、マイクロコン
ピユータにより形成され、ソフト処理により機構
部を制御する。
Reference numeral 48 denotes a mechanism control section whose input terminal j is connected to the collector of the transistor 46, which is formed by a microcomputer and controls the mechanism section through software processing.

なお、iは集積回路12の5番ピンすなわち接
地ピンである。
Note that i is the fifth pin of the integrated circuit 12, that is, the ground pin.

そして電源が投入されると、フリツプフロツプ
28がリセツトされ、反転出力端子からハイレ
ベルの出力信号が出力され、該信号によりトラン
ジスタ30がオンしてコンデンサ31の充電が阻
止される。また、コンデンサ26が充電された後
にトランジスタ22がオンし比較器20の反転入
力端子(−)に基準信号が印加される。
When the power is turned on, the flip-flop 28 is reset and a high level output signal is output from the inverting output terminal, which turns on the transistor 30 and prevents the capacitor 31 from being charged. Further, after the capacitor 26 is charged, the transistor 22 is turned on and the reference signal is applied to the inverting input terminal (-) of the comparator 20.

一方、電源の投入時には信号入力ピンaに信号
が入力されないため比較器20の出力信号、すな
わち比較信号はローレベルに保持され、トランジ
スタ29がオフする。
On the other hand, when the power is turned on, since no signal is input to the signal input pin a, the output signal of the comparator 20, that is, the comparison signal is held at a low level, and the transistor 29 is turned off.

そしてコンデンサ31が充電されないため、シ
ユミツト回路33の出力信号はローレベルに保持
され、トランジスタ37がオンしてコンデンサ3
8の充電が阻止され、コンデンサ38が充電され
ないため比較器40の出力信号がハイレベルに保
持され、ナンドゲート43の出力信号がハイレベ
ルに保持される。
Since the capacitor 31 is not charged, the output signal of the Schmitt circuit 33 is held at a low level, and the transistor 37 is turned on to charge the capacitor 3.
Since the capacitor 38 is not charged, the output signal of the comparator 40 is held at a high level, and the output signal of the NAND gate 43 is held at a high level.

さらにナンドゲート43の出力信号がハイレベ
ルに保持されるため信号出力ピンhがローレベル
に保持され、トランジスタ46がオフして機構制
御部48の入力端子jにハイレベルの信号が入力
される。
Further, since the output signal of the NAND gate 43 is held at a high level, the signal output pin h is held at a low level, the transistor 46 is turned off, and a high level signal is input to the input terminal j of the mechanism control section 48.

つぎに、飛び越し選曲を行なうために、機構部
を選曲モードにすると、スイツチ2,4,7,1
1が再生接点pに切り換わり、テープが早送りま
たは巻き戻し再生され、信号入力ピンaに再生信
号が入力される。
Next, in order to perform skip song selection, when the mechanism section is set to song selection mode, switches 2, 4, 7, 1 are activated.
1 switches to playback contact p, the tape is played back in fast forward or rewind, and a playback signal is input to signal input pin a.

そして再生信号の最初の有曲に達するまでは、
比較信号がローレベルに保持され、トランジスタ
46がオフし続けるとともに、コンデンサ27に
より短時間のノイズ信号が吸収され、比較信号の
レベル変化が阻止される。
Until the first track of the playback signal is reached,
The comparison signal is held at a low level, transistor 46 remains off, and short-term noise signals are absorbed by capacitor 27, preventing the comparison signal from changing in level.

つぎに、再生信号の有曲に達すると、比較信号
がハイレベルになり、コンデンサ27が充電され
た後、フリツプフロツプ28がセツトされ、トラ
ンジスタ30がオフする。このとき、比較信号に
よりトランジスタ29がオンし、コンデンサ31
の充電は阻止され、トランジスタ46がオフし続
ける。
Next, when the reproduced signal reaches a high level, the comparison signal becomes high level, the capacitor 27 is charged, the flip-flop 28 is set, and the transistor 30 is turned off. At this time, the comparison signal turns on the transistor 29, and the capacitor 31
charging is prevented and transistor 46 remains off.

さらに、再生信号の有曲から無曲への変化によ
り、比較信号がハイレベルからローレベルに変化
してトランジスタ29がオフし、コンデンサ31
が充電される。
Furthermore, due to the change in the playback signal from a tracked state to a non-tracked state, the comparison signal changes from a high level to a low level, the transistor 29 is turned off, and the capacitor 31
is charged.

そしてコンデンサ31の所定充電によりシユミ
ツト回路33の出力信号がハイレベルになり、ト
ランジスタ37がオフしてコンデンサ38が充電
され、コンデンサ31の所定充電後からコンデン
サ38の所定充電までの間ナンドゲート43の出
力信号がローレベルになるため、信号出力ピンh
からハイレベルのパルス信号が出力され、該パル
ス信号によりトランジスタ46が所定期間オン
し、機構制御部48の入力端子jへの出力信号は
所定期間だけローレベルになる。
Then, by predetermined charging of the capacitor 31, the output signal of the Schmitt circuit 33 becomes high level, the transistor 37 is turned off, the capacitor 38 is charged, and the output of the NAND gate 43 is output from the predetermined charge of the capacitor 31 until the predetermined charge of the capacitor 38. Since the signal becomes low level, the signal output pin h
A high-level pulse signal is output from , the transistor 46 is turned on for a predetermined period of time, and the output signal to the input terminal j of the mechanism control section 48 becomes low level for a predetermined period of time.

さらに、再生信号がつぎの有曲から無曲に変化
したときにも、比較信号がハイレベルからローレ
ベルに変化し、コンデンサ31,38が順次に充
電され、トランジスタ46が所定期間オンし、入
力端子jへの出力信号は所定期間だけローレベル
になる。
Furthermore, when the playback signal changes from the next song to no song, the comparison signal changes from high level to low level, capacitors 31 and 38 are sequentially charged, transistor 46 is turned on for a predetermined period, and the input The output signal to terminal j becomes low level for a predetermined period.

以降同様の動作のくり返しにより、入力端子j
への出力信号は、再生信号の有曲から無曲への変
化により所定期間ローレベルになる。
After that, by repeating the same operation, the input terminal j
The output signal to becomes low level for a predetermined period of time due to the change of the playback signal from the song presence to the no song presence.

なお、コンデンサ31,38などにより、無曲
の間が100msec以上の所定無曲期間でなければ、
信号出力ピンhからはパルス信号が出力されな
い。
Note that if the no-music period is not a specified no-music period of 100 msec or more due to the capacitors 31, 38, etc.
No pulse signal is output from the signal output pin h.

そして機構制御部48のマイクロコンピユータ
は、入力端子jにローレベルの出力信号が入力さ
れる毎に、カウンタに設定された飛び越し数を1
だけ減算し、カウンタの数値が零になつてちき
に、選曲終了命令を出力し、機構部を選曲モード
から再生モードに制御し、飛び越し選曲を終了す
る。
The microcomputer of the mechanism control unit 48 increases the number of jumps set in the counter by 1 every time a low level output signal is input to the input terminal j.
When the counter value reaches zero, a music selection end command is output, the mechanism is controlled from the music selection mode to the playback mode, and the skip music selection is ended.

なお、入力端子jにローレベルの出力信号が入
力されないときおよび、カウンタの数値が零でな
いときは、機構部を選曲モードに保持する。
Note that when a low-level output signal is not input to the input terminal j and when the counter value is not zero, the mechanical section is held in the music selection mode.

ところで再生信号の有曲から無曲への変化毎
に、コンデンサ27は集積回路12の内部回路を
介して放電するが、内部回路のインピーダンスが
高いため、容易には放電できず、コンデンサ27
の放電が不完全になる。
By the way, the capacitor 27 is discharged through the internal circuit of the integrated circuit 12 every time the playback signal changes from a tracked state to a non-tracked state. However, because the impedance of the internal circuit is high, the capacitor 27
discharge becomes incomplete.

そしてコンデンサ27の放電が不完全になるた
め、ノイズ信号を吸収するノイズフイルタ効果
が、再生信号の2回目以降の無曲から有曲への変
化の間には弱まり、曲間検出部13が誤動作する
欠点がある。
Since the capacitor 27 is not fully discharged, the noise filter effect that absorbs the noise signal is weakened during the second and subsequent changes in the reproduced signal from no song to a song, causing the inter-song detection section 13 to malfunction. There are drawbacks to doing so.

この考案は前記の点に留意してなされたもので
あり、曲間検出部に、選曲等の再生信号と基準信
号とを比較し、前記再生信号の有曲、無曲により
ハイレベル、ローレベルそれぞれの比較信号を出
力する比較器と、該比較器の出力端子に接続され
ノイズ信号による前記比較信号のレベル変化を阻
止するノイズ吸収用コンデンサと、ハイレベルの
前記比較信号によりオンし、ローレベルの前記比
較信号によりオフする充放電制御用半導体スイツ
チと、該半導体スイツチのオンにより放電される
とともにオフにより充電される第1時定数用コン
デンサと、前記比較信号が最初にハイレベルにな
るまでの間前記第1時定数用コンデンサの充電を
阻止する充電阻止回路と、前記第1時定数用コン
デンサの所定充電によりオフからオンに変化し、
出力信号がハイレベルからローレベルに変化する
出力用半導体スイツチと、前記第1時定数用コン
デンサの所定充電後の充電期間に充電される第2
時定数用コンデンサと、前記第1時定数用コンデ
ンサの所定充電から前記第2時定数用コンデンサ
の所定充電までの間ハイレベルのパルス信号を出
力する信号発生回路と、前記パルス信号を出力す
る信号発生回路と、前記パルス信号によりオンし
前記ノイズ吸収用コンデンサを短絡接地する放電
路用半導体スイツチとを設け、かつ、機構制御部
に、前記出力信号のハイレベルからローレベルへ
の変化を検知するレベル検知手段と、前記出力信
号のローレベル期間が所定無曲期間以上のときに
計数パルスを出力する期間計測手段と、前記計数
パルスを計数し所定の飛び越し数に達したときに
機構部を選曲モードから再生モードに制御する制
御手段とを有するマイクロコンピユータを設けた
テープレコーダを提供するものである。
This idea was made with the above points in mind, and includes a song interval detection section that compares a playback signal such as a song selection with a reference signal, and determines whether the playback signal has a high level or a low level depending on whether a song is present or not. A comparator that outputs each comparison signal, a noise absorbing capacitor that is connected to the output terminal of the comparator and prevents a change in the level of the comparison signal due to a noise signal, and a capacitor that is turned on by the comparison signal at a high level and outputs a low level signal. a semiconductor switch for charge/discharge control that is turned off by the comparison signal; a first time constant capacitor that is discharged when the semiconductor switch is turned on and charged when the semiconductor switch is turned off; a charge blocking circuit that prevents charging of the first time constant capacitor; and a charge blocking circuit that prevents charging of the first time constant capacitor;
an output semiconductor switch whose output signal changes from high level to low level; and a second time constant capacitor that is charged during a predetermined charging period after the first time constant capacitor is charged.
a time constant capacitor; a signal generation circuit that outputs a high-level pulse signal from a predetermined charge of the first time constant capacitor to a predetermined charge of the second time constant capacitor; and a signal that outputs the pulse signal. A generating circuit and a discharge path semiconductor switch that is turned on by the pulse signal to short-circuit and ground the noise absorbing capacitor are provided, and the mechanism control section is configured to detect a change in the output signal from a high level to a low level. level detecting means; period measuring means for outputting a counting pulse when the low level period of the output signal is longer than a predetermined non-musical period; The present invention provides a tape recorder equipped with a microcomputer having control means for controlling the playback mode from the playback mode.

したがつて、この考案のテープレコーダによる
と、再生信号の有曲から無曲への変化毎に、放電
路用半導体スイツチがオンしてノイズ吸収用コン
デンサが短絡接地されるため、該コンデンサを完
全放電して曲間検出部の誤動作を防止し、正確な
飛び越し選曲を行なうことができるのである。
Therefore, according to the tape recorder of this invention, each time the playback signal changes from a tracked state to a non-tracked state, the semiconductor switch for the discharge path is turned on and the noise absorbing capacitor is short-circuited to ground. By discharging the battery, it is possible to prevent the inter-track detecting section from malfunctioning, and to perform accurate skip selection.

つぎに、この考案を、その1実施例を示した第
2図とともに詳細に説明する。
Next, this invention will be explained in detail with reference to FIG. 2 showing one embodiment thereof.

同図において、第1図と同一記号は同一もしく
は相当するものを示し、異なる点はつぎの点であ
る。
In this figure, the same symbols as those in FIG. 1 indicate the same or equivalent parts, and the differences are as follows.

すなわち、トランジスタ46のベースをベース
抵抗46を介して検出タイミングピンeに接続す
るとともに、信号出力ピンhにベース抵抗50を
介して放電路用半導体スイツチ、すなわちNPN
型の第6トランジスタ51のベースを接続し、該
トランジスタ51のエミツタを接地するととも
に、コレクタをノイズフイルタピンdに接続した
点である。
That is, the base of the transistor 46 is connected to the detection timing pin e via the base resistor 46, and the semiconductor switch for discharge path, that is, NPN, is connected to the signal output pin h via the base resistor 50.
The base of the sixth transistor 51 of the same type is connected, the emitter of the transistor 51 is grounded, and the collector is connected to the noise filter pin d.

また、機構制御部48の代わりに機構制御部5
2を設け、該制御部52のマイクロコンピユータ
により、出力信号のハイレベルからローレベルへ
の変化を検知するとともに、出力信号のローレベ
ル期間が100msec以上の所定無曲期間以上であれ
ば計数パルスを出力し、さらに、計数パルスが入
力される毎にカウンタに設定された飛び越し数か
ら1を減算し、カウンタが零になると選曲終了命
令を出力して機構部を選曲モードから再生モード
に制御するようにした点である。
Also, the mechanism control section 5 may be replaced with the mechanism control section 48.
2 is provided, and the microcomputer of the control unit 52 detects a change in the output signal from a high level to a low level, and outputs a counting pulse if the low level period of the output signal is longer than a predetermined non-track period of 100 msec or more. Furthermore, each time a counting pulse is input, 1 is subtracted from the jump number set in the counter, and when the counter reaches zero, a song selection end command is output to control the mechanism from the song selection mode to the playback mode. This is the point I made.

そして、再生信号の有曲から無曲への変化によ
りコンデンサ31が所定充電される毎に、トラン
ジスタ46がオフからオンに変化し、機構制御部
52の入力端子jに入力される出力信号は、ハイ
レベルからローレベルに変化する。
Then, each time the capacitor 31 is charged to a predetermined value due to a change in the playback signal from a tracked state to a non-tracked state, the transistor 46 changes from off to on, and the output signal input to the input terminal j of the mechanism control section 52 is as follows. Changes from high level to low level.

また、再生信号の無曲から有曲への変化によ
り、信号出力ピンhからハイレベルのパルス信号
が出力される毎に、トランジスタ51がオンして
コンデンサ27が放電接地され、コンデンサ27
が完全放電し、コンデンサ27のノイズフイルタ
効果が弱まることがなく、曲間検出部13の誤動
作を防止することができる。
Furthermore, each time a high-level pulse signal is output from the signal output pin h due to a change in the playback signal from non-track to track, the transistor 51 is turned on and the capacitor 27 is discharged and grounded.
is completely discharged, the noise filtering effect of the capacitor 27 is not weakened, and malfunction of the song interval detection section 13 can be prevented.

そして機構制御部52は、入力端子jにローレ
ベルの出力信号が入力される毎にローレベル期間
を計測し、無曲のときにのみカウンタの数値を1
だけ減算し、カウンタの数値が零になり、所望の
飛び越し数に達したときに、機構部を選曲モード
から再生モードに制御する。
Then, the mechanism control unit 52 measures the low level period every time a low level output signal is input to the input terminal j, and sets the value of the counter to 1 only when there is no song.
When the value on the counter becomes zero and the desired number of skips is reached, the mechanism is controlled from the music selection mode to the playback mode.

したがつて前記実施例によると、トランジスタ
51、抵抗49,50を第1図に追加するととも
に、第1図の機構制御部48のマイクロコンピユ
ータのソフト処理を変更して機構制御部52を形
成することにより、安価かつ簡単にコンデンサ2
7を完全放電してノイズフイルタ効果の低下を防
止し、曲間検出部13の誤動作を防止して正確な
飛び越し選曲を行なうことができる。
Therefore, according to the embodiment, the transistor 51 and the resistors 49 and 50 are added to those shown in FIG. 1, and the software processing of the microcomputer of the mechanism control section 48 in FIG. 1 is changed to form the mechanism control section 52. By this, capacitor 2 can be installed cheaply and easily.
7 can be completely discharged to prevent deterioration of the noise filter effect and prevent malfunction of the song interval detection section 13, thereby making it possible to perform accurate skip song selection.

なお、簡易な方法としては、トランジスタ51
の代わりにインピーダンス素子を設けることも考
えられる。
Note that as a simple method, the transistor 51
It is also conceivable to provide an impedance element instead.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のテープレコーダの結線図、第2
図はこの考案のテープレコーダの1実施例の結線
図である。 12……集積回路、13……曲間検出部、2
0,40……比較器、22,29,30,37,
46,51……トランジスタ、27……ノイズ吸
収用コンデンサ、28……フリツプフロツプ、3
1,38……第1、第2時定数用コンデンサ、3
3……シユミツト回路、52……機構制御部。
Figure 1 is a wiring diagram of a conventional tape recorder, Figure 2 is a wiring diagram of a conventional tape recorder.
The figure is a wiring diagram of one embodiment of the tape recorder of this invention. 12... integrated circuit, 13... song interval detection section, 2
0, 40... Comparator, 22, 29, 30, 37,
46, 51...Transistor, 27...Noise absorption capacitor, 28...Flip-flop, 3
1, 38... Capacitor for first and second time constants, 3
3...Schmitt circuit, 52...mechanism control section.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 曲間検出部に、選曲時の再生信号と基準信号と
を比較し、前記再生信号の有曲、無曲によりハイ
レベル、ローレベルそれぞれの比較信号を出力す
る比較器と、該比較器の出力端子に接続されノイ
ズ信号による前記比較信号のレベル変化を阻止す
るノイズ吸収用コンデンサと、ハイレベルの前記
比較信号によりオンし、ローレベルの前記比較信
号によりオフする充放電制御用半導体スイツチ
と、該半導体スイツチのオンにより放電されると
ともにオフにより充電される第1時定数用コンデ
ンサと、前記比較信号が最初にハイレベルになる
までの間前記第1時定数用コンデンサの充電を阻
止する充電阻止回路と、前記第1時定数用コンデ
ンサの所定充電によりオフからオンに変化し、出
力信号がハイレベルからローレベルに変化する出
力用半導体スイツチと、前記第1時定数用コンデ
ンサの所定充電後の充電期間に充電される第2時
定数用コンデンサと、前記第1時定数用コンデン
サの所定充電から前記第2時定数用コンデンサの
所定充電までの間ハイレベルのパルス信号を出力
する信号発生回路と、前記パルス信号によりオン
し前記ノイズ吸収用コンデンサを短絡接地する放
電路用半導体スイツチとを設け、かつ、機構制御
部に、前記出力信号のハイレベルからローレベル
への変化を検知するレベル検知手段と、前記出力
信号のローレベル期間が所定無曲期間以上のとき
に計数パルスを出力する期間計測手段と、前記計
数パルスを計数し所定の飛び越し数に達したとき
に機構部を選曲モードから再生モードに制御する
制御手段とを有するマイクロコンピユータを設け
たテープレコーダ。
The inter-song detection section includes a comparator that compares a playback signal at the time of song selection with a reference signal and outputs high-level and low-level comparison signals depending on whether the playback signal has a song or not, and the output of the comparator. a noise absorbing capacitor connected to the terminal to prevent a level change of the comparison signal due to a noise signal; a charge/discharge control semiconductor switch that is turned on by the comparison signal at a high level and turned off by the comparison signal at a low level; a first time constant capacitor that is discharged when the semiconductor switch is turned on and charged when the semiconductor switch is turned off; and a charge blocking circuit that prevents charging of the first time constant capacitor until the comparison signal first becomes high level. and an output semiconductor switch that changes from OFF to ON by predetermined charging of the first time constant capacitor, and whose output signal changes from high level to low level, and charging after predetermined charging of the first time constant capacitor. a second time constant capacitor that is charged during a period, and a signal generation circuit that outputs a high-level pulse signal from a predetermined charge of the first time constant capacitor to a predetermined charge of the second time constant capacitor; a semiconductor switch for a discharge path that is turned on by the pulse signal to short-circuit and ground the noise absorbing capacitor; and a level detection means for detecting a change in the output signal from a high level to a low level in the mechanism control section; , a period measuring means for outputting a counting pulse when the low level period of the output signal is equal to or longer than a predetermined non-musical period; and a period measuring means for counting the counting pulse and switching the mechanical section from the song selection mode to the playback mode when a predetermined number of jumps is reached. A tape recorder equipped with a microcomputer having a control means for controlling.
JP2349583U 1983-02-19 1983-02-19 tape recorder Granted JPS59130244U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2349583U JPS59130244U (en) 1983-02-19 1983-02-19 tape recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2349583U JPS59130244U (en) 1983-02-19 1983-02-19 tape recorder

Publications (2)

Publication Number Publication Date
JPS59130244U JPS59130244U (en) 1984-09-01
JPH0333944Y2 true JPH0333944Y2 (en) 1991-07-18

Family

ID=30154576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2349583U Granted JPS59130244U (en) 1983-02-19 1983-02-19 tape recorder

Country Status (1)

Country Link
JP (1) JPS59130244U (en)

Also Published As

Publication number Publication date
JPS59130244U (en) 1984-09-01

Similar Documents

Publication Publication Date Title
JPH0333944Y2 (en)
US4518925A (en) Signal processing circuits
JPH0333945Y2 (en)
JPH0422443Y2 (en)
JPH0233302Y2 (en)
JPS6235Y2 (en)
JPS5914912Y2 (en) Radio signal recording part detection circuit of tape recorder
JPH018026Y2 (en)
JPH0650825Y2 (en) Data signal recording / reproducing device for video tape recorder
JPS624913Y2 (en)
JPS6336506Y2 (en)
JPH0232694B2 (en) JOHOKIROKUSAISEIKI
KR920005271B1 (en) Vtr format discriminating circuit by using reproduced f.m. signal
JPS604268Y2 (en) magnetic recording and playback device
JPS6132737B2 (en)
KR910002718Y1 (en) Mike recording control device
JPH0320892Y2 (en)
JPS58164040A (en) Non-recording section detecting device
KR900010886Y1 (en) Automatic rewinding and reproducing circuit
KR890000153Y1 (en) Tape record and reproducing and detecting circuit
KR890003679Y1 (en) Tracking device of image record reproducer
JPS6128249Y2 (en)
JPS6030831Y2 (en) Tape recorder control circuit
JPS6144264Y2 (en)
JPS6325549Y2 (en)