JPS6341836Y2 - - Google Patents

Info

Publication number
JPS6341836Y2
JPS6341836Y2 JP3848880U JP3848880U JPS6341836Y2 JP S6341836 Y2 JPS6341836 Y2 JP S6341836Y2 JP 3848880 U JP3848880 U JP 3848880U JP 3848880 U JP3848880 U JP 3848880U JP S6341836 Y2 JPS6341836 Y2 JP S6341836Y2
Authority
JP
Japan
Prior art keywords
gate
current
transformer
thyristor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3848880U
Other languages
Japanese (ja)
Other versions
JPS56141583U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3848880U priority Critical patent/JPS6341836Y2/ja
Publication of JPS56141583U publication Critical patent/JPS56141583U/ja
Application granted granted Critical
Publication of JPS6341836Y2 publication Critical patent/JPS6341836Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)
  • Thyristor Switches And Gates (AREA)

Description

【考案の詳細な説明】 本考案はサイリスタのゲート制御回路の改良に
係り、特に信頼性の向上に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement of a thyristor gate control circuit, and particularly to improved reliability.

一般にゲートターンオフサイリスタ(以下
GTOと略称する)は通常の3端子サイリスタ素
子と比較して自己消弧形素子の利点を有し、また
トランジスタ素子と比較して比較的大電流が通電
できること及びターンオン時、ターンオフ時にの
み正及び負のゲートパルスを与えることにり通電
を制御できる利点から広く使用されている。第1
図は従来のGTOを用いたゲート制御回路の一例
を示す図、第2図は第1図のゲート回路の各部の
波形図である。
Generally gate turn-off thyristor (below
GTO (abbreviated as GTO) has the advantage of being a self-extinguishing element compared to a normal three-terminal thyristor element, and can carry a relatively large current compared to a transistor element, and has positive and negative current only during turn-on and turn-off. It is widely used because it has the advantage of being able to control energization by applying a negative gate pulse. 1st
The figure shows an example of a gate control circuit using a conventional GTO, and FIG. 2 is a waveform diagram of each part of the gate circuit shown in FIG.

第1図において1はGTO、2は両波整流用の
第1のトランス、3,4は第1のトランス2の1
次巻線2aに印加されるオンパルスの2次巻線2
b,2c出力を両波整流するダイオードである。
そしてこの両波整流出力の負極をGTO1のカソ
ードK、正極を抵抗5を介してGTO1のゲート
Gに接続しオンゲート電流IONを与えるようにし
ている。また第2のトランス6の1次巻線6aに
印加されるオフパルスの2次巻線6b出力をオフ
パルスに同期して閉成するスイツチ7を介して
GTO1のゲートGおよびカソードK間にオフゲ
ート電流IOFFとして与える。第2図において、a
及びbはGTO運転時のオンパルス及びオフパル
スを示し時刻t1,t2,t3の間のオンからオフへ移
る過程を拡大してc,d,e,fに示している。
cはオンパルス、dはオンゲート電流ION、eは
オフゲート電流IOFFfはオンゲート電流ION及びオ
フゲート電流IOFFを合成したゲート電流IGを示す
ものである。時刻t1乃至t2の間は図示cのオンパ
ルスを第1のトランス2及びダイオード3,4に
よつて両波整流しオンゲート電流IONとして流し
ている。時刻t2にてオンパルスが止められ、オフ
パルスが与えられたとする。この時、このオフパ
ルスに同期してスイツチ7が閉となり、オフゲー
ト電流が巻線6b−GTO1のカソードK−GTO
1のゲートG−スイツチ7−巻線6bの経路で流
れるが、GTO1がターンオフ特性を回復にする
に従いそのカソードK、ゲートG間のインピーダ
ンスが高くなり、第1図に図示のようにカソード
Kは正極、ゲートGは負極の極性にて電圧を生じ
る。他方この電圧によりオフゲート電流の一部が
オンゲート回路を構成する両波整流回路にも流
れ、第2のトランスの2次巻線6b−第1のトラ
ンス2の2次側センタータツプから各2次巻線2
b,2c−ダイオード3,4−抵抗5−スイツチ
7−第2のトランス6の2次巻線6bの経路に従
つて流れる。第1のトランス2の2次回路を構成
する巻線2b,2cが完全に密に結合されていれ
ばこの時の電流により磁束を生じることはない
が、巻線のアンバランス及びダイオード3,4を
含む回路のインピーダンスのアンバランスにより
磁束を生じてしまう。この結果、時刻t3以後のオ
ンゲート電流IONに示されているような電流が流
れ、第2図fに示すようなゲート電流IGとなる。
fに図示斜線で示されている部分の電流IG′は誤
点弧信号となりGTO1をターンオフさせたにも
拘らず、直にターンオンしてしまうという欠点を
生じる。
In Figure 1, 1 is the GTO, 2 is the first transformer for double-wave rectification, and 3 and 4 are the 1st transformers of the first transformer 2.
On-pulse secondary winding 2 applied to the secondary winding 2a
This is a diode that performs double-wave rectification of the b and 2c outputs.
The negative terminal of this double-wave rectified output is connected to the cathode K of the GTO 1, and the positive terminal is connected to the gate G of the GTO 1 via a resistor 5 to provide an on-gate current I ON . Further, the secondary winding 6b output of the off pulse applied to the primary winding 6a of the second transformer 6 is connected via a switch 7 that closes the output in synchronization with the off pulse.
An off-gate current I OFF is applied between the gate G and cathode K of GTO1. In Figure 2, a
and b indicate on-pulses and off-pulses during GTO operation, and the process of transition from on to off between times t 1 , t 2 , and t 3 is enlarged and shown in c, d, e, and f.
c is an on-gate current, d is an on-gate current I ON , e is an off-gate current I OFF , and f is a gate current I G that is a combination of an on-gate current I ON and an off-gate current I OFF . Between times t 1 and t 2 , the on-pulse shown in the figure c is double-wave rectified by the first transformer 2 and diodes 3 and 4, and is caused to flow as an on-gate current I ON . Assume that the on-pulse is stopped at time t2 and an off-pulse is applied. At this time, switch 7 is closed in synchronization with this off-pulse, and the off-gate current is applied to the cathode K-GTO of winding 6b-GTO1.
However, as GTO1 recovers its turn-off characteristics, the impedance between its cathode K and gate G increases, and as shown in FIG. The positive electrode and the gate G generate a voltage with negative polarity. On the other hand, due to this voltage, a part of the off-gate current also flows to the double-wave rectifier circuit constituting the on-gate circuit, and it flows from the secondary winding 6b of the second transformer to the secondary side center tap of the first transformer 2 to each secondary Winding 2
b, 2c - diodes 3, 4 - resistor 5 - switch 7 - secondary winding 6b of the second transformer 6. If the windings 2b and 2c constituting the secondary circuit of the first transformer 2 are completely tightly coupled, the current at this time will not generate magnetic flux, but the unbalance of the windings and the diodes 3 and 4 Magnetic flux is generated due to unbalanced impedance of the circuit including the magnetic flux. As a result, a current as shown in the on-gate current I ON after time t3 flows, resulting in a gate current IG as shown in FIG. 2f.
The current I G ' in the shaded area in the figure f becomes an erroneous ignition signal, resulting in the disadvantage that the GTO 1 is turned on immediately even though it was turned off.

本考案は以上述べた欠点に鑑みてなされたもの
で、両波整流回路を構成するそれぞれの巻線に対
し直列にバランス用の抵抗を介挿することによ
り、両波整流用のトランス内に磁束を生じること
を防止し、それによつて信頼性の高いゲート制御
回路を提供することを目的とするものである。
The present invention was developed in view of the above-mentioned drawbacks, and by inserting a balancing resistor in series with each winding that constitutes the double-wave rectifier circuit, magnetic flux is reduced within the double-wave rectifier transformer. The purpose of this invention is to provide a highly reliable gate control circuit.

以下本考案の一実施例を第3図に示す回路図、
第4図に示す波形図を参照して詳細に説明する。
なお第1、第2各図と同一部分には同一符号を付
して示す。第3図が第1図と異なる点はオンゲー
ト回路を構成する両波整流回路の各ダイオード
3,4に直列に抵抗8,9を介挿したことにあ
る。第3図に示す回路図によれば時刻t1乃至t2
オンゲート電流IONが流れている期間は第1図と
同様に作用するが、時刻t2にてオフパルスが与え
られた後の作用が異なる。すなわち、このオフパ
ルスに同期してスイツチ7が閉となりオフゲート
電流IOFFが第2のトランス6の2次巻線6b−
GTO1のカソードK−GTO1のゲートG−スイ
ツチ7−上記2次巻線6bの経路で流れ、その一
部が第2のトランス6の2次巻線6b−第1のト
ランス2の2次側センタータツプから各2次巻線
2b,2c−ダイオード3,4−抵抗8,9−ス
イツチ7−第2のトランス6の2次巻線6bの経
路で流れる。この時、抵抗8及び抵抗9にて両経
路に流れる電流のバランスをとることにより、第
1のトランス2の各2次巻線2b,2cを有する
この第1のトランス2内に磁束の発生を阻止する
ことができる。従つて、この両波整流回路内に著
えられるエネルギーがなくなるため第4図d,
e,fに示すオンゲート電流ION、オフゲート電
流IOFF、ゲート電流IGのように誤点弧信号を生じ
ることがなく高信頼性を得られる。
The following is a circuit diagram of an embodiment of the present invention shown in FIG.
This will be explained in detail with reference to the waveform diagram shown in FIG.
Note that the same parts as in the first and second figures are designated by the same reference numerals. The difference between FIG. 3 and FIG. 1 is that resistors 8 and 9 are inserted in series with the diodes 3 and 4 of the double-wave rectifier circuit constituting the on-gate circuit. According to the circuit diagram shown in Fig. 3, the effect is the same as in Fig. 1 during the period when the on-gate current I ON is flowing from time t1 to t2 , but the effect after the off-pulse is applied at time t2 . are different. That is, the switch 7 is closed in synchronization with this off-pulse, and the off-gate current I OFF changes to the secondary winding 6b- of the second transformer 6.
It flows through the path of cathode K of GTO 1 - gate G of GTO 1 - switch 7 - secondary winding 6b, and part of it flows through secondary winding 6b of second transformer 6 - secondary center of first transformer 2. The current flows from the tap through the paths of the secondary windings 2b, 2c, the diodes 3, 4, the resistors 8, 9, the switch 7, and the secondary winding 6b of the second transformer 6. At this time, by balancing the current flowing in both paths with the resistor 8 and the resistor 9, magnetic flux is generated within the first transformer 2 having the respective secondary windings 2b and 2c of the first transformer 2. can be prevented. Therefore, since there is no significant energy in this double-wave rectifier circuit, Fig. 4d,
High reliability can be obtained without generating false firing signals like the on-gate current I ON , off-gate current I OFF , and gate current I G shown in e and f.

なお上記実施例はGTOのゲート制御回路につ
いて説明したが、このゲート制御回路の適用例は
必ずしもGTOに限られないことは明らかである。
すなわちゲート補助サイリスタ或は通常の3端子
サイリスタ素子においても上記実施例と同様のゲ
ート制御回路にてゲートG、カソードK間に逆バ
イアス電圧を印加する構成に対しても用い得、同
様の効果を奏することができる。
Note that although the above embodiment has been described with respect to a GTO gate control circuit, it is clear that the application example of this gate control circuit is not necessarily limited to the GTO.
In other words, it can be used in a gate auxiliary thyristor or a normal three-terminal thyristor element in which a reverse bias voltage is applied between the gate G and cathode K using the same gate control circuit as in the above embodiment, and the same effect can be obtained. can play.

以上詳述したように本考案はゲート制御回路の
一部を構成するオンゲート電流を与える両波整流
回路内の巻線に対し、直列にバランス用の抵抗を
介挿することにより誤点弧信号を抑制することが
できまた両波整流回路のバランスをとるための抵
抗及びゲートパルスを伝達するトランスに特殊な
ものを用いる必要がなく信頼性が高く、コストも
安価なゲート制御回路を提供することができる。
As detailed above, the present invention eliminates false firing signals by inserting a balancing resistor in series with the windings in the double-wave rectifier circuit that provides the on-gate current and constitutes a part of the gate control circuit. It is also possible to provide a gate control circuit that is highly reliable and inexpensive, since it does not require the use of special resistors for balancing a double-wave rectifier circuit and a transformer for transmitting gate pulses. can.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のサイリスタのゲート制御回路の
一例を示す回路図、第2図は第1図に示す回路の
波形図、第3図は本考案の一実施例の回路図、第
4図は上記実施例の各部の波形図である。 1……GTO、2,6……トランス、3,4…
…ダイオード、7……スイツチ、8,9……抵
抗。
Fig. 1 is a circuit diagram showing an example of a conventional thyristor gate control circuit, Fig. 2 is a waveform diagram of the circuit shown in Fig. 1, Fig. 3 is a circuit diagram of an embodiment of the present invention, and Fig. 4 is a circuit diagram showing an example of a conventional thyristor gate control circuit. FIG. 4 is a waveform diagram of each part of the above embodiment. 1...GTO, 2, 6...Trans, 3, 4...
...Diode, 7...Switch, 8,9...Resistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] オンパルスを中間タツプを有するパルストラン
スおよび該パルストランスの夫々の両端に接続さ
れる整流素子からなる両波整流回路を介してサイ
リスタのゲートに与えるものにおいて、前記夫々
の整流素子を抵抗器を介して前記サイリスタのゲ
ートに接続し、前記パルストランスの中間タツプ
をカソードに接続すると共に前記半導体素子のカ
ソードとゲート間にオフ指令のタイミングでオフ
ゲート電流を供給する回路を設けたことを特徴と
するサイリスタのゲート制御回路。
The on-pulse is applied to the gate of the thyristor through a double-wave rectifier circuit consisting of a pulse transformer having an intermediate tap and rectifying elements connected to both ends of the pulse transformer, in which each of the rectifying elements is connected to the gate of the thyristor through a resistor. A thyristor comprising a circuit connected to the gate of the thyristor, connecting the intermediate tap of the pulse transformer to the cathode, and supplying an off-gate current between the cathode and the gate of the semiconductor element at the timing of an off command. Gate control circuit.
JP3848880U 1980-03-24 1980-03-24 Expired JPS6341836Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3848880U JPS6341836Y2 (en) 1980-03-24 1980-03-24

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3848880U JPS6341836Y2 (en) 1980-03-24 1980-03-24

Publications (2)

Publication Number Publication Date
JPS56141583U JPS56141583U (en) 1981-10-26
JPS6341836Y2 true JPS6341836Y2 (en) 1988-11-02

Family

ID=29633997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3848880U Expired JPS6341836Y2 (en) 1980-03-24 1980-03-24

Country Status (1)

Country Link
JP (1) JPS6341836Y2 (en)

Also Published As

Publication number Publication date
JPS56141583U (en) 1981-10-26

Similar Documents

Publication Publication Date Title
US4748532A (en) Transformer coupled power switching circuit
CA1184247A (en) High speed transistor switching circuit
US3938024A (en) Converter regulation by controlled conduction overlap
GB1361752A (en) Direct current to direct current converter
JPS6341836Y2 (en)
US3793537A (en) Firing circuitry for semiconductive controlled rectifiers
US4105957A (en) Full wave bridge power inverter
KR900006072Y1 (en) Supersonic vibrator's operation control circuit
JPH09140163A (en) Two-crystal half bridge type regulator provided with arm short-circuit suppressing circuit
JPH073835Y2 (en) Switching regulator
GB2164214A (en) D.C.-D.C. converter circuit
JPH0221231B2 (en)
JPH06133549A (en) Semiconductor device
SU938350A1 (en) Transistor pulse-shaping device
JPH0583934A (en) Power supply circuit
JPS5875923A (en) Ignition controller for gate turn-off thyristor
SU429551A1 (en) DEVICE FOR THE FORMATION OF DC BINARY SIGNALS
JPS6322145B2 (en)
JPS59145290U (en) DC-DC converter
SU1541723A1 (en) Device for control of transistor power switch
JPS646785U (en)
JPS59161394U (en) Overcurrent protection device for power switch elements in switching power supplies
JPS58384Y2 (en) pulse transformer
JPH0223055B2 (en)
JPS60114587U (en) switching regulator