JPH0221231B2 - - Google Patents
Info
- Publication number
- JPH0221231B2 JPH0221231B2 JP57057587A JP5758782A JPH0221231B2 JP H0221231 B2 JPH0221231 B2 JP H0221231B2 JP 57057587 A JP57057587 A JP 57057587A JP 5758782 A JP5758782 A JP 5758782A JP H0221231 B2 JPH0221231 B2 JP H0221231B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- transistor
- inverter circuit
- voltage
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 9
- 230000004907 flux Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はトランスを利用したインバータ回路に
係り、特にトランスの磁束変化を有効に検出し、
トランジスタを破壊から保護できるようにしたイ
ンバータ回路に関する。[Detailed Description of the Invention] (a) Technical Field of the Invention The present invention relates to an inverter circuit using a transformer, and particularly to an inverter circuit that effectively detects changes in the magnetic flux of the transformer.
This invention relates to an inverter circuit that can protect transistors from destruction.
(b) 従来技術と問題点
第１図乃至第３図を用いて、従来のインバータ
回路を説明する。(b) Prior Art and Problems A conventional inverter circuit will be explained using FIGS. 1 to 3.
第１図は従来のインバータ回路の一実施例を示
す図である。図において、E1は直流電源、D1は
ダイオード、TR1はトランジスタ、T1はトラン
ス、，，はそれぞれトランスT1の一次巻
線、リセツト巻線、二次巻線である。 FIG. 1 is a diagram showing an embodiment of a conventional inverter circuit. In the figure, E 1 is a DC power supply, D 1 is a diode, TR 1 is a transistor, T 1 is a transformer, and . . . are the primary winding, reset winding, and secondary winding of the transformer T 1 , respectively.
第２図は、定常動作時のトランスT1の磁束密
度Ｂ−磁界Ｈ特性曲線である。図において縦軸Ｂ
は磁束密度、横軸Ｈは磁界である。 FIG. 2 is a magnetic flux density B-magnetic field H characteristic curve of the transformer T1 during steady operation. In the figure, the vertical axis B
is the magnetic flux density, and the horizontal axis H is the magnetic field.
第３図は第１図に示すインバータ回路の動作説
明図である。同図ａはトランジスタTR1のベース
電圧VB，ｂはトランスT1の一次巻線の電圧VI、
ｃはトランジスタTR1のコレクタ電流Ic、ｄはダ
イオードD1の電流ID、の波形をそれぞれ示す。 FIG. 3 is an explanatory diagram of the operation of the inverter circuit shown in FIG. 1. In the figure, a shows the base voltage V B of the transistor TR 1 , b shows the voltage V I of the primary winding of the transformer T 1 ,
c shows the waveform of the collector current Ic of the transistor TR 1 , and d shows the waveform of the current ID of the diode D1 .
トランジスタTR1のベースに電圧VBが加わり、
トランズスタTR1がオン状態になると、入力電圧
E1がトランスT1の一次巻線Ｉに位加され、トラ
ンスT1の磁束密度Ｂは第２図に示すＢ−Ｈ特性
曲線のａ点からｂ点に移動する。そして、トラン
スT1の二次巻線に電圧を誘起する。このとき
トランジスタR1のコレクタには電流Icが流れる。 A voltage V B is applied to the base of transistor TR 1 ,
When transistor TR 1 turns on, the input voltage
E 1 is added to the primary winding I of the transformer T 1 , and the magnetic flux density B of the transformer T 1 moves from point a to point b of the B-H characteristic curve shown in FIG. Then, a voltage is induced in the secondary winding of transformer T1 . At this time, current Ic flows through the collector of transistor R1 .
その後、トランジスタTR1のベースに電圧が加
わらなくなると、トランズスタTR1はオフ状態と
なり、入力電圧E1はトランスT1の一次巻線Ｉに
印加されなくなる。このように、トランジスタ
TR1がオフ状態になると、トランジスタTR1がオ
ン状態の時にトランスT1に蓄えられたエネルギ
ーによりダイオードD1がオンになるようにトラ
ンジスタT1の巻線に電圧が発生し、この電圧
は入力電圧E1でクランプされる。この時、電流
はダイオードD1−トランスT1のリセツト巻線
−入力電流E1を通つて流れ、トランスT1の磁束
密度は第２図に示すＢ−Ｈ特性のｂ点からａ点へ
移動し、トランスT1はリセツトされる。そして、
トランスT1の磁束密度が、第２図に示すＢ−Ｈ
特性のａ点に達するとトランスT1のリセツトは
完了し、次にトランジスタTR1がオンになるまで
この状態で待機する。 Thereafter, when no voltage is applied to the base of the transistor TR 1 , the transistor TR 1 is turned off, and the input voltage E 1 is no longer applied to the primary winding I of the transformer T 1 . In this way, the transistor
When TR 1 is in the off state, a voltage is developed in the winding of the transistor T 1 such that when the transistor TR 1 is in the on state, the energy stored in the transformer T 1 turns on the diode D 1 , and this voltage is applied to the input Clamped at voltage E 1 . At this time, the current flows through the diode D 1 - the reset winding of the transformer T 1 - the input current E 1 , and the magnetic flux density of the transformer T 1 moves from point b to point a of the B-H characteristic shown in Figure 2. However, transformer T1 is reset. and,
The magnetic flux density of transformer T1 is B-H shown in Figure 2.
When the point a of the characteristic is reached, the reset of the transformer T1 is completed, and this state waits until the transistor TR1 is turned on next time.
以後、このインバータ回路は、上記動作を繰り
返す。この動作状態の各部波形を第３図に示す。 Thereafter, this inverter circuit repeats the above operation. FIG. 3 shows waveforms of various parts in this operating state.
しかしながら、かかる従来のインバータ回路
は、以下の欠点を生じる。 However, such conventional inverter circuits suffer from the following drawbacks.
すなわち、トランスT1のリセツトが完了しな
いうちに、トランジスタTR1がオンになると、ト
ランスT1は飽和し、トランジスタTR1に過大電
流が流れ、トランジスタTR1は破壊される。 That is , if the transistor TR1 is turned on before the reset of the transformer T1 is completed, the transformer T1 will be saturated, an excessive current will flow through the transistor TR1 , and the transistor TR1 will be destroyed.
これを防止するために従来では、トランスT1
のリセツト時間を確保するために、トランジスタ
TR1の駆動電圧VBのデツドタイムコントロール
を行い、第３図に示すTDの時間、トランジスタ
TR1は必ずオフ状態になるよう制御していた。し
かしながら、上記デツドタイムコントロールを行
うデツドタイムコントロール回路は比較的複雑で
あり、また各素子の特性にばらつきがある場合に
は、その度、微調整をする必要があり、コストア
ツプになるという欠点があつた。 To prevent this, conventionally, transformer T 1
In order to ensure the reset time of
The dead time control of the drive voltage VB of TR 1 is performed, and the time of T D shown in Fig. 3 is
TR 1 was controlled so that it was always in the off state. However, the dead time control circuit that performs the dead time control described above is relatively complex, and if there are variations in the characteristics of each element, fine adjustments must be made each time, which increases costs. It was hot.
(c) 発明の目的
本発明は、かかる従来のインバータ回路の欠点
を除去するもので、デツドタイムコントロール回
路を必要とせず、かつ素子の特性のばらつきの影
響を受けないようにし、構成が簡単でかつ、安価
なインバータ回路を提供することを目的とする。(c) Purpose of the Invention The present invention eliminates the drawbacks of such conventional inverter circuits, does not require a dead time control circuit, is not affected by variations in device characteristics, and has a simple configuration. The purpose is to provide a large and inexpensive inverter circuit.
(d) 発明の構成
本発明は、かかる目的を達成するために、直流
電源にスイツチングトランジスタのコレクタ・エ
ミツタを介して接続される一次巻線を有し、且つ
直流電源に第一のダイオードを介して接続される
リセツト巻線を有するトランスを備え、該スイツ
チングトランジスタをオンオフ制御することによ
り、該トランスの二次側に出力信号を得るインバ
ータ回路において、
該スイツチングトランジスタのベース・エミツ
タ間に第二のダイオードを接続するとともに、該
第二のダイオードを該第一のダイオードと直列且
つ同一方向に接続するものである。(d) Structure of the Invention In order to achieve the above object, the present invention has a primary winding connected to a DC power source via the collector-emitter of a switching transistor, and a first diode connected to the DC power source. In an inverter circuit that includes a transformer having a reset winding connected through the inverter circuit, and obtains an output signal to the secondary side of the transformer by controlling on/off of the switching transistor, A second diode is connected, and the second diode is connected in series and in the same direction as the first diode.
(e) 発明の実施例
第４図乃至第７図を用いて本発明のインバータ
回路の一実施例を詳説する。(e) Embodiment of the Invention An embodiment of the inverter circuit of the present invention will be explained in detail with reference to FIGS. 4 to 7.
第４図は、本発明のインバータ回路の一実施例
を示す図である。図において、第１図と同一記号
を付したものは、同一素子を示し、D2はダイオ
ードである。 FIG. 4 is a diagram showing an embodiment of the inverter circuit of the present invention. In the figure, the same symbols as in FIG. 1 indicate the same elements, and D 2 is a diode.
第５図は、本発明のインバータ回路をスイツチ
ングトランジスタの駆動回路に適用した構成例を
示す図である。図において、TR2はトランジス
タ、R1は抵抗である。 FIG. 5 is a diagram showing a configuration example in which the inverter circuit of the present invention is applied to a switching transistor drive circuit. In the figure, TR 2 is a transistor and R 1 is a resistor.
第６図は、本発明のインバータ回路をDC／DC
コンバータに適用した構成例を示す図である。図
において、D3及びD4はダイオード、C1はコンデ
ンサ、L1はコイル、RLは負荷抵抗である。 Figure 6 shows a DC/DC inverter circuit of the present invention.
It is a figure showing an example of composition applied to a converter. In the figure, D 3 and D 4 are diodes, C 1 is a capacitor, L 1 is a coil, and R L is a load resistance.
第７図は、本発明のインバータ回路の他の実施
例を示す図である。図において、D5及びD6はダ
イオード、TR3はトランジスタ、T2はトランス、
0，0，0はそれぞれトランスT2の一次巻線、
リセツト巻線、二次巻線である。 FIG. 7 is a diagram showing another embodiment of the inverter circuit of the present invention. In the figure, D 5 and D 6 are diodes, TR 3 is a transistor, T 2 is a transformer,
0 , 0 , 0 are the primary windings of transformer T2 , respectively,
These are the reset winding and the secondary winding.
まず第４図を用いて、本発明のインバータ回路
の基本動作を説明する。 First, the basic operation of the inverter circuit of the present invention will be explained using FIG.
トランジスタTR1のベースに電圧VBが加わる
と従来のインバータ回路と同様な動作を行う。す
なわち、トランジスタTR1のベースに電圧VBが
加わり、トランジスタTR1がオン状態になると、
入力電圧E1がトランスT1の一次巻線Ｉに印加さ
れ、トランスT1の磁束密度Ｂは第２図に示すＢ
−Ｈ特性のａ点からｂ点に移動する。そして、ト
ランスT1の二次巻線に電圧を誘起する。 When voltage V B is applied to the base of transistor TR 1 , it operates in the same way as a conventional inverter circuit. That is, when voltage V B is applied to the base of transistor TR 1 and transistor TR 1 is turned on,
An input voltage E 1 is applied to the primary winding I of the transformer T 1 , and the magnetic flux density B of the transformer T 1 is B as shown in FIG.
-Move from point a to point b of the H characteristic. Then, a voltage is induced in the secondary winding of transformer T1 .
その後、トランジスタTR1のベースに電圧が加
わらなくなると、トランジスタTR1はオフ状態と
なり、入力電圧E1はトランスT1の一次巻線に印
加されなくなる。このとき、電流は、ダイオード
D2−ダイオードD1−トランスT1のリセツト巻線
−入力電源E1を通つて流れる。 Thereafter, when no voltage is applied to the base of the transistor TR 1 , the transistor TR 1 is turned off and the input voltage E 1 is no longer applied to the primary winding of the transformer T 1 . At this time, the current flows through the diode
Flows through D 2 - diode D 1 - reset winding of transformer T 1 - input power supply E 1 .
今、トランスT1のリセツト期間中に、トラン
ジスタTR1のベースにオン電圧VBが印加された
とする。しかしながら、トランジスタTR1はダイ
オードD2の順方向電圧降下により、逆方向にバ
イアスされているため、トランジスタTR1はオン
状態になることはない。従つて、トランスT1の
リセツト期間中にトランジスタTR1がオン状態と
なることはないため、トランジスタTR1を破壊か
ら保護することができる。 Now, assume that on-voltage V B is applied to the base of transistor TR 1 during the reset period of transformer T 1 . However, since the transistor TR 1 is biased in the reverse direction due to the forward voltage drop of the diode D 2 , the transistor TR 1 is never turned on. Therefore, since the transistor TR1 is not turned on during the reset period of the transformer T1 , the transistor TR1 can be protected from destruction.
ここで、本発明のインバータ回路をスイツチン
グトランジスタの駆動回路に適用する場合には、
第５図に示すように構成することにより実現でき
る。また、本発明のインバータ回路をDC／DCコ
ンバータとして使用する場合には、トランスT1
の二次巻線に第６図に示すようにダイオード
D3，D4、コイルL1、コンデンサC1からなる平滑
回路を設けることにより実現できる。 Here, when applying the inverter circuit of the present invention to a switching transistor drive circuit,
This can be realized by configuring as shown in FIG. Furthermore, when using the inverter circuit of the present invention as a DC/DC converter, a transformer T 1
A diode is installed in the secondary winding as shown in Figure 6.
This can be realized by providing a smoothing circuit consisting of D 3 , D 4 , coil L 1 , and capacitor C 1 .
また、本発明のインバータ回路の他の実施例と
して、PNP型トランジスタを用いてインバータ
回路を構成する場合には、第７図に示す構成にす
ることにより、トランスT2のリセツト期間中に、
トランジスタTR3のベースにオン電圧が印加され
ても、トランジスタTR3が破壊するのを防止する
ことができる。尚、ここでは、トランジスタTR3
のオン電圧として、負の電圧、すなわち−VBを
用いるものとする。このPNP型トランジスタを
用いた場合においても、トランスT2の二次巻線
に平滑回路を設けることにより、DC／DCコンバ
ータを構成することができ、また、スイツチング
トランジスタの駆動回路に適用することができる
ものである。 Further, as another embodiment of the inverter circuit of the present invention, when configuring the inverter circuit using PNP type transistors, by adopting the configuration shown in FIG. 7, during the reset period of the transformer T2 ,
Even if an on-voltage is applied to the base of the transistor TR 3 , the transistor TR 3 can be prevented from being destroyed. In addition, here, the transistor TR 3
Assume that a negative voltage, that is, −V B is used as the on-voltage. Even when using this PNP type transistor, a DC/DC converter can be configured by providing a smoothing circuit in the secondary winding of transformer T2 , and it can also be applied to a switching transistor drive circuit. It is something that can be done.
尚、ここでは、スイツチ素子として、トランジ
スタを用いた場合を説明したが、MOS−電界効
果トランジスタ（MOS−FET）を使用した場合
においても、本発明が適用できることはいうまで
もない。 Although the case where a transistor is used as the switch element has been described here, it goes without saying that the present invention is also applicable to the case where a MOS-field effect transistor (MOS-FET) is used.
(b) 発明の効果
以上、詳細に説明した如く、本発明のインバー
タ回路によれば、デツドタイムコントロール回路
を必要としないため、構成を簡単化することがで
きるとともにコストダウン化を図ることができる
という効果が得られる。また、デツドタイムコン
トロールのための微調整を省略することができる
という効果も得ることができる。(b) Effects of the Invention As described above in detail, the inverter circuit of the present invention does not require a dead time control circuit, so it is possible to simplify the configuration and reduce costs. You can get the effect that you can. Further, it is possible to obtain the effect that fine adjustment for dead time control can be omitted.
第１図は従来のインバータ回路の一実施例を示
す図、第２図は定常動作時のトランスT1のＢ−
Ｈ特性曲線、第３図は第１図に示すインバータ回
路の動作説明図、第４図は本発明のインバータ回
路の一実施例を示す図、第５図は本発明のインバ
ータ回路をスイツチングトランジスタの駆動回路
に適用した構成例を示す図、第６図は本発明のイ
ンバータ回路をDC／DCコンバータに適用した構
成例を示す図、第７図は本発明のインバータ回路
の他の実施例を示す図である。
Fig. 1 shows an example of a conventional inverter circuit, and Fig. 2 shows B- of transformer T1 during steady operation.
H characteristic curve, FIG. 3 is an explanatory diagram of the operation of the inverter circuit shown in FIG. 1, FIG. 4 is a diagram showing an embodiment of the inverter circuit of the present invention, and FIG. FIG. 6 is a diagram showing a configuration example in which the inverter circuit of the present invention is applied to a DC/DC converter, and FIG. 7 is a diagram showing another embodiment of the inverter circuit of the present invention. FIG.
Claims (1)
クタ・エミツタを介して接続される一次巻線を有
し、且つ直流電源に第一のダイオードを介して接
続されるリセツト巻線を有するトランスを備え、
該スイツチングトランジスタをオンオフ制御する
ことにより、該トランスの二次側に出力信号を得
るインバータ回路において、 該スイツチングトランジスタのベース・エミツ
タ間に第二のダイオードを接続するとともに、該
第二のダイオードを該第一のダイオードと直列且
つ同一方向に接続したことを特徴とするインバー
タ回路。[Claims] 1. A transformer having a primary winding connected to a DC power source via the collector and emitter of a switching transistor, and having a reset winding connected to the DC power source via a first diode. Equipped with
In an inverter circuit that obtains an output signal to the secondary side of the transformer by controlling on/off of the switching transistor, a second diode is connected between the base and emitter of the switching transistor; is connected in series and in the same direction as the first diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57057587A JPS58175977A (en) | 1982-04-07 | 1982-04-07 | Inverter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57057587A JPS58175977A (en) | 1982-04-07 | 1982-04-07 | Inverter circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58175977A JPS58175977A (en) | 1983-10-15 |
| JPH0221231B2 true JPH0221231B2 (en) | 1990-05-14 |
Family
ID=13059973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57057587A Granted JPS58175977A (en) | 1982-04-07 | 1982-04-07 | Inverter circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58175977A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547196U (en) * | 1991-12-05 | 1993-06-22 | 山陽国策パルプ株式会社 | Wood flooring |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779554B2 (en) * | 1983-11-11 | 1995-08-23 | 株式会社テック | High-voltage power supply device for static elimination of copiers |
| US4609980A (en) * | 1985-03-05 | 1986-09-02 | Tektronix, Inc. | Switching power supply with transistor drive circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48313U (en) * | 1971-05-28 | 1973-01-06 |
-
1982
- 1982-04-07 JP JP57057587A patent/JPS58175977A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547196U (en) * | 1991-12-05 | 1993-06-22 | 山陽国策パルプ株式会社 | Wood flooring |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58175977A (en) | 1983-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4342956A (en) | Proportional base drive circuit | |
| US5610508A (en) | Circuitry to maintain proper current transformer operation | |
| JPH0221231B2 (en) | ||
| JPH055408B2 (en) | ||
| JP2602752B2 (en) | Driver circuit for insulated gate power semiconductor device | |
| US3761742A (en) | High-frequency chopper supply | |
| JPS6327210Y2 (en) | ||
| JPS5922790Y2 (en) | Power regeneration switching regulator | |
| JPH0237273Y2 (en) | ||
| JP2687289B2 (en) | DC-DC converter | |
| JPH0311574B2 (en) | ||
| JPH0312066Y2 (en) | ||
| JPS603677Y2 (en) | High voltage DC/DC converter | |
| SU1541723A1 (en) | Device for control of transistor power switch | |
| JPH0237275Y2 (en) | ||
| JPH0318430B2 (en) | ||
| JP2563188B2 (en) | Self-exciting converter with overcurrent protection | |
| JP2736713B2 (en) | Switching regulator | |
| JPS6040217B2 (en) | Semiconductor switch element drive circuit | |
| KR890001726Y1 (en) | Forward converter | |
| JPS631592Y2 (en) | ||
| JPS6213432Y2 (en) | ||
| JPS6331517Y2 (en) | ||
| JPS619173A (en) | Power switching circuit | |
| JPH03245768A (en) | Ringing choke converter |