JPS6340936Y2 - - Google Patents

Info

Publication number
JPS6340936Y2
JPS6340936Y2 JP1983086565U JP8656583U JPS6340936Y2 JP S6340936 Y2 JPS6340936 Y2 JP S6340936Y2 JP 1983086565 U JP1983086565 U JP 1983086565U JP 8656583 U JP8656583 U JP 8656583U JP S6340936 Y2 JPS6340936 Y2 JP S6340936Y2
Authority
JP
Japan
Prior art keywords
signal
output
transmission mode
counter
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983086565U
Other languages
Japanese (ja)
Other versions
JPS5976162U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8656583U priority Critical patent/JPS5976162U/en
Publication of JPS5976162U publication Critical patent/JPS5976162U/en
Application granted granted Critical
Publication of JPS6340936Y2 publication Critical patent/JPS6340936Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Facsimile Transmission Control (AREA)

Description

【考案の詳細な説明】 本考案は画信号送出前に位相整合を行なために
送信機から送られてくる位相信号により受信機側
で自動的に相手送信モードを識別するフアクシミ
リの送信モード識別装置に関するものである。
[Detailed description of the invention] This invention is a facsimile transmission mode identification system that automatically identifies the other party's transmission mode on the receiver side based on the phase signal sent from the transmitter in order to perform phase matching before transmitting the image signal. It is related to the device.

一般に、フアクシミリ通信においては、画信号
送出前に位相整合を行なうために送信機から受信
機に対して位相信号が送られてくる。この時、相
手送信モードが1つだけである場合あるいは予め
どの送信モードであるかわかつている場合には、
受信機側で送られてくる位相信号と同じ周期の信
号を作り、両者間で調歩同期をとることにより容
易に位相整合が行なわれる。
Generally, in facsimile communication, a phase signal is sent from a transmitter to a receiver in order to perform phase matching before transmitting an image signal. At this time, if the other party's transmission mode is only one, or if you know which transmission mode it is in advance,
By creating a signal with the same period as the phase signal sent on the receiver side and establishing start-stop synchronization between the two, phase matching can be easily performed.

しかしながら、近年では白画素・黒画素の多
少、送信原稿の種類、異なる伝送時間などの要因
により、白送り・黒送りの別,走査周期の違い、
搬送周波数の違いなどからなる各種の送信モード
が使用されている。そして、このような送信モー
ドは送信機種によつて異なる場合もあるし、1つ
の送信機に切換スイツチを設けこのスイツチを手
動で切換えることにより複数の送信モード機能を
有する場合もある。このように送信モードが複数
ある場合には、位相整合前に受信機側では相手送
信モード、すなわち白送り・黒送りの別および走
査周期を知らなければならない。
However, in recent years, due to factors such as the number of white pixels and black pixels, the type of original to be sent, and different transmission times, differences in white feed and black feed, differences in scanning cycles, etc.
Various transmission modes are used, including different carrier frequencies. Such transmission modes may differ depending on the type of transmitter, or one transmitter may be provided with a changeover switch and have multiple transmission mode functions by manually switching this switch. When there are multiple transmission modes as described above, the receiver side must know the other party's transmission mode, that is, whether it is white feed or black feed, and the scanning period before phase matching.

したがつて、フアクシミリ受信機は位相整合前
に相手送信モードを識別しこの送信モードに応じ
て回路の切換を必要とし、従来は一般に次のよう
な手段が用いられていた。
Therefore, it is necessary for facsimile receivers to identify the transmission mode of the other party before phase matching and to switch the circuit according to this transmission mode. Conventionally, the following means have generally been used.

すなわち、受信機に切換えスイツチを設け、事
前の打合せによつて受信機のオペレータが手動に
よつて切換えを行なう手段、あるいは送信機より
送信モードに対応した特定周波数の制御信号を送
出し受信機においてこの制御信号を受信・検出し
て自動的に相手信号モード用の回路に切換える手
段等が実用されている。
In other words, the receiver is equipped with a changeover switch, and the receiver operator manually performs the changeover after prior consultation, or the transmitter sends out a control signal of a specific frequency corresponding to the transmission mode and the receiver receives the control signal. Means for receiving and detecting this control signal and automatically switching to a circuit for the other party's signal mode is in practical use.

しかしながら、前者の受信機のオペレータが手
動によつて切換えを行なう手段にあつては、自動
受信ができず、必ず手動操作を要するため操作ミ
スが生じ易いという欠点があつた。また、後者の
自動的に相手信号モード用の回路に切換える手段
にあつては、使用回線が加入電話回線などのよう
に狭帯域の場合には制御信号が近接することにな
るため、受信機には高選択性のフイルターを必要
とし、相当に高価なフイルターを用いなければな
らないという欠点があつた。さらに、回線に混入
した雑音や誤接続による通信音声に制御信号と同
一の周波数成分が含まれていた場合には当然に誤
動作をきたし、再識別するなどして画信号送出ま
でに極めて長い時間を要し、通信料金の高騰を招
くとともに近年の秒を争うフアクシミリ通信にそ
ぐわなかつた。
However, the former method, in which the operator of the receiver manually performs the switching, has the disadvantage that automatic reception is not possible and manual operation is always required, making it easy for operational errors to occur. In addition, with the latter method of automatically switching to the circuit for the other party's signal mode, if the line being used is a narrow band such as a subscriber telephone line, the control signal will be close to the receiver. The disadvantage of this method is that it requires a highly selective filter and requires the use of a fairly expensive filter. Furthermore, if the communication audio due to noise mixed into the line or incorrect connection contains the same frequency component as the control signal, it will naturally cause a malfunction, and it will take an extremely long time to send out the image signal due to re-identification. In short, this led to a rise in communication charges and was not suitable for facsimile communications, which have been competing for seconds in recent years.

本考案は以上の点に鑑み、このような問題を解
決すると共にかかる欠点を除去すべくなされたも
ので、その目的は制御信号抽出用の高性能なフイ
ルターを用いることなく、位相信号形態の異なる
送信モードを正確かつ自動的に識別し、かつ雑音
に対して誤動作することなく極めて判別精度が向
上し、安価なフアクシミリの送信モード識別装置
を提供することにある。
In view of the above points, the present invention was devised to solve such problems and eliminate such drawbacks. An object of the present invention is to provide an inexpensive facsimile transmission mode identification device that accurately and automatically identifies a transmission mode, has significantly improved discrimination accuracy without malfunctioning due to noise, and is inexpensive.

このような目的を達成するため、本考案は、入
力信号の包絡線信号を取り出す直線検波回路と、
この直線検波回路からの包絡線信号がイネーブル
信号として供給されている間計時動作を行ない所
定時間経過後順次出力信号を送出するカウンタ・
タイマ回路と、上前包絡線信号の連続する時間が
上記カウンタ・タイマ回路からの出力によつて決
定された各規定時間幅内にあるか否かを監視する
複数の検出部と、これら各検出部の出力パルスを
それぞれカウントしこのカウント値が一定数に達
した時に送信モード識別信号を出力する複数のモ
ード判別カウンタとを備えるようにしたものであ
る。
In order to achieve such an objective, the present invention includes a linear detection circuit that extracts an envelope signal of an input signal,
A counter that performs a timing operation while the envelope signal from this linear detection circuit is supplied as an enable signal and sequentially sends out output signals after a predetermined period of time has elapsed.
a timer circuit, a plurality of detection units that monitor whether or not the continuous time of the upper front envelope signal is within each specified time width determined by the output from the counter/timer circuit; and each of these detection units. The transmitter is provided with a plurality of mode discriminating counters that each count output pulses of the sections and output a transmission mode identification signal when the count value reaches a certain number.

以下、図面に基づき本考案の実施例を詳細に説
明する。
Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

第1図は本考案によるフアクシミリの送信モー
ド識別装置の一実施例を示すブロツク図である。
FIG. 1 is a block diagram showing an embodiment of a facsimile transmission mode identification device according to the present invention.

第1図において大別すると、位相信号を入力と
し、この入力信号を包絡線信号として取り出す直
線検波回路1と、上記包絡線信号期間を計数期間
とし、計時パルスCPをカウント入力とし規定時
間経過後順次出力信号を送出する、すなわち、直
線検波回路1からの包絡線信号がイネーブル信号
として供給されている間計時動作を行ない所定時
間経過後順次出力信号を送出するカウンタ・タイ
マ回路2と、上記包絡線信号を入力としさらに上
記カウンタ・タイマ回路2の出力信号をストロー
ブパルスとして入力し包絡線信号が連続する時
間、すなわち、包絡線信号の連続する時間が上記
カウンタ・タイマ回路2からの出力によつて決定
された各規定時間幅内にあるか否かを監視すると
共に上記包絡線信号の終了によりリセツトされる
複数の検出部3A〜3Dと、これら各検出部3A
〜3Dの出力パルスをそれぞれカウントしこのカ
ウント値が一定数に達したときに送信モード識別
信号を出力する複数のモード判別カウンタ4A〜
4Dとから構成されている。
Roughly divided in Fig. 1, there is a linear detection circuit 1 which takes a phase signal as an input and extracts this input signal as an envelope signal, and a linear detection circuit 1 which takes a phase signal as an input and extracts this input signal as an envelope signal, and a linear detection circuit 1 which takes the above-mentioned envelope signal period as a counting period and uses a timing pulse CP as a counting input and after a specified time elapses. a counter/timer circuit 2 that sequentially sends out output signals, that is, performs a timing operation while the envelope signal from the linear detection circuit 1 is supplied as an enable signal, and sequentially sends out output signals after a predetermined period of time; The line signal is input, and the output signal of the counter/timer circuit 2 is input as a strobe pulse. A plurality of detection units 3A to 3D monitor whether or not the envelope signal is within each predetermined time width determined by the envelope signal, and are reset when the envelope signal ends, and each of these detection units 3A
~A plurality of mode discrimination counters 4A that count each 3D output pulse and output a transmission mode identification signal when the count value reaches a certain number~
It is composed of 4D.

そして、上記検出部3A〜3Dは包絡線幅が前
記規定時間幅を作る最小時間以上あればセツトさ
れる第1の記憶回路5A〜5Dと、同じく最大時
間未満であればリセツトされそれ以上であればセ
ツトされる第2の記憶回路6A〜6Dと、この第
1および第2の二つの記憶回路5A,5B,5
C,5Dと6A,6B,6C,6Dの状態が5A
=“H”、6A=“L”の時、包絡線信号幅がその
検出部が持つ規定時間幅内にあり、1つの送信モ
ードを確認した事を示す出力パルスを送出する選
択確認出力パルス回路7A〜7Dとを備えてい
る。そして、検出部3A〜3Dは、第2図に示す
入力信号A〜Dのそれぞれの検出部として対応し
ている。また、これらの各検出部3A〜3Dの記
憶回路を制御するタイミングパルスは、カウン
タ・タイマ回路2からそれぞれの記憶回路5A〜
5D,6A〜6Dに供給されるように構成されて
いる。
The detection units 3A to 3D are set to the first memory circuits 5A to 5D if the envelope width is equal to or greater than the minimum time for making the prescribed time width, and are reset if the envelope width is less than the maximum time and if it is longer than that. The second memory circuits 6A to 6D to be set, and the first and second memory circuits 5A, 5B, 5
The state of C, 5D and 6A, 6B, 6C, 6D is 5A
= “H”, 6A = “L”, the envelope signal width is within the specified time width of the detection unit, and the selection confirmation output pulse circuit sends out an output pulse indicating that one transmission mode has been confirmed. 7A to 7D. The detection units 3A to 3D correspond to the detection units for the input signals A to D shown in FIG. 2, respectively. Further, timing pulses for controlling the storage circuits of these detection units 3A to 3D are sent from the counter/timer circuit 2 to the respective storage circuits 5A to 3D.
5D, 6A to 6D.

つぎにこの第1図に示す実施例の動作を第2図
ないし第7図に示す動作説明図を参照して説明す
る。第2図は画信号送出前に送信機から送られて
くる断続する周波数信号からなる位相信号の波形
図で、斜線部分は周波数信号の在存する部分を示
している。そして、第2図Aは位相信号を黒送り
で送つた波形図で周波数信号が存在する部分が位
相信号となり、第2図B〜Dは位相信号を白送り
で送つた波形図で周波数信号が存在しないブラン
キング部分が位相信号となる。そして、これら第
2図A〜Dに示す位相信号は、白送り、黒送りの
別及び走査周期の組み合せがそれぞれ異なつてお
り送信モードが異なつていることをあらわしてい
る。なお、一般に位相信号幅は一走査周期の5±
1%程度であるが、この第2図においては、これ
ら位相信号幅を説明の便宜上一定幅にしてある。
Next, the operation of the embodiment shown in FIG. 1 will be explained with reference to the operation diagrams shown in FIGS. 2 to 7. FIG. 2 is a waveform diagram of a phase signal consisting of an intermittent frequency signal sent from a transmitter before sending out an image signal, and the shaded area shows the part where the frequency signal exists. Figure 2A is a waveform diagram where the phase signal is sent in black feed, and the part where the frequency signal is present becomes the phase signal, and Figures 2B to D are waveform diagrams where the phase signal is sent in white feed, where the frequency signal is The blanking portion that does not exist becomes a phase signal. The phase signals shown in FIGS. 2A to 2D have different combinations of white feed and black feed and scanning period, indicating that the transmission modes are different. Note that the phase signal width is generally 5± of one scanning period.
However, in FIG. 2, these phase signal widths are set to a constant width for convenience of explanation.

まず、共通した動作が行なわれる検出部3A〜
3Dにおいて、包絡線信号幅の選択確認手段につ
いて説明する。第3図は、包絡線信号Sの信号幅
Tの変化による検出部3A〜3Dの内部に設けら
れた第1,第2の記憶回路5A〜5D,6A〜6
Dおよび選択確認出力パルス回路7A〜7Dの動
作を示すタイムチヤートである。なお、TMIN
ある送信モードに対応する規定時間幅を作る最小
時間を示し、TMAXはその最大時間を示す。
First, the detection units 3A to 3A, which perform common operations,
In 3D, the means for confirming the selection of the envelope signal width will be explained. FIG. 3 shows the first and second storage circuits 5A to 5D, 6A to 6 provided inside the detection units 3A to 3D due to changes in the signal width T of the envelope signal S.
7 is a time chart showing the operation of D and selection confirmation output pulse circuits 7A to 7D. Note that T MIN indicates the minimum time to create a prescribed time width corresponding to a certain transmission mode, and T MAX indicates the maximum time.

そして、第3図aは包絡線信号Sの信号幅T
が、T<TMINの場合における動作を示すタイム
チヤートであり、カウンタ・タイマのタイミング
パルスが出力される以前に包絡線信号Sがオフす
るため第1の記憶回路5A〜5Dはセツトされ
ず、選択確認出力パルス回路7A〜7Dから出力
は送出されない。
FIG. 3a shows the signal width T of the envelope signal S.
is a time chart showing the operation in the case of T<T MIN , and since the envelope signal S turns off before the timing pulse of the counter/timer is output, the first memory circuits 5A to 5D are not set. No output is sent from the selection confirmation output pulse circuits 7A to 7D.

第3図bは、包絡線信号Sの信号幅TがTMIN
<TMAXの場合における動作を示すタイムチヤー
トであり、包絡線信号Sの信号幅TがTMIN<T
であるため第1の記憶回路5A〜5Dがタイミン
グパルスによつてセツトされる。ところがTMAX
に相当するタイミングパルスがカウンタ・タイマ
回路2から出力される以前に包絡線信号Sがオフ
するため、第2の記憶回路6A〜6Dはセツトさ
れない。したがつて、第1の記憶回路5A〜5D
の出力が“H”,第2の記憶回路6A〜6Dの出
力が“L”であり、この条件によつて選択確認出
力パルス回路7A〜7Dは包絡線信号Sの立下り
でトリガされてパルスを送出する。すなわち、こ
の選択確認出力パルスは包絡線信号Sの信号幅T
が規定幅以内にあつたことを示すものである。
Figure 3b shows that the signal width T of the envelope signal S is T MIN
This is a time chart showing the operation in the case of <T MAX , and the signal width T of the envelope signal S is T MIN <T
Therefore, the first memory circuits 5A to 5D are set by the timing pulse. However, T MAX
Since the envelope signal S is turned off before the timing pulse corresponding to is output from the counter/timer circuit 2, the second memory circuits 6A to 6D are not set. Therefore, the first memory circuits 5A to 5D
The output of the second memory circuits 6A to 6D is "H", and the outputs of the second memory circuits 6A to 6D are "L". Based on this condition, the selection confirmation output pulse circuits 7A to 7D are triggered by the falling edge of the envelope signal S and output pulses. Send out. That is, this selection confirmation output pulse has a signal width T of the envelope signal S.
This indicates that the value was within the specified range.

第3図cは、包絡線信号Sの信号幅Tが、
TMAX<Tの場合における動作を示すタイムチヤ
ートであり、包絡線信号Sの信号幅TがTMAX
Tであるため、第1の記憶回路5A〜5Dがセツ
トし、さらに第2の記憶回路6A〜6Dがセツト
する。したがつて、選択確認出力パルス回路7A
〜7Dは包絡線信号Sの立下りによつてトリガさ
れても出力パルスは送出されない。
FIG. 3c shows that the signal width T of the envelope signal S is
This is a time chart showing the operation when T MAX <T, and the signal width T of the envelope signal S is T MAX <
Since it is T, the first memory circuits 5A to 5D are set, and further the second memory circuits 6A to 6D are set. Therefore, selection confirmation output pulse circuit 7A
-7D, no output pulse is sent out even if it is triggered by the falling edge of the envelope signal S.

このようにしてそれぞれの検出部3A〜3Dに
おいては包絡線信号Sの選択確認が行なわれる。
そして、第2図A〜Dに示す入力信号の包絡線信
号幅Ta〜Tdを監視する各規定時間幅のそれぞれ
の最小時間TaMIN〜TdMINを指定する信号と、最大
時間TaMAX〜TdMAXを指定する信号はカウンタ・
タイマ回路2から出力されている。
In this manner, the selection of the envelope signal S is confirmed in each of the detection units 3A to 3D.
Then, a signal specifying the minimum time T aMIN -T dMIN of each specified time width for monitoring the envelope signal width T a -T d of the input signal shown in FIGS. 2A to D, and a maximum time T aMAX - The signal specifying T dMAX is a counter
It is output from timer circuit 2.

以下、第2図に示す位相信号A〜Dが入力した
場合のそれぞれの動作について説明する。
The respective operations when the phase signals A to D shown in FIG. 2 are input will be described below.

位相信号Aが入力した場合 第2図Aに示すような位相信号が第1図に示す
入力端Ioに供給されると、直線検波回路1の出力
は第2図Bに示す信号が入力された場合における
第1図各部の動作を示すタイムチヤートである第
4図aに示すような波形になる。そして、この包
絡線信号がカウンタ・タイマ回路2のカウント・
イネーブル端子ENBに供給されることによつて、
カウンタ・タイマ回路2はクロツク端子CKに供
給される計時パルスCPの計時を開始する。
When the phase signal A is input When the phase signal shown in Fig. 2A is supplied to the input terminal Io shown in Fig. 1, the output of the linear detection circuit 1 is as shown in Fig. 2B. The waveform will be as shown in FIG. 4a, which is a time chart showing the operation of each part in FIG. Then, this envelope signal is used as the count signal of the counter/timer circuit 2.
By being supplied to the enable terminal ENB,
The counter/timer circuit 2 starts counting the timing pulse CP supplied to the clock terminal CK.

そして、このカウンタ・タイマ回路2による計
時がTMINに達すると、その出力端子1から送信
モードAに対応する規定時間幅の最小時間信号
TaMINが送出される。(第4図b参照)。このこと
によつて、第4図cに示すように第1の記憶回路
5Aがセツトされる。ところが、この場合の包絡
線信号幅TaはTaMIN<Ta<TaMAXであるため、カ
ウンタ・タイマ回路2の出力端子2からTaMAX
号は送出されず(第4図dの破線)、第2の記憶
回路6Aはセツトされない。(第4図e参照)。し
たがつて、この包絡線信号幅Taは規定時間幅内
の信号であることがわかる。そして、第1の記憶
回路5Aの“H”出力と、第2の記憶回路6Aの
“L”出力の条件が成立することによつて選択確
認出力パルス回路7Aは包絡線信号の立下りでト
リガされる。このことによつて、選択確認出力パ
ルス回路7Aから第4図fに示すようなパルスが
モード判別カウンタ4Aに送出される。これと同
時に、第1の記憶回路5Aは包絡線信号の立下り
によつてリセツトされ、また、カウンタ・タイマ
回路2もリセツトされてイニシヤル状態に戻る。
そして、次の包絡線信号によつて同様な動作が繰
り返される。その結果、検出部3Aの出力パルス
をカウントしているモード判別カウンタ4Aは、
第4図fに示すような検出部3Aからの出力パル
スが一定数に達するとモード判別出力を出力端
OutAに送出するようになる。(第4図g参照)な
お、この時、位相信号Aの周波数信号部分の信号
幅は、Ta<Tb<Tc<Tdであるため、カウンタ・
タイマ回路2の出力端子3〜8からはパルスは送
出されない。したがつて、入力信号Aが入力され
た場合においては他のモード検出部には出力は現
れない。
When the time measured by the counter/timer circuit 2 reaches T MIN , the minimum time signal of the specified time width corresponding to the transmission mode A is output from the output terminal 1.
T aMIN is sent. (See Figure 4b). As a result, the first memory circuit 5A is set as shown in FIG. 4c. However, since the envelope signal width T a in this case is T a MIN < T a < T a MAX , the T a MAX signal is not sent out from the output terminal 2 of the counter/timer circuit 2 (dashed line in FIG. 4 d). The second memory circuit 6A is not set. (See Figure 4e). Therefore, it can be seen that this envelope signal width T a is a signal within the specified time width. Then, when the conditions for the "H" output of the first memory circuit 5A and the "L" output of the second memory circuit 6A are satisfied, the selection confirmation output pulse circuit 7A is triggered at the falling edge of the envelope signal. be done. As a result, a pulse as shown in FIG. 4f is sent from the selection confirmation output pulse circuit 7A to the mode discrimination counter 4A. At the same time, the first memory circuit 5A is reset by the fall of the envelope signal, and the counter/timer circuit 2 is also reset to return to the initial state.
Similar operations are then repeated with the next envelope signal. As a result, the mode discrimination counter 4A, which counts the output pulses of the detection section 3A,
When the output pulses from the detection section 3A reach a certain number as shown in FIG. 4f, the mode discrimination output is sent to the output terminal.
It will now be sent to OutA . (See Figure 4g) At this time, since the signal width of the frequency signal portion of the phase signal A is T a < T b < T c < T d , the counter
No pulses are sent out from the output terminals 3 to 8 of the timer circuit 2. Therefore, when input signal A is input, no output appears in the other mode detection sections.

位相信号Bが入力した場合 第2図Bに示すような位相信号が入力端Ioに供
給されると、直線検波回路1の出力は第2図Bに
示す信号が入力された場合における第1図各部の
動作を示すタイムチヤートである第5図aに示す
ような波形になる。そして、この包絡線信号がカ
ウンタ・タイマ回路2のカウント・イネーブル端
子ENBに供給されることによつて、カウンタ・
タイマ回路2は計時パルスCPの計時を開始する。
When a phase signal B is input When a phase signal as shown in Fig. 2B is supplied to the input terminal Io , the output of the linear detection circuit 1 is the same as when the signal shown in Fig. 2B is input. The waveform is as shown in FIG. 5a, which is a time chart showing the operation of each part in the figure. Then, by supplying this envelope signal to the count enable terminal ENB of the counter/timer circuit 2, the counter
The timer circuit 2 starts counting the clock pulse CP.

そして、このカウンタ・タイマ回路2による計
時がTMINに達すると、その出力端子3から送信
モードBに対応する規定時間幅の最小時間信号
TbMINが送出される。(第5図b参照)。このこと
によつて、第5図cに示すように第1の記憶回路
5Bがセツトされる。ところが、この場合の包絡
線信号幅TbはTbMIN<Tb<TbMAXであるため、カ
ウンタ・タイマ回路2の出力端子4からTbMAX
号は送出されず(第5図dの破線)、第2の記憶
回路6Bはセツトされない。(第5図e参照)。し
たがつて、この包絡線信号幅Tbは規定時間幅内
の信号であることがわかる。そして、第1の記憶
回路5Bの“H”出力と、第2の記憶回路6Bの
“L”出力の条件が成立することによつて選択確
認出力パルス回路7Bは包絡線信号の立下りでト
リガされる。このことによつて、選択確認出力パ
ルス回路7Bから第5図fに示すようなパルスが
モード判別カウンタ4Bに送出される。これと同
時に、第1の記憶回路5Bは、包絡線信号の立下
りによつてリセツトされ、また、カウンタ・タイ
マ回路2もリセツトされてイニシヤル状態に戻
る。そして、次の包絡線信号によつて同様な動作
が繰り返される。その結果、検出部3Bの出力パ
ルスをカウントしているモード判別カウンタ4B
は、第5図fに示すような検出部3Bからの出力
パルスが一定数に達するとモード判別出力を出力
端OutBに送出するようになる。なお、この時、信
号Bの周波数信号部分の信号幅は、Ta<Tb<Tc
<Tdであるため、カウンタ・タイマ回路の出力
端子5〜8からはパルスは送出されない。ところ
が、第5図g,jに示すようにTaMIN信号とTaMAX
信号はカウンタ・タイマ回路から送出され、検出
部3Aの第1,第2の記憶回路をそれぞれセツト
する。(第5図h,k参照)。しかしながら、第1
の記憶回路5Aが“H”出力、第2の記憶回路6
Aが“H”出力であるため、選択確認出力パルス
回路は包絡線信号の立下りでトリガされてもパル
スを送出しない。したがつて、選択確認出力パル
ス回路3Bのみがパルスを出力する。
When the time measured by the counter/timer circuit 2 reaches T MIN , the minimum time signal of the specified time width corresponding to the transmission mode B is output from the output terminal 3.
T bMIN is sent. (See Figure 5b). As a result, the first memory circuit 5B is set as shown in FIG. 5c. However, since the envelope signal width T b in this case is T b MIN < T b < T b MAX , the T b MAX signal is not sent out from the output terminal 4 of the counter/timer circuit 2 (dashed line in FIG. 5 d). The second memory circuit 6B is not set. (See Figure 5e). Therefore, it can be seen that this envelope signal width T b is a signal within the specified time width. Then, when the conditions for the "H" output of the first memory circuit 5B and the "L" output of the second memory circuit 6B are satisfied, the selection confirmation output pulse circuit 7B is triggered at the falling edge of the envelope signal. be done. As a result, a pulse as shown in FIG. 5f is sent from the selection confirmation output pulse circuit 7B to the mode discrimination counter 4B. At the same time, the first memory circuit 5B is reset by the fall of the envelope signal, and the counter/timer circuit 2 is also reset to return to the initial state. Similar operations are then repeated with the next envelope signal. As a result, the mode discrimination counter 4B that counts the output pulses of the detection section 3B
When the number of output pulses from the detection section 3B reaches a certain number as shown in FIG. 5f, a mode discrimination output is sent to the output terminal OutB . At this time, the signal width of the frequency signal portion of signal B is T a < T b < T c
Since <T d , no pulses are sent from the output terminals 5 to 8 of the counter/timer circuit. However, as shown in Figure 5g and j, the T aMIN signal and T aMAX signal
The signal is sent from the counter/timer circuit and sets the first and second storage circuits of the detection section 3A, respectively. (See Figure 5 h, k). However, the first
The memory circuit 5A outputs "H", and the second memory circuit 6
Since A is an "H" output, the selection confirmation output pulse circuit does not send out a pulse even if it is triggered by the falling edge of the envelope signal. Therefore, only the selection confirmation output pulse circuit 3B outputs a pulse.

位相信号Cが入力した場合 第2図Cに示すような位相信号が入力端Ioに供
給されると、直線検波回路1の出力は第2図Cに
示す信号が入力された場合における第1図各部の
動作を示すタイムチヤートである第6図aに示す
ような波形になる。そして、この包絡線信号がカ
ウンタ・タイマ回路2のカウント・イネーブル端
子ENBに供給されることによつて、カウンタ・
タイマ回路2は計時パルスCPの計時を開始する。
そして、このカウンタ・タイマ回路2による計時
がTMINに達するとその出力端子5から送信モー
ドCに対応する規定時間幅の最小時間信号TcMIN
が送出される。(第6図b参照)。このことによつ
て、第6図cに示すように第1の記憶回路5Cが
セツトされる。ところがこの場合の包絡線信号幅
TcはTcMIN<Tc<TcMAXであるためカウンタ・タ
イマ回路2の出力端子6からTcMAX信号は送出さ
れず(第6図dの破線)、第2の記憶回路6Cは
セツトされない。(第6図e参照)。したがつて、
包絡線信号幅Tcは規定時間幅内の信号であるこ
とがわかる。そして、第1の記憶回路5Cの
“H”出力と、第2の記憶回路6Cの“L”出力
の条件が成立することによつて選択確認出力パル
ス回路7Cは包絡線信号の立下りでトリガされ
る。
When a phase signal C is input When a phase signal as shown in FIG. 2C is supplied to the input terminal Io , the output of the linear detection circuit 1 is The waveform is as shown in FIG. 6a, which is a time chart showing the operation of each part in the figure. Then, by supplying this envelope signal to the count enable terminal ENB of the counter/timer circuit 2, the counter
The timer circuit 2 starts counting the clock pulse CP.
When the time measured by the counter/timer circuit 2 reaches T MIN , the minimum time signal T cMIN of the specified time width corresponding to the transmission mode C is output from the output terminal 5.
is sent. (See Figure 6b). As a result, the first memory circuit 5C is set as shown in FIG. 6c. However, in this case, the envelope signal width
Since Tc satisfies TcMIN < Tc < TcMAX , the TcMAX signal is not sent out from the output terminal 6 of the counter/timer circuit 2 (dashed line in FIG. 6d), and the second memory circuit 6C is not set. (See Figure 6e). Therefore,
It can be seen that the envelope signal width T c is a signal within a specified time width. Then, when the conditions for the "H" output of the first memory circuit 5C and the "L" output of the second memory circuit 6C are satisfied, the selection confirmation output pulse circuit 7C is triggered at the falling edge of the envelope signal. be done.

このことによつて、選択確認出力パルス回路7
Cから第6図fに示すようなパルスがモード判別
カウンタへ送出される。これと同時に、第1の記
憶回路5Cは包絡線信号の立下りによつてリセツ
トされ、また、カウンタ・タイマ回路2もリセツ
トされてイニシヤル状態に戻る。そして、次の包
絡線信号によつて同様な動作が繰り返される。そ
の結果、検出部3Cの出力パルスをカウントして
いるモード判別カウンタ4Cは、第6図fに示す
ような検出部3Cからの出力パルスが一定数に達
するとモード判別出力を出力端OutCに送出するよ
うになる。なお、この時、信号Cの周波数信号部
分の信号幅は、Ta<Tb<Tc<Tdであるため、カ
ウンタ・タイマ回路2の出力端子7〜8からはパ
ルスは送出されない。ところが、カウンタ・タイ
マ回路2の出力端子1〜4からはそれぞれTaMIN
TaMAX,TbMIN,TbMAXの信号が送出され、検出部
3Aと検出部3Bの第1および第2の記憶回路を
セツトする。しかしながら、第1の記憶回路が
“H”出力、第2の記憶回路が“H”出力である
ため、選択確認出力パルス回路7A,7Bは包絡
線信号の立下りでトリガされれてもパルスを送出
しない。したがつて、選択確認出力パルス回路7
Cのみがパルスを出力する。なお、検出部3Aと
3Bの動作は、B信号が入力された場合と同様な
動作が行なわれているため、第6図に示すタイム
チヤートでは省略した。
By this, selection confirmation output pulse circuit 7
A pulse as shown in FIG. 6f is sent from C to the mode discrimination counter. At the same time, the first memory circuit 5C is reset by the fall of the envelope signal, and the counter/timer circuit 2 is also reset to return to the initial state. Similar operations are then repeated with the next envelope signal. As a result, the mode discrimination counter 4C that counts the output pulses of the detection section 3C outputs the mode discrimination output to the output terminal O utC when the number of output pulses from the detection section 3C reaches a certain number as shown in FIG. It will start sending out. At this time, since the signal width of the frequency signal portion of the signal C satisfies Ta < T b < T c < T d , no pulses are sent out from the output terminals 7 to 8 of the counter/timer circuit 2 . However, from the output terminals 1 to 4 of the counter/timer circuit 2, T aMIN and
Signals T aMAX , T bMIN , and T bMAX are sent out to set the first and second storage circuits of the detection section 3A and the detection section 3B. However, since the first memory circuit outputs "H" and the second memory circuit outputs "H", the selection confirmation output pulse circuits 7A and 7B do not output pulses even when triggered by the fall of the envelope signal. Not sent. Therefore, the selection confirmation output pulse circuit 7
Only C outputs a pulse. The operations of the detection sections 3A and 3B are the same as when the B signal is input, so they are omitted from the time chart shown in FIG.

位相信号Dが入力した場合 第2図Dに示すような位相信号が入力端Ioに供
給された場合、前述の信号B,Cが入力された場
合と同様にしてモード判別カウンタ4Dのみから
出力端(OutD)に出力が現われる。そして、この
場合の動作は前述したところから明らかであるの
で、その詳細については省略する。
When phase signal D is input When a phase signal as shown in Figure 2 D is supplied to input terminal Io , it is output only from mode discrimination counter 4D in the same way as when signals B and C are input as described above. Output appears at the end (O utD ). Since the operation in this case is clear from the above, the details will be omitted.

以上、詳細に説明したように本実施例によるフ
アクシミリの送信モード識別回路は、位相信号を
構成する断続した周波数信号を直線検波回路によ
つて包絡線信号として取り出し、この包絡線信号
幅の連続する時間をカウンタ・タイマと検出部で
監視し、この連続する信号幅が規定時間幅内にあ
るときだけパルスを出力し、このパルスが一定数
に達することによつて送信モードの識別出力を送
出するようにしたものである。このように構成し
たため、従来において周波数信号のみを抽出する
ために必要とされていた高性能のフイルタを用い
ることなく確実に送信モードが識別できる。さら
に、周波数信号が同じで位相信号周期が異る送信
モードの判別は、従来方式においてはさらに他の
判別方法を付加する必要があつたが、本実施例に
よれば1回の識別により確実に識別することがで
きる。また、白送りモードと黒送りモードの場合
の入力信号波形図である第7図に示すような位相
信号周期が同じであり、送信モードが黒送り(第
7図a参照)と白送り(第7図b参照)で異なる
場合、本実施例によればこのような送信モードの
識別も可能である。
As explained above in detail, the facsimile transmission mode identification circuit according to the present embodiment uses a linear detection circuit to extract the intermittent frequency signal constituting the phase signal as an envelope signal, The time is monitored by a counter/timer and a detection unit, and a pulse is output only when the continuous signal width is within a specified time width, and when the number of pulses reaches a certain number, a transmission mode identification output is sent out. This is how it was done. With this configuration, the transmission mode can be reliably identified without using a high-performance filter that is conventionally required to extract only frequency signals. Furthermore, in the conventional method, it was necessary to add another discrimination method to distinguish between transmission modes in which the frequency signal is the same but the phase signal period is different, but with this embodiment, it is possible to identify transmission modes reliably by one identification can be identified. In addition, the phase signal period is the same as shown in Figure 7, which is an input signal waveform diagram for white feed mode and black feed mode, and the transmission mode is black feed (see Figure 7 a) and white feed (see Figure 7a). 7b)), such transmission modes can also be identified according to this embodiment.

なお、一般に位相信号幅は画面の一走査周期の
5±1%であるため、この信号幅を許容できれば
カウンタ・タイマ2の出力端子2と3,4と5,
6と7を兼用でき、この場合記憶回路もそれぞれ
兼用することができる。
Note that the phase signal width is generally 5±1% of one scanning period of the screen, so if this signal width can be tolerated, the output terminals 2 and 3, 4 and 5 of the counter/timer 2,
6 and 7 can be used in common, and in this case, the storage circuits can also be used in common.

さらに、位相信号を構成する断続した周波数信
号を画信号の搬送周波数で兼用しても勿論良い。
Furthermore, it goes without saying that the intermittent frequency signal constituting the phase signal may also be used as the carrier frequency of the image signal.

以上説明したように、本考案によれば、位相信
号を構成する断続した周波数信号を包絡線信号と
して取り出し、この包絡線信号がイネーブル信号
として供給されている間計時動作を行い、その包
絡線信号の連続する時間が規定時間幅内にあるか
否かを検出して送信モードを識別するようにした
ため、位相信号形態の異なる送信モードを識別す
ることができると共に、雑音に対して誤動作する
ことがなく極めて判別精度が向上するという利点
があり、また、周波数信号あるいは位相信号周期
が異なる送信モードであつても周波数信号を抽出
する高性能のフイルタを用いることなく送信モー
ドを識別することができるので、実用上の効果は
極めて大である。また、高性能のフイルタを必要
としないから安価な識別回路が得られるという点
においても極めて有効である。
As explained above, according to the present invention, the intermittent frequency signal constituting the phase signal is extracted as an envelope signal, a time measurement operation is performed while this envelope signal is supplied as an enable signal, and the envelope signal is Since the transmission mode is identified by detecting whether or not the continuous time of This has the advantage that the discrimination accuracy is greatly improved, and even if the transmission modes have different frequency signals or phase signal periods, the transmission mode can be identified without using a high-performance filter to extract the frequency signal. , the practical effect is extremely large. Furthermore, since a high-performance filter is not required, it is extremely effective in that an inexpensive identification circuit can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案によるフアクシミリの送信モー
ド識別装置の一実施例を示すブロツク図、第2図
ないし第7図は第1図の動作説明図で、第2図は
第1図の識別回路に入力される4種類の送信モー
ドの位相信号を示す波形図、第3図は第1図に示
すブロツク図において検出部の動作を説明するた
めのタイムチヤート、第4図は第2図Aに示す信
号が入力された場合における第1図各部の動作を
示すタイムチヤート、第5図は第2図Bに示す信
号が入力された場合における第1図各部の動作を
示すタイムチヤート、第6図は第2図Cに示す信
号が入力された場合における第1図各部の動作を
示すタイムチヤート、第7図は白送りモードと黒
送りモードの場合の入力信号波形図である。 1…直線検波回路、2…カウンタ・タイマ回
路、3A〜3D…検出部、4A〜4D…モード判
別カウンタ、5A〜5D,6A〜6D…記憶回
路、7A〜7D…選択確認パルス回路。
FIG. 1 is a block diagram showing an embodiment of a facsimile transmission mode identification device according to the present invention, FIGS. 2 to 7 are explanatory diagrams of the operation of FIG. 1, and FIG. A waveform diagram showing the input phase signals of four types of transmission modes, Fig. 3 is a time chart for explaining the operation of the detection section in the block diagram shown in Fig. 1, and Fig. 4 is shown in Fig. 2A. FIG. 5 is a time chart showing the operation of each part in FIG. 1 when the signal shown in FIG. 2B is input. FIG. 6 is a time chart showing the operation of each part in FIG. FIG. 2 is a time chart showing the operation of each part in FIG. 1 when the signal shown in C is input, and FIG. 7 is an input signal waveform diagram in the white feed mode and black feed mode. DESCRIPTION OF SYMBOLS 1... Linear detection circuit, 2... Counter/timer circuit, 3A-3D... Detection section, 4A-4D... Mode discrimination counter, 5A-5D, 6A-6D... Memory circuit, 7A-7D... Selection confirmation pulse circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 画信号送出前に位相整合を行うために送信機か
ら送られてくる位相信号により受信機側で自動的
に相手送信モードを識別するフアクシミリの送信
モード識別装置において、入力信号の包絡線信号
を取り出す直線検波回路と、この直線検波回路か
らの包絡線信号がイネーブル信号として供給され
ている間計時動作を行い各送信モード毎に包絡線
信号の連続時間の長さを規定する規定時間幅を作
成する2つの信号を順次出力するカウンタ・タイ
マ回路と、このカウンタ・タイマ回路からの2つ
の信号が作る規定時間幅の期間内に前記包絡線信
号が終了したことを検出して対応する検出パルス
を出力する複数の検出部と、これら各検出部の出
力パルスをそれぞれカウントしこのカウント値が
一定数に達した時に送信モード識別信号を出力す
る複数のモード判別カウンタとを備えたフアクシ
ミリの送信モード識別装置。
The envelope signal of the input signal is extracted in a facsimile transmission mode identification device that automatically identifies the other party's transmission mode on the receiver side based on the phase signal sent from the transmitter to perform phase matching before transmitting the image signal. A linear detection circuit performs a timing operation while the envelope signal from this linear detection circuit is supplied as an enable signal, and creates a prescribed time width that defines the length of continuous time of the envelope signal for each transmission mode. A counter/timer circuit that sequentially outputs two signals, and detects that the envelope signal ends within a specified time width period generated by the two signals from the counter/timer circuit and outputs a corresponding detection pulse. A facsimile transmission mode identification device comprising: a plurality of detection units, and a plurality of mode discrimination counters that count the output pulses of each of these detection units and output a transmission mode identification signal when the count value reaches a certain number. .
JP8656583U 1983-06-07 1983-06-07 Facsimile transmission mode identification device Granted JPS5976162U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8656583U JPS5976162U (en) 1983-06-07 1983-06-07 Facsimile transmission mode identification device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8656583U JPS5976162U (en) 1983-06-07 1983-06-07 Facsimile transmission mode identification device

Publications (2)

Publication Number Publication Date
JPS5976162U JPS5976162U (en) 1984-05-23
JPS6340936Y2 true JPS6340936Y2 (en) 1988-10-26

Family

ID=30216495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8656583U Granted JPS5976162U (en) 1983-06-07 1983-06-07 Facsimile transmission mode identification device

Country Status (1)

Country Link
JP (1) JPS5976162U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779411B2 (en) * 1983-10-31 1995-08-23 株式会社東芝 Facsimile machine transmission mode discrimination method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50115414A (en) * 1974-02-20 1975-09-10

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50115414A (en) * 1974-02-20 1975-09-10

Also Published As

Publication number Publication date
JPS5976162U (en) 1984-05-23

Similar Documents

Publication Publication Date Title
US5095494A (en) Data transmission apparatus
US5185783A (en) Communication apparatus for detecting a calling signal from a line, for detecting a data communication signal from a calling station, and for generating a quasi-calling tone
US5091877A (en) Data processing apparatus
JPH06105948B2 (en) Ring signal detector
EP0158293A2 (en) Improved television commercial monitor device
JPS6340936Y2 (en)
DE3820586C2 (en) Videophone system
GB2251319A (en) Circuit for resetting time of timer
US3824341A (en) Data communication system
EP0415723B1 (en) Automatic switching apparatus between data and speech communication
JPH0462636B2 (en)
JPH0422064B2 (en)
US3639839A (en) Broadcast system for a control signal
JPS6349963Y2 (en)
JPH0233417Y2 (en)
GB2214384A (en) A control system for use with a telephone system
USRE36783E (en) Communication apparatus for detecting a calling signal from a line, for detecting a data communication signal from a calling station, and for generating a quasi-calling tone
JPH0777415B2 (en) Network control signal detector
JP2584052B2 (en) Communication device
JPH026698Y2 (en)
JP2597476B2 (en) Facsimile transmitter
JPH01284195A (en) Communication equipment
SU1704140A1 (en) Time test signal selector
JPS6113765A (en) Call signal detecting system
JP2743844B2 (en) Communication terminal device