JPS6340389B2 - - Google Patents
Info
- Publication number
- JPS6340389B2 JPS6340389B2 JP55109623A JP10962380A JPS6340389B2 JP S6340389 B2 JPS6340389 B2 JP S6340389B2 JP 55109623 A JP55109623 A JP 55109623A JP 10962380 A JP10962380 A JP 10962380A JP S6340389 B2 JPS6340389 B2 JP S6340389B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- vertical
- charge
- group
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 238000003384 imaging method Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000005284 excitation Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001443 photoexcitation Effects 0.000 description 2
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は２次元撮像に用いる電荷注入装置
（Charge Injection Device：以下CIDと略称す
る）の新規な構成に関し、特に電極数、駆動回路
段階を低減して素子の高密度化、小型化、低消費
電力化を可能とするような画素構成とした電荷注
入型の固体撮像装置に関するものである。
（Charge Injection Device：以下CIDと略称す
る）の新規な構成に関し、特に電極数、駆動回路
段階を低減して素子の高密度化、小型化、低消費
電力化を可能とするような画素構成とした電荷注
入型の固体撮像装置に関するものである。
CIDは第１図に見られるごとく、たとえばそれ
ぞれ10V、20V程度の電圧が印加される一対の絶
縁電極２Ｘ，２Ｙからなる画素１を絶縁膜で覆わ
れた半導体基板上に２次元的に配設したものであ
る。その受光面５０上に投影された結像光の光励
起から生じる半導体基板内電荷４は、まず電極２
Ｙ直下の電位の井戸（以下単に井戸と略記する）
３ｂ中に蓄積される。しかるのちに水平方向のシ
フトレジスタ２０からの電圧操作によつて例えば
Y1の母線に接続された電極２Ｙ直下の井戸をい
つせいに消滅せしめるならば、該電荷４は電極２
Ｘ直下の井戸３ａへ一挙に移されるのであるがこ
の時の状態は第１図中の第１列目の画素群に見る
ことができる。この電荷４が移された瞬間に電極
２Ｘ上にはイメージ電荷が発生し、該イメージ電
荷はＸ母線と電子スイツチ１１，１２，１３，１
４を介して電荷増幅器７の出力端子に読み出され
る。ここで１０は垂直方向のシフトレジスタ、９
は各画素の電極２Ｘに電圧Vsを印加するリセツ
トスイツチ、X1〜X4、Y1〜Y4はそれぞれＸ母線
群およびＹ母線群を表す。
ぞれ10V、20V程度の電圧が印加される一対の絶
縁電極２Ｘ，２Ｙからなる画素１を絶縁膜で覆わ
れた半導体基板上に２次元的に配設したものであ
る。その受光面５０上に投影された結像光の光励
起から生じる半導体基板内電荷４は、まず電極２
Ｙ直下の電位の井戸（以下単に井戸と略記する）
３ｂ中に蓄積される。しかるのちに水平方向のシ
フトレジスタ２０からの電圧操作によつて例えば
Y1の母線に接続された電極２Ｙ直下の井戸をい
つせいに消滅せしめるならば、該電荷４は電極２
Ｘ直下の井戸３ａへ一挙に移されるのであるがこ
の時の状態は第１図中の第１列目の画素群に見る
ことができる。この電荷４が移された瞬間に電極
２Ｘ上にはイメージ電荷が発生し、該イメージ電
荷はＸ母線と電子スイツチ１１，１２，１３，１
４を介して電荷増幅器７の出力端子に読み出され
る。ここで１０は垂直方向のシフトレジスタ、９
は各画素の電極２Ｘに電圧Vsを印加するリセツ
トスイツチ、X1〜X4、Y1〜Y4はそれぞれＸ母線
群およびＹ母線群を表す。
該CIDの１フレームの撮像が終われば、前述し
た光励起によつて生じた電荷を保有している井戸
が消滅せしめる。かくすれば該電荷は基板中に注
入されて消滅するから次の１フレームの撮像に備
えて作られる新たな井戸の中には、改めて光励起
による電荷が蓄積される。
た光励起によつて生じた電荷を保有している井戸
が消滅せしめる。かくすれば該電荷は基板中に注
入されて消滅するから次の１フレームの撮像に備
えて作られる新たな井戸の中には、改めて光励起
による電荷が蓄積される。
こうしたことから以下では前記電極２Ｙを蓄積
電極、または前記電極２Ｘを検出電極と呼ぶこと
にする。そしてまたこうした第１図に示したCID
の受光面５０は実際には第２図に示したごとく縦
横の母線と一体化して作られる。このために前記
母線Y1〜Y4を縦母線、また母線X1〜X4を横母線
と呼ぶことにする。
電極、または前記電極２Ｘを検出電極と呼ぶこと
にする。そしてまたこうした第１図に示したCID
の受光面５０は実際には第２図に示したごとく縦
横の母線と一体化して作られる。このために前記
母線Y1〜Y4を縦母線、また母線X1〜X4を横母線
と呼ぶことにする。
上記第１図のCIDの画素は、実際には第２図の
ごとくまず周知のLOCOS法などによつて厚い絶
縁層を斜線で示した部分に形成することによつて
点線で囲まれた活性領域を縦母線の一部R1，R2
と横母線の一部C1，C2との交点附近の形成した
ものである。番地指定行う縦母線の一部R1，R2
の横に広がつた部分と、画素電荷をイメージ電荷
として検出する横母線の一部C1，C2で覆われて
いる上記の点線で囲まれた部分が１画素分を構成
しており、光電荷を該画素中の蓄積電極２Ｙ直下
に蓄積する時は、縦母線の一部R1，R2をＶなる
電圧にバイアスし、横母線の一部C1，C2をＶ／
２なる電圧にバイアスしておく。
ごとくまず周知のLOCOS法などによつて厚い絶
縁層を斜線で示した部分に形成することによつて
点線で囲まれた活性領域を縦母線の一部R1，R2
と横母線の一部C1，C2との交点附近の形成した
ものである。番地指定行う縦母線の一部R1，R2
の横に広がつた部分と、画素電荷をイメージ電荷
として検出する横母線の一部C1，C2で覆われて
いる上記の点線で囲まれた部分が１画素分を構成
しており、光電荷を該画素中の蓄積電極２Ｙ直下
に蓄積する時は、縦母線の一部R1，R2をＶなる
電圧にバイアスし、横母線の一部C1，C2をＶ／
２なる電圧にバイアスしておく。
今、横母線の一部C1を検出系に接続し縦母線
の一部R1を零電圧とすれば、信号電荷は蓄積電
極２Ｙ直下から検出電極２Ｘ直下に移されるので
縦母線の一部R1と横母線の一部C1との交点の画
素信号が読み出される。
の一部R1を零電圧とすれば、信号電荷は蓄積電
極２Ｙ直下から検出電極２Ｘ直下に移されるので
縦母線の一部R1と横母線の一部C1との交点の画
素信号が読み出される。
こうした方式ではＭ本の縦母線とＮ本の横母線
が必要であり、単位の駆動回路段数はＭ個、読み
出しスイツチ（第１図中の１１〜１４に相当）個
数はＮ個必要となる。ところで上記従来のCIDの
最小寸法を決定しているのは垂直および水平方向
の各シフトレジスタ１段当りの寸法であり、また
消費電力も上記シフトレジスタ１０，２０により
支配される。なんとなればシフトレジスタ１段当
りには最小６個の絶縁ゲート型トランジスタ（以
下MOSTと呼ぶ）が必要で、これがCIDの受光
面と同一の半導体基板上で占める面積の割合はき
わめて大であるからである。ただし該CIDに通常
のテレビ走査を行わせる場合には一般的な横母線
の奇偶の替えを行わしめることができるので垂直
方向のシフトレジスタ１０の段数を半分とするこ
ともできる。これに対して水平方向のシフトレジ
スタ２０に対してはその段数を減らすことができ
ず、そのために該水平方向シフトレジスタの占有
面積が大きくなり、これに伴つて消費電力の低減
にも限界が生じるという欠点があつた。
が必要であり、単位の駆動回路段数はＭ個、読み
出しスイツチ（第１図中の１１〜１４に相当）個
数はＮ個必要となる。ところで上記従来のCIDの
最小寸法を決定しているのは垂直および水平方向
の各シフトレジスタ１段当りの寸法であり、また
消費電力も上記シフトレジスタ１０，２０により
支配される。なんとなればシフトレジスタ１段当
りには最小６個の絶縁ゲート型トランジスタ（以
下MOSTと呼ぶ）が必要で、これがCIDの受光
面と同一の半導体基板上で占める面積の割合はき
わめて大であるからである。ただし該CIDに通常
のテレビ走査を行わせる場合には一般的な横母線
の奇偶の替えを行わしめることができるので垂直
方向のシフトレジスタ１０の段数を半分とするこ
ともできる。これに対して水平方向のシフトレジ
スタ２０に対してはその段数を減らすことができ
ず、そのために該水平方向シフトレジスタの占有
面積が大きくなり、これに伴つて消費電力の低減
にも限界が生じるという欠点があつた。
本発明はこうした欠点に鑑みてなされたもの
で、蓄積電極直下に相互に異なる不純物濃度を有
する画素群を形成し、該蓄積電極に印加される電
圧を画素群に応じた段数だけ切替えて上記１群中
の各画素の電荷を共通の検出電極から順次読出す
という考え方を骨子として上述の問題を解決せん
とするものであり、第３図以下の図面を用いて詳
記する。
で、蓄積電極直下に相互に異なる不純物濃度を有
する画素群を形成し、該蓄積電極に印加される電
圧を画素群に応じた段数だけ切替えて上記１群中
の各画素の電荷を共通の検出電極から順次読出す
という考え方を骨子として上述の問題を解決せん
とするものであり、第３図以下の図面を用いて詳
記する。
第３図ａは本発明に係る新規なCIDの要部構造
を示す図であつて、前記第２図と同様に、たとえ
ばｐ型の半導体基板４０上にLOCOS法によつて
厚い絶縁層３０を、点線で囲んで示した単位の画
素５１の外側の斜線で示した部分に形成して上記
点線で囲んで示した単位の活性領域つまり画素２
１と２２，２３と２４……が隣接するように画定
したものである。このうち画素２４における蓄積
電極２Ｙ直下の領域２４ａには特に処理がなされ
ていないが、画素２１，２２および２３における
蓄積電極２Ｙ直下の領域２１ａ，２２ａ，２３ａ
には第３図ｂ中に３１で示したごとく硼酸Ｂの注
入などの手段による不純物ドーブがなされてお
り、その不純物濃度は２１ａ，２２ａ，２３ａの
順に小さくなされている。このため該２１ａ，２
２ａ，２３ａの領域におけるしきい値電圧Vtは
第４図の曲線イ，ロ，ハのごとく順に正の電圧方
向にシフトされてそれぞれV4、V3、V2なる値と
なつている。これに対して前記２４ａの領域にお
けるしきい値電圧Vtは第４図の曲線ニで示した
ごとく零なる電圧V0にある。ただし第３図ｂは
第３図ａのＺ〜Z′断面であつて、３２は上記活性
領域上を被覆する絶縁膜である。また第４図の縦
軸φsはｐ型半導体基板４０の表面電位であり、横
軸Ｖは第３図ｂの断面図に示した蓄積電極２Ｙに
印加される電圧である。
を示す図であつて、前記第２図と同様に、たとえ
ばｐ型の半導体基板４０上にLOCOS法によつて
厚い絶縁層３０を、点線で囲んで示した単位の画
素５１の外側の斜線で示した部分に形成して上記
点線で囲んで示した単位の活性領域つまり画素２
１と２２，２３と２４……が隣接するように画定
したものである。このうち画素２４における蓄積
電極２Ｙ直下の領域２４ａには特に処理がなされ
ていないが、画素２１，２２および２３における
蓄積電極２Ｙ直下の領域２１ａ，２２ａ，２３ａ
には第３図ｂ中に３１で示したごとく硼酸Ｂの注
入などの手段による不純物ドーブがなされてお
り、その不純物濃度は２１ａ，２２ａ，２３ａの
順に小さくなされている。このため該２１ａ，２
２ａ，２３ａの領域におけるしきい値電圧Vtは
第４図の曲線イ，ロ，ハのごとく順に正の電圧方
向にシフトされてそれぞれV4、V3、V2なる値と
なつている。これに対して前記２４ａの領域にお
けるしきい値電圧Vtは第４図の曲線ニで示した
ごとく零なる電圧V0にある。ただし第３図ｂは
第３図ａのＺ〜Z′断面であつて、３２は上記活性
領域上を被覆する絶縁膜である。また第４図の縦
軸φsはｐ型半導体基板４０の表面電位であり、横
軸Ｖは第３図ｂの断面図に示した蓄積電極２Ｙに
印加される電圧である。
第５図ａは理解の便宜のために、画素２１，２
２，２３，２４における各領域２１ｂ，２１ａ，
２２ｂ，２２ａ，２３ｂ，２３ａ，２４ｂ，２４
ａをこの順に横に並べて描いた図であつて、第５
ｂ，ｃに示した井戸の図は上記第５図ａに対応し
ている。
２，２３，２４における各領域２１ｂ，２１ａ，
２２ｂ，２２ａ，２３ｂ，２３ａ，２４ｂ，２４
ａをこの順に横に並べて描いた図であつて、第５
ｂ，ｃに示した井戸の図は上記第５図ａに対応し
ている。
今第３図ａの横母線の一部C1を第４図に見ら
れるV1なる値にバイアスし、縦母線の一部R1を
V5なる値にバイアスすれば、上記の各領域のう
ち、２１ａ，２２ａ，２３ａ，２４ａの直下には
前記したV0、V2、V3、V4なるしきい値に基因し
て、２１ａ，２２ａ，２３ａ，２４ａの順で順次
深くなつて行く井戸４１ａ，４２ａ，４３ａ，４
４ａが第５図ｂに示すごとく形成される。そして
受光面５０に結像がなされれば、該結像による入
射光によつて上記の各井戸４１ａ〜４４ａの中に
は第５図ｂに示したごとく信号電荷q1，q2，q3，
q4が光励磁によつてそれぞれ発生して蓄積され
る。これらの電荷を読み出すには、まず横母線の
一部C1を第１図に示した電子スイツチ１１〜１
４のうちの対応するものを介して検出手段たる電
荷増幅器７に接続し、縦母線の一部R1の電圧を
V5なる値からV4なる値に低下せしめる。
れるV1なる値にバイアスし、縦母線の一部R1を
V5なる値にバイアスすれば、上記の各領域のう
ち、２１ａ，２２ａ，２３ａ，２４ａの直下には
前記したV0、V2、V3、V4なるしきい値に基因し
て、２１ａ，２２ａ，２３ａ，２４ａの順で順次
深くなつて行く井戸４１ａ，４２ａ，４３ａ，４
４ａが第５図ｂに示すごとく形成される。そして
受光面５０に結像がなされれば、該結像による入
射光によつて上記の各井戸４１ａ〜４４ａの中に
は第５図ｂに示したごとく信号電荷q1，q2，q3，
q4が光励磁によつてそれぞれ発生して蓄積され
る。これらの電荷を読み出すには、まず横母線の
一部C1を第１図に示した電子スイツチ１１〜１
４のうちの対応するものを介して検出手段たる電
荷増幅器７に接続し、縦母線の一部R1の電圧を
V5なる値からV4なる値に低下せしめる。
かくすればV4、V3、V2なるそれぞれの値にま
でしきい値電圧をシフトせしめられた各領域２１
ａ，２２ａ，２３ａならびにしきい値電圧がV0
なる領域２４ａのそれぞれの直下に生じていた井
戸４１ａ，４２ａ，４３ａおよび４４ａの底は第
５図ｃ中の矢印イで示したように一挙に持ちあげ
られる。この場合、最も浅く形成されていた井戸
４１ａは消滅することになるから、該井戸４１ａ
中に蓄積されていた信号電荷q1は領域２１ｂ直下
に生じた井戸４１ｂ中へ、第５図ｃ中において矢
印ロで示したごとく流入するが、この電荷は該領
域２１ｂの上部を覆う検出電極２Ｘに発生する上
記電荷q1と逆極性のイメージ電荷として検出され
る。
でしきい値電圧をシフトせしめられた各領域２１
ａ，２２ａ，２３ａならびにしきい値電圧がV0
なる領域２４ａのそれぞれの直下に生じていた井
戸４１ａ，４２ａ，４３ａおよび４４ａの底は第
５図ｃ中の矢印イで示したように一挙に持ちあげ
られる。この場合、最も浅く形成されていた井戸
４１ａは消滅することになるから、該井戸４１ａ
中に蓄積されていた信号電荷q1は領域２１ｂ直下
に生じた井戸４１ｂ中へ、第５図ｃ中において矢
印ロで示したごとく流入するが、この電荷は該領
域２１ｂの上部を覆う検出電極２Ｘに発生する上
記電荷q1と逆極性のイメージ電荷として検出され
る。
そしてさらに縦母線の一部R1の電圧をV4なる
値からV3なる値に低下せしめる。かくすれば上
記の残りの井戸４２ａ，４３ａ，４４ａの底はさ
らに持ちあげられるが、この場合、最も浅い井戸
となつていた第５図ｃに見られる井戸４２ａは消
滅することとなり該井戸４２ａ中の電荷q2はその
左隣りにできる井戸４２ｂ中に流入するので、該
電荷q2は上記領域２２ｂの上部を覆う検出電極２
Ｘに発生するイメージ電荷として検出される。
値からV3なる値に低下せしめる。かくすれば上
記の残りの井戸４２ａ，４３ａ，４４ａの底はさ
らに持ちあげられるが、この場合、最も浅い井戸
となつていた第５図ｃに見られる井戸４２ａは消
滅することとなり該井戸４２ａ中の電荷q2はその
左隣りにできる井戸４２ｂ中に流入するので、該
電荷q2は上記領域２２ｂの上部を覆う検出電極２
Ｘに発生するイメージ電荷として検出される。
以下同様にして縦母線の一部R1の電圧をV3な
る値からV2なる値へ、また、V2なる値からV0な
る値へと低下せしめて行けば、井戸４３ａがそし
てこれにつづいて井戸４４ａが順次消滅してその
中の電荷q3がまたこれにつづいて電荷q4が井戸４
３ｂならびに井戸４４ｂ中にそれぞれ移され、イ
メージ電荷として検出されるから縦母線の一部
R1と横母線の一部C1との交点まわりに位置する
４個の画素２１，２２，２３，２４中に蓄積され
ていた各信号電荷q1〜q4は順次読み出されること
になる。
る値からV2なる値へ、また、V2なる値からV0な
る値へと低下せしめて行けば、井戸４３ａがそし
てこれにつづいて井戸４４ａが順次消滅してその
中の電荷q3がまたこれにつづいて電荷q4が井戸４
３ｂならびに井戸４４ｂ中にそれぞれ移され、イ
メージ電荷として検出されるから縦母線の一部
R1と横母線の一部C1との交点まわりに位置する
４個の画素２１，２２，２３，２４中に蓄積され
ていた各信号電荷q1〜q4は順次読み出されること
になる。
この場合１つの領域からのイメージ電荷の検出
が終わるたびごとに第１図に示したリセツトスイ
ツチ９を開じれば各検出のたびごとに電荷増幅器
の帰還容量中に蓄積されたイメージ電荷は放電さ
れてしまうので、ある画素からの信号出力の上に
別の画素からの信号出力が、またその上に更に別
の画素からの信号出力が次々と重畳するようなこ
とはなく、各画素の信号電荷は分離して検出で
き、電荷増幅器７の出力に時系列として取り出す
ことができる。
が終わるたびごとに第１図に示したリセツトスイ
ツチ９を開じれば各検出のたびごとに電荷増幅器
の帰還容量中に蓄積されたイメージ電荷は放電さ
れてしまうので、ある画素からの信号出力の上に
別の画素からの信号出力が、またその上に更に別
の画素からの信号出力が次々と重畳するようなこ
とはなく、各画素の信号電荷は分離して検出で
き、電荷増幅器７の出力に時系列として取り出す
ことができる。
このようにして第３図ａの左端の４個の画素２
１〜２４の信号電荷の読み出しはいわばＺ型に走
査して行われることになるが、これが完了すれば
つぎには右隣りの４画素の読み出しをやはりＺ型
に行い、さらにこれをつづけて最も右端に位置す
る４画素の読み出しを行う。そしてこれが終了す
れば行を改めて、再び左端の４画素のＺ型の読み
出しを行う。
１〜２４の信号電荷の読み出しはいわばＺ型に走
査して行われることになるが、これが完了すれば
つぎには右隣りの４画素の読み出しをやはりＺ型
に行い、さらにこれをつづけて最も右端に位置す
る４画素の読み出しを行う。そしてこれが終了す
れば行を改めて、再び左端の４画素のＺ型の読み
出しを行う。
第６図は第３図ａにおける横母線C1に結合さ
れた８個の画素から信号を順次読みだす場合のタ
イミングチヤートを示し、同図ａのφRはリセツ
トスイツチ９に対するリセツトパルスに対応し、
同図ｂおよびｃのφY１，φY２が縦母線Ｒ１，Ｒ
２に対するアドレス信号電圧波形に対応してい
る。また第６図ｄは各画素の出力信号波形を示し
ている。
れた８個の画素から信号を順次読みだす場合のタ
イミングチヤートを示し、同図ａのφRはリセツ
トスイツチ９に対するリセツトパルスに対応し、
同図ｂおよびｃのφY１，φY２が縦母線Ｒ１，Ｒ
２に対するアドレス信号電圧波形に対応してい
る。また第６図ｄは各画素の出力信号波形を示し
ている。
こうした読み出し方法は通常のテレビ走査
（XY走査）と大いに異なるが、この読み出しは
電子計算機とCIDとを連動させることによつて容
易に読み出しうる。
（XY走査）と大いに異なるが、この読み出しは
電子計算機とCIDとを連動させることによつて容
易に読み出しうる。
以上に述べた本発明に係るCIDでは第３図ｂに
見られるように４個の画素がα、βで示した寸法
内に納まつている。したがつてこのCIDでは従来
と同じスペースに縦横とも２倍の画素を納めるこ
とができ、受光面の高密度化がここに実現され
る。これは逆に言えば水平方向および垂直方向の
各シフトレジスタの駆動回路段数を（1/2）に減
少せしめることともなるのでスペースの点から言
つても消費電力の点から見ても実用上多大の効果
が期待できる。
見られるように４個の画素がα、βで示した寸法
内に納まつている。したがつてこのCIDでは従来
と同じスペースに縦横とも２倍の画素を納めるこ
とができ、受光面の高密度化がここに実現され
る。これは逆に言えば水平方向および垂直方向の
各シフトレジスタの駆動回路段数を（1/2）に減
少せしめることともなるのでスペースの点から言
つても消費電力の点から見ても実用上多大の効果
が期待できる。
第１図は従来方式のCIDの構造を示す模式図第
２図は該CIDの実際に作られた要部構造を示す平
面図、第３図ａ，ｂは本発明に係るCIDの要部構
造を示す平面図および断面図、第４図は本発明の
CIDの縦母線の一部と横母線の一部の交点まわり
に存在する４画素の蓄積電極直下のしきい値電圧
の変化を説明するための図、第５図ａは該４画素
を１直線上に並べて画いた断面図、第５図ｂ，ｃ
は該４画素の直下に生じる井戸とそのバイアスに
よる変化を説明するための図、第６図は読みだし
アドレスの動作を説明するためのタイミングチヤ
ートである。 ２１，２２，２３，２４：画素、２１ａ，２２
ａ，２３ａ，２４ａ：画素の蓄積電極で覆われた
領域、２１ｂ，２２ｂ，２３ｂ，２４ｂ：画素の
検出電極で覆われた領域、３０：絶縁層、３１：
不純物ドーブ層、３２：活性領域上を被覆する絶
縁膜、４０：半導体基板、４１ａ，４１ｂ，４２
ａ，４２ｂ，４３ａ，４３ｂ，４４ａ，４４ｂ：
井戸、q1，q2，q3，q4：電荷。
２図は該CIDの実際に作られた要部構造を示す平
面図、第３図ａ，ｂは本発明に係るCIDの要部構
造を示す平面図および断面図、第４図は本発明の
CIDの縦母線の一部と横母線の一部の交点まわり
に存在する４画素の蓄積電極直下のしきい値電圧
の変化を説明するための図、第５図ａは該４画素
を１直線上に並べて画いた断面図、第５図ｂ，ｃ
は該４画素の直下に生じる井戸とそのバイアスに
よる変化を説明するための図、第６図は読みだし
アドレスの動作を説明するためのタイミングチヤ
ートである。 ２１，２２，２３，２４：画素、２１ａ，２２
ａ，２３ａ，２４ａ：画素の蓄積電極で覆われた
領域、２１ｂ，２２ｂ，２３ｂ，２４ｂ：画素の
検出電極で覆われた領域、３０：絶縁層、３１：
不純物ドーブ層、３２：活性領域上を被覆する絶
縁膜、４０：半導体基板、４１ａ，４１ｂ，４２
ａ，４２ｂ，４３ａ，４３ｂ，４４ａ，４４ｂ：
井戸、q1，q2，q3，q4：電荷。
Claims (1)
- １ 隣接する検出電極と蓄積電極とで画定された
複数個の画素を縦および横方向にマトリツクス状
に配設してなる電荷注入型撮像装置において、縦
および横方向に隣接した少なくとも４個の画素を
１群として、当該群中における各画素の蓄積電極
同志および検出電極同志をそれぞれ共通に縦母
線、横母線のそれぞれに接続すると共に、各群中
の共通接続した蓄積電極直下の画素中不純物濃度
を順次異ならしめ、上記共通に接続した各群の画
素の蓄積電極に前記の不純物濃度に応じた階段状
の電圧を印加して、上記各群に含まれる各画素の
電荷を共通の検出電極から順次読み出すようにし
たことを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10962380A JPS5735483A (en) | 1980-08-09 | 1980-08-09 | Solidstate image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10962380A JPS5735483A (en) | 1980-08-09 | 1980-08-09 | Solidstate image sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5735483A JPS5735483A (en) | 1982-02-26 |
| JPS6340389B2 true JPS6340389B2 (ja) | 1988-08-10 |
Family
ID=14514975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10962380A Granted JPS5735483A (en) | 1980-08-09 | 1980-08-09 | Solidstate image sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5735483A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5953419U (ja) * | 1982-09-29 | 1984-04-07 | 株式会社ヨシタケ製作所 | 液体用減圧弁 |
| JPS63163505U (ja) * | 1987-04-14 | 1988-10-25 | ||
| JPH02104407U (ja) * | 1989-02-01 | 1990-08-20 |
-
1980
- 1980-08-09 JP JP10962380A patent/JPS5735483A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5735483A (en) | 1982-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6878918B2 (en) | APS pixel with reset noise suppression and programmable binning capability | |
| US6236434B1 (en) | Solid state image pickup device | |
| US4750042A (en) | Solid state image pickup element with dual horizontal transfer sections | |
| KR890005237B1 (ko) | 고체촬상소자 및 그 구동방법 | |
| JPH0614706B2 (ja) | 電気的電荷転送を利用して連続ラインの中の画像を走査する装置 | |
| KR900005875B1 (ko) | 고체 촬성 소자 | |
| US4542409A (en) | Single gate line interlace solid-state color imager | |
| JP2524434B2 (ja) | Ｃｃｄ映像素子 | |
| US4443818A (en) | Solid-state imaging device | |
| US4521797A (en) | Semiconductor imaging device using charge-coupling device | |
| US5115293A (en) | Solid-state imaging device | |
| US4340909A (en) | Solid state area imaging apparatus | |
| JPS6340389B2 (ja) | ||
| JPH04281681A (ja) | Ｘ‐ｙアドレス型固体撮像装置 | |
| US4908684A (en) | Solid-state imaging device | |
| US5397730A (en) | Method of making a high efficiency horizontal transfer section of a solid state imager | |
| US5060038A (en) | Charge sweep solid-state image sensor | |
| JP3718103B2 (ja) | 固体撮像装置とその駆動方法、およびこれを用いたカメラ | |
| US4532549A (en) | Solid-state imaging device with high quasi-signal sweep-out efficiency and high signal charge transfer efficiency | |
| JP3579251B2 (ja) | 固体撮像装置 | |
| JPH05244513A (ja) | 光電変換装置及びその駆動方法 | |
| JPS6322076B2 (ja) | ||
| KR19980063463A (ko) | 고체 촬상 소자 및 그 구동 방법 | |
| JPS622509B2 (ja) | ||
| JPH0697408A (ja) | 光電変換装置及びその製造方法 |