JPS6339763U - - Google Patents
Info
- Publication number
- JPS6339763U JPS6339763U JP13350586U JP13350586U JPS6339763U JP S6339763 U JPS6339763 U JP S6339763U JP 13350586 U JP13350586 U JP 13350586U JP 13350586 U JP13350586 U JP 13350586U JP S6339763 U JPS6339763 U JP S6339763U
- Authority
- JP
- Japan
- Prior art keywords
- shared memory
- accessed
- microprocessors
- control device
- comparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Description
第1図は本考案のメモリアクセス方式のブロツ
ク構成図。 1―1,1―2…マイクロプロセツサ、2…共
有メモリ、3―1,3―2…アドレスデータバス
、4…共有メモリアドレス回路、5…共有メモリ
の対するアドレスバス、6…共有メモリのデータ
バス、7―1,7―2…デイレクシヨン制御回路
、8…アドレス一致検出回路、9…メモリ。
ク構成図。 1―1,1―2…マイクロプロセツサ、2…共
有メモリ、3―1,3―2…アドレスデータバス
、4…共有メモリアドレス回路、5…共有メモリ
の対するアドレスバス、6…共有メモリのデータ
バス、7―1,7―2…デイレクシヨン制御回路
、8…アドレス一致検出回路、9…メモリ。
Claims (1)
- 【実用新案登録請求の範囲】 複数のマイクロプロセツサで共有メモリのアク
セスを行なう共有メモリのアクセス制御装置にお
いて、 前記複数のマイクロプロセツサから送出される
アドレス信号を比較する比較手段と、前記共有メ
モリからアクセスされたデータの送出方向を制御
するデイレクシヨン制御手段とを設け、前記比較
手段によりアドレス信号の一致を検出したとき、
前記デイレクシヨン制御手段により共有メモリを
アクセスしたすべてのCPUにデータを与えるこ
とを特徴とした共有メモリアクセス制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13350586U JPS6339763U (ja) | 1986-08-30 | 1986-08-30 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13350586U JPS6339763U (ja) | 1986-08-30 | 1986-08-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6339763U true JPS6339763U (ja) | 1988-03-15 |
Family
ID=31033888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13350586U Pending JPS6339763U (ja) | 1986-08-30 | 1986-08-30 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6339763U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001511559A (ja) * | 1997-07-28 | 2001-08-14 | ネグザビット・ネットワークス,リミテッド・ライアビリティー・カンパニー | マルチポート内部キャッシュdram |
-
1986
- 1986-08-30 JP JP13350586U patent/JPS6339763U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001511559A (ja) * | 1997-07-28 | 2001-08-14 | ネグザビット・ネットワークス,リミテッド・ライアビリティー・カンパニー | マルチポート内部キャッシュdram |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6421443U (ja) | ||
JPS6339763U (ja) | ||
JPH0415743U (ja) | ||
JPS63135436U (ja) | ||
JPH02143646U (ja) | ||
JPH026348U (ja) | ||
JPS63114348U (ja) | ||
JPS63139652U (ja) | ||
JPS6368054U (ja) | ||
JPS6320250U (ja) | ||
JPS6446840U (ja) | ||
JPH0326200U (ja) | ||
JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
JPS63168549U (ja) | ||
JPS6353152U (ja) | ||
JPS6284845U (ja) | ||
JPS6030050U (ja) | デ−タメモリアクセス方式 | |
JPH0223754U (ja) | ||
JPH02116344U (ja) | ||
JPS60148650U (ja) | 共有メモリ制御装置 | |
JPS635542U (ja) | ||
JPS63118659U (ja) | ||
JPH048159U (ja) | ||
JPS61168444U (ja) | ||
JPH0246227U (ja) |