JPS6339687Y2 - - Google Patents
Info
- Publication number
- JPS6339687Y2 JPS6339687Y2 JP10346580U JP10346580U JPS6339687Y2 JP S6339687 Y2 JPS6339687 Y2 JP S6339687Y2 JP 10346580 U JP10346580 U JP 10346580U JP 10346580 U JP10346580 U JP 10346580U JP S6339687 Y2 JPS6339687 Y2 JP S6339687Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- terminal
- crystal display
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 31
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【考案の詳細な説明】
本考案は液晶をダイナミツク駆動する表示駆動
装置に関するものである。[Detailed Description of the Invention] The present invention relates to a display driving device that dynamically drives a liquid crystal.
従来液晶を介在した電極をマトリクス状に配設
して構成した液晶表示装置を駆動する場合、表示
すべき画素の電極間に印加される電圧の影響によ
り、本来非表示とすべき電極間に非表示用電圧以
上の電圧が印加され、いわゆるクロストークによ
る表示がなされるという欠点があつた。これに対
し、行および列電極に印加すべき電圧波形に工夫
をこらし、クロストークを除去することが考案さ
れてきたが、特殊な波形を発生させるために回路
構成が複雑になるとか、設定すべき電圧値の幅が
大きくなるなどの欠点があつた。 Conventionally, when driving a liquid crystal display device configured by arranging electrodes in a matrix with liquid crystals interposed between them, the effect of the voltage applied between the electrodes of the pixels that are to be displayed causes non-display between the electrodes that should normally be non-display. There was a drawback that a voltage higher than the display voltage was applied, resulting in a display caused by so-called crosstalk. In response, attempts have been made to eliminate crosstalk by devising the voltage waveforms to be applied to the row and column electrodes, but these methods require complicated circuit configurations to generate special waveforms, or require settings. There were drawbacks such as an increase in the range of voltage values.
そこで本考案は各液晶表示素子に対応してスイ
ツチング素子を設け、表示すべき液晶表示素子に
対しては、そのスイツチング素子を閉じて電圧を
印加し、非表示とすべき液晶表示素子に対しては
そのスイツチング表示を開いて電圧を印加しない
ようにした液晶表示装置を提供し、上記従来の欠
点を除去したものである。 Therefore, the present invention provides a switching element corresponding to each liquid crystal display element, closes the switching element and applies voltage to the liquid crystal display element that should display, and applies voltage to the liquid crystal display element that should not display. provides a liquid crystal display device in which the switching display is opened and no voltage is applied, thereby eliminating the above-mentioned conventional drawbacks.
以下図面に基いて本考案の一実施例を説明す
る。第1図は3行3列のマトリクスの液晶表示装
置を示し、1〜9は液晶を介在した行および列電
極によつて構成された液晶表示素子であり、10
〜18は液晶表示素子と直列に接続した、例えば
アナログスイツチ等からなるスイツチング回路で
ある。19はクロツクパルス発生回路であり、こ
の出力パルスを受けてタイミングパルス発生回路
20は、端子a1,a2およびa3に第3図示のパルス
A,BおよびCを順次発生する。第2の信号供給
回路を構成する。駆動パルス発生回路21はクロ
ツクパルス発生回路19からの出力パルスを受
け、出力端子b1に第3図示のパルス列D,Eおよ
びFに、その一部が示されているパルス列を連続
的に発生する。出力端子b2には、同パルス列と半
周期位相差を有するパルス列を発生する。22は
スイツチング選択回路であり、タイミングパルス
発生回路20の端子a1〜a3の各出力パルスに同期
して端子Z1〜Z3に第1図示の左側から各列のスイ
ツチング回路の選択出力、すなわち3ビツトパラ
レル出力を発生する。23〜31はゲート回路で
ある。このゲート回路23〜31とタイミングパ
ルス発生回路20とによつて第1の信号供給回路
を構成している。 An embodiment of the present invention will be described below based on the drawings. FIG. 1 shows a liquid crystal display device with a matrix of 3 rows and 3 columns, in which 1 to 9 are liquid crystal display elements constituted by row and column electrodes with liquid crystal interposed therebetween;
-18 are switching circuits, for example, analog switches, connected in series with the liquid crystal display element. Reference numeral 19 denotes a clock pulse generating circuit, and in response to this output pulse, the timing pulse generating circuit 20 sequentially generates pulses A, B, and C shown in the third figure at terminals a 1 , a 2 , and a 3 . A second signal supply circuit is configured. The drive pulse generating circuit 21 receives the output pulses from the clock pulse generating circuit 19, and continuously generates pulse trains D, E and F shown in FIG. 3, some of which are shown at the output terminal b1 . A pulse train having a half cycle phase difference from the same pulse train is generated at the output terminal b2 . Reference numeral 22 denotes a switching selection circuit, which outputs selection outputs of the switching circuits in each column from the left side of the first diagram to terminals Z 1 to Z 3 in synchronization with each output pulse of the terminals a 1 to a 3 of the timing pulse generation circuit 20; That is, a 3-bit parallel output is generated. 23 to 31 are gate circuits. The gate circuits 23 to 31 and the timing pulse generation circuit 20 constitute a first signal supply circuit.
以上の構成において、タイミングパルス発生回
路20の端子a1に第3図a1のパルスAが発生する
と、ゲート回路23が開き、ゲート回路29の列
端子X1に第3図X1のパルスDが発生する。以下
端子a2およびa3に同図a1,a2のパルスBおよびC
が順次発生するのに伴なつて、列端子X2および
X3にパルスEおよびFを順次発生する。なお端
子a1〜a3のうち、パルスが発生されていない端子
は論理値“0”に保持される。そのため例えば端
子a2が論理値“0”のときは、ゲート回路24が
閉じてゲート回路27が開かれるため、端子b2に
生じているパルスがゲート回路30の列端子X2
に発生する。第1図示の行端子Y1〜Y3には、第
2図示の端子b2の出力パルスが供給されている。 In the above configuration, when the pulse A shown in FIG . occurs. Pulses B and C of a 1 and a 2 in the same figure are applied to terminals a 2 and a 3 below.
occur sequentially, the column terminals X 2 and
Pulses E and F are generated sequentially at X3 . Note that among the terminals a 1 to a 3 , the terminals to which no pulse is generated are held at the logical value "0". Therefore, for example, when the terminal a 2 has a logical value of "0", the gate circuit 24 is closed and the gate circuit 27 is opened, so that the pulse generated at the terminal b 2 is transferred to the column terminal X 2 of the gate circuit 30.
occurs in The row terminals Y 1 to Y 3 shown in the first diagram are supplied with the output pulse of the terminal b 2 shown in the second diagram.
そこで第1図示の液晶表示素子4,6および8
を点灯させる場合について説明する。第3図示の
パルスAが発生すると、第1図示の列端子X1に
第3図示のパルスDが印加され、残る列端子X2
およびX3には、端子a2および端子a3の出力は論
理値が“0”,“0”であるため、ゲート回路2
7,28が開き、端子b2に生じている半周期位相
のずれたパルスが印加される。一方スイツチング
選択回路22の端子Z2に論理値“1”を発生し、
その他の端子Z1およびZ3には論理値“0”を生じ
る。ここでスイツチング回路10〜18は論理値
“1”で閉じ、論理値“0”で開くものとする。
そこで上記論理出力により、第1図示のスイツチ
ング回路13が閉じて液晶表示素子4に第3図示
のパルスGが印加され、同液晶表示素子が点灯さ
れる。なお残りの液晶表示素子1および7は、ス
イツチング回路10および16が開かれているた
め電圧が印加されず、消灯している。また、スイ
ツチング回路14および15が閉じられるが、端
子X2,X3と端子Y2に生じるパルスは、端子b2の
出力パルスであり、共に同相であり、液晶表示素
子5,6は消灯している。次に端子a2に第3図示
のパルスBが発生すると、データ発生回路22の
端子Z1,Z2およびZ3にそれぞれ論理値“0”,
“0”および“1”が発生し、スイツチング回路
17が閉じ、スイツチング回路11および14が
開く。したがつて液晶表示素子8が点灯する。 Therefore, the liquid crystal display elements 4, 6 and 8 shown in FIG.
The case of lighting up will be explained. When the pulse A shown in the third figure is generated, the pulse D shown in the third figure is applied to the column terminal X 1 shown in the first figure, and the remaining column terminal X 2
and X 3 , since the outputs of terminal a 2 and terminal a 3 have logical values “0” and “0”, the gate circuit 2
7 and 28 are opened, and the half-period phase-shifted pulses occurring at terminal b2 are applied. On the other hand, a logic value "1" is generated at the terminal Z2 of the switching selection circuit 22,
A logic value "0" is generated at the other terminals Z1 and Z3 . Here, it is assumed that the switching circuits 10 to 18 are closed when the logic value is "1" and open when the logic value is "0".
Accordingly, the above logic output closes the switching circuit 13 shown in the first diagram and applies the pulse G shown in the third diagram to the liquid crystal display element 4, so that the liquid crystal display element is turned on. Note that the remaining liquid crystal display elements 1 and 7 are turned off because the switching circuits 10 and 16 are open, so that no voltage is applied thereto. Furthermore, the switching circuits 14 and 15 are closed, but the pulses generated at the terminals X 2 and X 3 and the terminal Y 2 are the output pulses of the terminal b 2 and are both in phase, and the liquid crystal display elements 5 and 6 are turned off. ing. Next, when the pulse B shown in the third figure is generated at the terminal a 2 , the terminals Z 1 , Z 2 and Z 3 of the data generation circuit 22 have the logic value "0", respectively.
"0" and "1" are generated, switching circuit 17 is closed and switching circuits 11 and 14 are open. Therefore, the liquid crystal display element 8 lights up.
その他の液晶表示素子2および5は消灯してい
る。なお端子X1〜X3のうち、非選択端子に対応
する列に設けられたスイツチング回路も、端子Z1
〜Z3のいずれかの論理値が“1”になると、閉じ
られるが、そのスイツチング回路に接続された液
晶表示素子の両電極には同相のパルスが印加され
るため、液晶にかかる電圧は零になる。したがつ
て点灯することはない。さて端子a3に第3図示の
パルスCが発生すると、上記と同様にして液晶表
示素子6が点灯する。以下同様にして同じ動作が
繰り返され、液晶表示素子4,8および6の点灯
が保持される。 The other liquid crystal display elements 2 and 5 are off. Note that among the terminals X 1 to X 3 , the switching circuit provided in the column corresponding to the non-selected terminal also connects to the terminal Z 1
~ When the logic value of any of Z 3 becomes "1", it is closed, but since the same phase pulse is applied to both electrodes of the liquid crystal display element connected to the switching circuit, the voltage applied to the liquid crystal is zero. become. Therefore, it will not light up. Now, when the pulse C shown in the third figure is generated at the terminal a3 , the liquid crystal display element 6 is turned on in the same manner as described above. The same operation is repeated thereafter, and the liquid crystal display elements 4, 8, and 6 are kept lit.
本実施例では、列端子X1〜X3および行端子Y1
〜Y3に印加するパルスを特定のものに限つて説
明したが、必ずしもこれらに限られるものではな
い。列端子X1〜X3および行端子Y1〜Y3に供給さ
れるパルス電圧の差によつて液晶表示素子が点灯
される場合と、消灯される場合の関係を持つパル
ス電圧であればよい。 In this embodiment, the column terminals X 1 to X 3 and the row terminal Y 1
Although the pulses applied to ~ Y3 have been described as being limited to specific ones, the pulses are not necessarily limited to these. Any pulse voltage that has a relationship between when the liquid crystal display element is turned on and off depending on the difference between the pulse voltages supplied to the column terminals X 1 to X 3 and the row terminals Y 1 to Y 3 may be used. .
以上詳述したように、本考案は液晶表示素子と
スイツチング回路との直列回路によりマトリクス
回路を構成し、スイツチング回路のスイツチング
を制御するとともに、行あるいは列端子を順次選
択して信号を印加し、残る端子に印加する信号と
の差に信号によつて液晶表示素子の点灯を制御す
るようにしたので、クロストークを生じない液晶
表示装置となる。特に桁数の多少に関係なくクロ
ストークを生じない。またスイツチング回路を設
ける以外は、特殊な波形パルスを発生する必要の
ない簡単な回路構成である。 As detailed above, the present invention configures a matrix circuit by a series circuit of a liquid crystal display element and a switching circuit, controls switching of the switching circuit, and sequentially selects row or column terminals to apply a signal. Since the lighting of the liquid crystal display element is controlled based on the difference between the signal and the signal applied to the remaining terminals, a liquid crystal display device that does not cause crosstalk can be obtained. In particular, no crosstalk occurs regardless of the number of digits. Further, except for the provision of a switching circuit, the circuit configuration is simple and does not require generation of special waveform pulses.
図面は本考案の一実施例を示し、第1図および
第2図は電気回路図、第3図は第1図の要部のパ
ルス波形を示すタイムチヤートである。
1〜9…液晶表示素子、10〜18…スイツチ
ング回路、20…タイミングパルス発生回路、2
2…スイツチング選択回路。
The drawings show an embodiment of the present invention, FIGS. 1 and 2 are electrical circuit diagrams, and FIG. 3 is a time chart showing pulse waveforms of the main parts of FIG. 1. 1-9...Liquid crystal display element, 10-18...Switching circuit, 20...Timing pulse generation circuit, 2
2...Switching selection circuit.
Claims (1)
を構成し、この各直列回路の一端子および他端子
をそれぞれ共通に接続してマトリクス回路を構成
し、このマトリクス回路の行および列の一方の端
子を順次選択するとともに選択端子および非選択
端子にそれぞれ異なる信号を供給する第1の信号
供給回路を設け、上記選択端子に供給される信号
との差により液晶表示素子を点灯し上記非選択端
子に供給される信号との差により液晶表示素子を
消灯しうる信号を上記行および列の他方の端子に
供給する第2の信号供給回路を設け、上記第1の
信号供給回路の選択に同期して上記各直列回路を
構成するスイツチング回路の開閉動作を制御する
スイツチング選択回路を設けた液晶の表示駆動装
置。 A series circuit is formed of a liquid crystal display element and a switching circuit, one terminal and the other terminal of each series circuit are connected in common to form a matrix circuit, and one terminal of a row and a column of this matrix circuit are connected in sequence. A first signal supply circuit is provided which supplies different signals to the selection terminal and the non-selection terminal, respectively, and lights up the liquid crystal display element based on the difference between the signal supplied to the selection terminal and the signal supplied to the non-selection terminal. A second signal supply circuit is provided for supplying a signal capable of turning off the liquid crystal display element due to a difference between the signal and the signal to the other terminals of the row and column, and in synchronization with the selection of the first signal supply circuit, A liquid crystal display drive device equipped with a switching selection circuit that controls the opening and closing operations of switching circuits forming a series circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10346580U JPS6339687Y2 (en) | 1980-07-22 | 1980-07-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10346580U JPS6339687Y2 (en) | 1980-07-22 | 1980-07-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5728490U JPS5728490U (en) | 1982-02-15 |
JPS6339687Y2 true JPS6339687Y2 (en) | 1988-10-18 |
Family
ID=29464854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10346580U Expired JPS6339687Y2 (en) | 1980-07-22 | 1980-07-22 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6339687Y2 (en) |
-
1980
- 1980-07-22 JP JP10346580U patent/JPS6339687Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5728490U (en) | 1982-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4845473A (en) | Method of driving a liquid crystal matrix display panel | |
US20220284863A1 (en) | Shift register unit, gate driving circuit and control method thereof and display apparatus | |
KR101419248B1 (en) | Shift register | |
US4825203A (en) | Drive circuit for color liquid crystal display device | |
JPH0634154B2 (en) | Matrix-type display device drive circuit | |
JP2646523B2 (en) | Image display device | |
CN101233556A (en) | Display device, its drive circuit, and drive method | |
JPH07101335B2 (en) | Display device drive circuit | |
JPS63304228A (en) | Liquid crystal display device | |
JPS6339687Y2 (en) | ||
JPH0579967B2 (en) | ||
JPH07306660A (en) | Gradation driving circuit for liquid crystal display device and gradation driving method therefor | |
JP3326639B2 (en) | Bidirectional scanning circuit with overlap removal function | |
US5233340A (en) | Method of driving a display device | |
JPH02127618A (en) | Liquid crystal display circuit | |
JP2571766B2 (en) | Matrix display panel | |
JPH04128786A (en) | Display device | |
EP0419184B1 (en) | Method and apparatus for driving a display device | |
JPH0469392B2 (en) | ||
JP2639810B2 (en) | Matrix display panel drive circuit | |
JP3003140B2 (en) | Driving method of liquid crystal device | |
JPS6114697A (en) | Driving circuit for color liquid crystal display unit | |
JPS5891499A (en) | Driving system of liquid crystal display | |
JPH09292864A (en) | Digital/analog converter | |
GB2262830A (en) | Driving a ferroelectric liquid crystal display |