JPS6338396A - 時分割多重スイツチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は同期端局の回線設定部、時分割回線交換機の通
話路として不＝Ｔ欠な時分割多重スイッチの構成法に関
する。

（従来の技術） 従来、同期時分割多重された信号列に対するスイッチ構
成としては、Ｋ個（Ｋ　＝　２．３．・・・）の入力端
の時間スイッチと、Ｋ個の出力側の時間スイッチの間を
ＫＸＫの空間スイッチにより接続して構成されたＴ−５
−Ｔ形構成が一般的てあった。Ｔ−５−Ｔ形構成の例を
第５図に示す。本構成においである入力ハイウェイ１−
のあるタイムスロットと、ある出力ハイウェイ十のある
タイムスロットを接続しようとするとき、接続要求から
時間スイッチ、空間スイッチの接続を求める処理が必要
である。本処理は、接続要求より入力端の時間スイッチ
と出力側の時間スイッチの間を接続可能なタイムスロッ
上の探索とスイッチ内部で閉そくが発１１シた場合の接
続換えからなり、これらの処理は即−の処理装置により
集中して行う必要がある。本装置か処理に要する時間、
メモリ領域はスイッチ容量の増加と共に増加するのて、
Ｔ−５−Ｔ形構成により大容量スイッチを構成するため
には処理装置を高速・大規模化する必要があり、処理装
置が高価となる欠点があった。

一方、パケット多重された信号列に対するスイッチ構成
として、２ｎ（ｎ　＝］、２．・・・）本の入力ハイウ
ェイと出力ハイウェイの間に、出線選択スイッチ機能と
バッファリング機能を持つ２個の入力端ｆと２個の出力
端子を持つ単位スイッチを２ｎ−１段２ｎ−１列に配置
して構成した第６図に示すパケットスイッチが提案され
ている（電子通信学会技術研究報告（通信方式）　Ｃ３
８５−１５＋、特願昭６Ｏ−２２７６４４）。ここでは
ｎ＝３である。また第７図は従来のパケットスイッチを
構成する基本的な単位スイッチ構成で、素子３６が入力
パケッ上のヘッダをみてそれに応じて出力バッファ３７
に信号を出力する単純な構成のものである。

本構成において、第１段〜第ｎ−１段の単位スイッチで
はパケットが最後に到着する第２　ｎ−１段の単位スイ
ッチを識別し、この最終到着単位スイッチ別にパケット
を交互に２つの出線に振り分け、第０段〜第２ｎ−１段
の単位スイッチではパケットがＩＩ的とする出力ハイウ
ェイの番号の１ビツトによりパケットを送出する出線を
選択することで、内部幅軽なく希望の接続を実現できる
。本構成はこのように各単位スイッチが独立に接続制御
を行うため、Ｔ−５−Ｔ形構成による時分割多重スイッ
チのような集中した処理装置が不要となる利点がある。

（発明が解決しようとする問題点） しかし、本構成では同一の回線のパケットがスイッチ内
で異なる経路を通り異なる値の遅延を受けることがある
ためパケッ上の時間順序が保存されず、またパケッ上の
時間位置を希望の位置に設定する機構を持たないため、
同期時分割多重された信号に適用することは不可能であ
った。

本発明の目的は、Ｔ−５−Ｔ形構成における高価な処理
装置を不要とし、かつパケットスイッチにおける情報の
時間順序の乱れと時間位置設定機能の欠如を解決した同
期時分割信号列に対する時分割多重スイッチを提供する
ことにある。

（問題点を解決するための手段） 本発明は、同期時分割多重信号列が伝送されている２ｎ
本の入力ハイウェイと２ｎ本の出力ハイウェイを持ち、
入力ハイウェイは２ｎ個の入力インタフェースを介して
スイッチ回路網の２ｎ本の入線に接続され、スイッチ回
路網の構成は、２個の入力端ｒと２個の出力端子を持ち
、タイムスロッ上のバッファリング機能と出力選択スイ
ッチ機能を持つ単位スイッチを２ｎ−１列２ｎ−１段に
配置し、各段のα位スイッチ間をリンクにより接続した
構成とし、スイッチ回路網の２ｎ本の出線は２ｎ個の時
間スイッチの入力に接続され、時間スイッチの出力は２
ｎ個の出力インタフェースを介して出力ハイウェイに接
続された構成を持つ時分割多重スイッチにおいて、入力
インタフェースでは多重化フレームの最初にフレーム番
号を表示するタイムスロットを挿入１−ると共に各タイ
ムスロットに接続を要求する出力ハイウェイ及び出力ハ
イウェイ上のタイムスロット番号と、タイムスロッ上の
情報データ／フレーム番号表示の種別を示すヘッダなイ
４与し、ヘラダイ４タイムスロツトはスイッチ回路網と
時間スイッチを通過した後、フレーム番号を表／にする
タイムスロットとタイムスロッ上のへツタを出力インタ
フェースで除去し、スイッチ回路網の各中位スイッチと
時間スイッチはタイムスロットに４４−’アシたへツタ
の情報により独〜γに制御され、スイッチ回路網はタイ
ムスロットを接続を希望する出力ハイウェイに出力イン
タフェースを介して接続された時間スイッチに送出し、
時間スイッチはフレーム内でタイムスロットを並べかえ
る機構を備え、各哨位スイッヂはフレーム番号を示１−
タイムスロットによりスイッチ回路網のリンク上のタイ
ムスロットをフレーム番号順に多重化する機構を備える
ことを第　の特徴とする。

１記の時分割多重スイッチにおいて、スイッチ回路網の
単位スイッチが、２個の入力端ｒに対応した２つの入力
バッファと、入力バッファから読み出したタイムスロッ
トがフレーム番号を表示１−るものであればそれを抽出
する機構と、本機構により検出したフレーム番号から、
２つの入力バッファから読み出し中のフレーム番号を比
較していずれのバッファからタイムスロットを読み出す
かを決定３−る比較器と、読み出されたタイムスロット
な多重化するマルチプレクサと、多重化されたタイムス
ロットを２個の出力端子に振り分ける出力選択機構と、
フレーム番号を表示１−るタイムスロットを出力信号に
挿入する機構と、速度変換を行う２つの出力バッファに
より構成されることを第二の特徴とする。

従来の技術とは、単位スイッチ及び時間スイッチなそれ
ぞれ独立に制御するため同期時分割多重信号列のタイム
スロットにヘッダを付与する機構と信号列をスイッチし
た後それを除去する機構を備えたことと、情報の時間順
序を保存するためスイッチ回路網のリンク上のタイムス
ロットなフレーム番号順に多重化する機構を備えたこと
と、このようなリンク上の多重化形式を可能とする四位
スイッチの構成法を与えたことと、タイムスロットを希
望の時間位置に設定するために時間スイッチをスイッチ
回路網に付加したことが異なる。

（実施例） 第１１ツ１は本発明の詳細な説明−う−る時分割多重ス
イッチの全体のブロック図てあって、１は入力ハイウェ
イ、２は入力インタフェース、３はスイッチ回路網、４
はその入線、５はその出線、６は！Ｆ位スイッチ、７は
リンク、８は時間スイッチ、９は出力インタフェース、
１０は出力ハイウェイである。第２図は本発明の実施例
における単（ｑスイッチ６の動作を説明する図であって
、Ｉ＋は入力端子、１２は入力バッファ、１３はフレー
ム番号表示タイムスロッ上の抽出機構、１４は比較器、
１５はマルチプレクサ、１６は出力選択機構、１７はフ
レーム番号表示タイムスロッ上の挿入機構、１８は出力
バッファ、１９は出力端子である。第４図は１５５号の
多重化形式の説明図てあり、ａは入力ハイウェイ及び出
力ハイウェイにおける同期時分割多重（ｊｉ号、ｂはス
イッチ回路網のリングと人出力及び時間スイッチの人出
力における多重化形式である。

ここてＴ。゛は第１番目のフレームにおける第ｍ番ｌ」
のタイムスロット、Ｆｌは第１番［１のフレーム、Ｌ、
’　、　１２“、・・・＋　１．、、′　は第１番目の
フレームにおける第１番１１．第２番目、・・・、第ｍ
　＠　ｌ」のヘラダイ・１タイムスロツト、［１は第１
番「１のフレームにおけるフレーム番号表示タイムスロ
ット、Ｆ、Ｎｏ、はフレーム番号、Ｈはヘッダ、ｈ、は
接続を希望する出力ハイウェイ番号、ｈ２は接続を希望
する出力ハイウェイ＝１、のタイムスロット番号、ｈ３
はタイムスロッ上の種別（情報データまはたフレーム番
号表示）を示１−符号、Ｆ１＋１は第ｉ＋１番目のフレ
ーム、Ｔ、ｉ＋ｌ　、　Ｔ、、ｌ＋１　、　・、・、　
Ｔｍｉ＋１は第ｉ＋１番目のフレームのタイムスロット
、Ｈ，、ｌ＋ｌ　、　ｊ２＋＋１゜・・・　１．、、＋
４１　は第ｉ＋１番［ヨ１のフレームのヘッダ付タイム
スロット、ｆ　ｉ＋ｌ＋　ｆｊ＋２は第ｉ＋１番目及び
第ｉ＋２番１１のフレームにおけるフレーム番号表示タ
イムスロット、Ｔｍ’−’　、　＋４．ｎ＋−１は第ｉ
−１番１１のフレームの第ｍ番１．１のタイムスロット
及びヘラタイ・１タイムスロツト、Ｔ、＋＋２は第ｉ＋
２番［」のフレームの第１番［１のタイムスロットであ
る。

これを動作するには、まず入力ハイウェイから入力する
同期時分割う市信号列に対し、入力インタフェース２に
おいてフレーム番号Ｆ、Ｎｏ、を示′１−タイムスロッ
Ｉ・［１を挿入すると共にタイムスロットＴ′にヘッダ
Ｈをイ・１リ−する。ヘッダは接続を届望する出力ハイ
ウェイ１０の番号ｈ１、出力ハイウェイ１０Ｆのタイム
スロット番号ｈ２）タイムスロッ上の情報データ／フレ
ーム番号表示の各種別を示す符号ｈ３からなっている。

木ヘッダ付タイムスロット１′は、スイッチ回路網内で
ヘッダＨの接続希望出力ハイウェイ番号ｈ１に従い経路
選択され、接続を希望する出力ハイウェイｌＯと出力イ
ンタフェース９を介して接続された時間スイッチ８に送
出される。スイッチ回路網の構成と制御法は第６図の従
来のパケットスイッチと基本的に同様である。すなわち
、２ｎ本の入線と出線に対し、単位スイッチ６を２ｎ−
１段で２ｎ−１列に配置した構成であり、第１段〜第ｎ
−１段の単位スイッチ６ではタイムスロットが最後に到
着する第２１−１段の単位スイッチ６を識別し、この最
終到着単位スイッヂ別に交〃に２つの出線に振り分け、
第１段〜第２ｎ−１段のｊｐ位スイッヂ６では接続を希
望する出力ハイウェイ番号の１ヒツトにより出力選択を
行うことにより、内部幅軽なくタイムスロットを目的と
する出力ハイウェイ１０へ転送する。但し、従来のパケ
ットスイッチと児なり、スイッチ回路網のリンク七では
必ずタイムスロットはフレーム番号順に多重化される。

時間スイッチ８はへツタＨの接続希望タイムスロット番
号ｈ２に従ってタイムスロットを並べ換え、タイムスロ
ットを接続要求通りの時間位置に設定する。出力インタ
フェース９は時間スイッチ８の出力からフレーム番号表
示タイムスロットｆ１、ヘッダＨを除去して出力ハイウ
ェイ１０に同期時分割多重１５号列を送出する。

次に一本実施例におけるｍ位スイッヂの動作を説明′４
−る。まず、ＩｒＬ位スイッチが第１段であると１−る
。第２し１に示した＋Ｂ位スイッチにおいて、マルチプ
レクサ１５の出線は入線の２倍以十の速度で動作し、２
つの入力バッファ１２から読み出したタイムスロットを
多重化する。この際、マルチプレクサ１５がいずれの入
力バッファ１２からタイムスロットを読み出すかは比較
ｒ７ｉ＋４により制御され、比較器１４は常に読み出し
中のフレーム番号Ｆ、Ｎｏ、小さい方の入力バッファ１
２から読み出しを行うようにマルチプレクサ１５を制御
し、フレーム番号Ｆ、Ｎｏ。

が等しければ両方のバッファ１２から交〃に読み出しを
行うように制御する。入力バッファ１２から読み出し中
のフレーム番′＋Ｆ、Ｎｏ、が変化すると、まずフレー
ム番号Ｆ、Ｎｏ、を示ずタイムスロットが読み出される
。このタイムスロットは、フレーム番号表示タイムスロ
ット［１を抽出する機構によりマルチプレクサ１５には
送られず、比較器１４に送出される。比較器Ｉ４は本タ
イムスロットにより改めてフレーム番号Ｐ、Ｎｏ、の比
較を行い、読み出す入力バッファ１２を決定する。この
ような操作により、２つの入力端子から入力する１５号
列のフレーム位相差は吸収され、マルチプレクサ１５の
出力はフレームｉ　（ｉは整数）に属するタイムスロッ
ト群１′、フレームｉ＋１に属するタイムスロット群ｔ
　＋　＋　１、フレームｉ＋２．−・・のようなフレー
ム番号順にタイムスロットが多重化された信号となる。

この信号は出力選択機構１６に送出され、本機構１６は
面述の制御法に従いタイムスロットを２つの出力バッフ
ァ１８へ振り分ける。一方、比較器１４はマルチプレク
サ１５により多重化処理中のフレーム番号Ｆ、Ｎｏ、を
容易に識別でき、このフレーム番号Ｆ、Ｎｏ、をフレー
ム番号表示タイムスロット挿入機構１７に通知する。フ
レーム番号表示タイムスロット挿入機構１７はフレーム
番Ｊ−″ｉＦ、Ｎｏ、が変化した時点でフレーム番号表
示タイムスロット［１を出力選択機構１６の出力信号に
挿入する。この信号は出力バッファ１８で速度変換され
、出力端子１９に転送される。以上の動作の結果、出力
はフレーム番号順にタイムスロットが多重化され、フレ
ームの最初にはフレーム番号表示タイムスロットｆ、が
挿入された第４図すのような信号列となる。第２段１」
以降の中−位スイッチ６も同様の動作を行うため、スイ
ッチ回路網のリンク及び出線上では常にフレーム番号順
にタイムスロットは多重化される。この結果、スイッチ
回路を通過した多重化信号において、フレーム間の時間
順序が入れ替ることはない。

第３図は時間スイッチの構成例を示す図であり、２個の
データメモリ２１を１フレーム４ｉｊに古き込み用／読
み出し用に切替えて用いるタプルバッファ形式として、
入力信号のヘッダが持つ接続希望タイムスロット番号に
よりランダムに書き込み、カウンタ２２によりシーケン
シャルに読み出１−ことてタイムスロットを時間順序を
保存しっつ［１的とする時間位置に設定する。

以−１−説明したような動作をするため、スイッチ回路
網の中−位スイッヂ、及び時間スイッチは他の単位スイ
ッチまたは時間スイッチと無関係に、入力したタイムス
ロッ上のへツタ情報のみによってそれぞれ独立に制御さ
れることで目的とする接続を実現できる。また、時間ス
イッチの動作により、タイムスロットを希望の時間位置
に設定することが可能である。さらに、スイッチ回路網
内ではフレーム間の時間順序が保存され、フレーム内の
時間順序は時間スイッチにより接続要求通りとなるため
、情報の時間順序は保存される。

この結果から明らかなように、従来のＴ−５−Ｔ形構成
に比べて集中した制御装置が不要となる利点がある。ま
た、従来のパケットスイッチと異なり、同期時分割多重
信号列の接続に適している。

さらに情報の時間順序を保存した接続が可能である利点
がある。

（発明の効果） 以」二説明したように、スイッチ回路網内の単位スイッ
チ及び時間スイッチはタイムスロットに付加したヘッダ
により独立に制御されるから、従来のＴ−５−Ｔ形構成
のような集中した制御装置は不要となる利点がある。ま
た、情報の時間順序を保存し、タイムスロッ上の時間位
置を希望の位置に設定できるため、従来のパケットスイ
ッチと異なり同期時分割多重信号列に適用可能である利
点がある。特に時間順序が保存されることは多元速度回
線の接続に対し適している。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明する単位スイッチの構成図、第３図
は時間スイッチの構成例、第４図は本発明における信号
の多重化形式の説明図、第５図は従来のＴ−５−Ｔ形構
成による時分割多ルスイッヂ、第６図は従来のパケット
スイッチ、第７図は従来のパケットスイッチにおりるｌ
ｌｊ位スイッヂ構成である。 １−１．１−２．・・・５−５−　　第１段第１列の中
位スイッヂ、第１段第２列の「ｐ−位スイッヂ、・・・
　、第５段第５列の単位スイッチ、 ０００．００＋、・・・、＋Ｉ＋−−−　２進数表示さ
れた出力ハイウェイ番号、 ２ｎ−−一時間スイッヂの入力端イ、 ２３−−−ヘッダがら接続希望タイムスロット番号を検
出する機構、 ２４−−−セレクタ、 ２５−−−データ書き込み端イ、 ２６−−−データ読み出し端子、 ２７−−−読み出しアドレス端ｒ、 ２８−一一書き込みアドレス端−ｒ、 ２９−−一時間スイッチの出力端ｒ、 ３０−ｍ−入力端時間スイッチ、 ３１−ｍ−出力側時間スイッチ、 ３２−ｍ−空間スイッチ、 ３３−ｍ−パケット多重された入力ハイウェイ、３４−
−−パケット多重された出力ハイウェイ、３５−一一パ
ケット多償信号用の単位スイッチ、３６−−−パケツト
に対する出力選択機構、３７−−−出力バツフア、 Ｆ、−−一第ｉ番［Ｉのフレーム、 ＴＩ　’　＋Ｔ２　’　＋　”・７１．ｌｉ　−−−第
１番目のフレームにおける第１番「１．第２番目、・・
・、第ｍ番目のタイムスロット、 ’ｌ’　＋　Ｌｌ’　＋　・・・、！、□′−−−第ｉ
番ト１のフレームにおける第１番１−１、第２番目、・
・・、第ｍ番目のヘッダ付タイムスロット、 １１−ｍ−第ｉ番［１のフレームにおけるフレーム番号
表示タイムスロット、 Ｆ、Ｎ（＋、−−−フレーム番号、 Ｈ−−−ヘッダ、 ｈｌ−−−接続を希望する出力ハイウェイ番号、ｈ２−
ｍ−接続を希望する出力ハイウェイ上のタイムスロット
番号、 ｈ３−ｍ−タイムスロッ上の種別（情報データまはたフ
レーム番号表示）を示す符号、 Ｆｉ＋１−−一第ｉ＋１番目のフレーム、Ｔ、＋＋Ｉ　
、　Ｔ２ｉ＋１　、　、・、、　Ｔ、ｉ＋Ｉ−−一第ｉ
＋１番目のフレームのタイムスロット、 １１１＋ｌ　、　Ｌ２ｉ＋Ｉ、・・・　１−！＋＋−−
−第ｉ＋１番目のフレームのヘラダイ（１タイムスロツ
ト、ｆ　ｉ＋ｌ＋　ｆｉ＋２−−一第ｉ＋１番目及び第
ｉ＋２番目のフレームにおけるフレーム番号表示タイム
スロット、 ＴＩ−１、し、％−１−第ｉ−１番目のフレームの第ｍ
番目のタイムスロット及びへツタ付タイムスロット、 ７％＋２−一第ｉ＋２番目のフレームの第１番目のタイ
ムスロット。 第５図 第６図

Claims (2)

【特許請求の範囲】
1. （１）同期時分割多重信号列が伝送されている２＾ｎ（
   ｎ＝１、２・・・）本の入力ハイウェイと２＾ｎ本の出
   力ハイウェイを持つ、時分割多重スイッチにおいて、 入力ハイウェイは２＾ｎ個の入力インタフェースを介し
   てスイッチ回路網の２＾ｎ本の入線に接続され、スイッ
   チ回路網の構成は、２個の入力端子と２個の出力端子を
   持ち、 タイムスロットのバッファリング機能と出力選択スイッ
   チ機能を持つ単位スイッチを２＾ｎ＾−＾１列２ｎ−１
   段に配置し、各段の単位スイッチ間をリンクにより接続
   した構成とし、 スイッチ回路網の２＾ｎ本の出線は２＾ｎ個の時間スイ
   ッチの入力に接続され、時間スイッチの出力は２＾ｎ個
   の出力インタフェースを介して出力ハイウェイに接続さ
   れた構成を持ち、 入力インタフェースでは、多重化フレームの最初にフレ
   ーム番号を表示するタイムスロットを挿入すると共に各
   タイムスロットに接続を要求する出力ハイウェイ及び出
   力ハイウェイ上のタイムスロット番号とタイムスロット
   の情報データ／フレーム番号表示の種別を示すヘッダを
   付与し、ヘッダ付きタイムスロットはスイッチ回路網と
   時間スイッチを通過した後、フレーム番号を表示するタ
   イムスロットとタイムスロットのヘッダを出力インタフ
   ェースで除去し、 スイッチ回路網の各単位スイッチと、時間スイッチはタ
   イムスロットに付与したヘッダの情報により独立に制御
   され、スイッチ回路網はタイムスロットを接続を希望す
   る出力ハイウェイに出力インタフェースを介して接続さ
   れた時間スイッチに送出し、時間スイッチはフレーム内
   でタイムスロットを並べえる機構を備え、 各単位スイッチはフレーム番号を示すタイムスロットに
   よりスイッチ回路網のリンク上のタイムスロットをフレ
   ーム番号順に多重化する機構を備えることを特徴とする
   時分割多重スイッチ。
2. （２）特許請求の範囲第１項記載の時分割多重スイッチ
   において、前記単位スイッチが、２個の入力端子に対応
   した２つの入力バッファと、入力バッファから読み出し
   たタイムスロットがフレーム番号を表示するものであれ
   ばこれを抽出する機構と、２つの入力バッファから読み
   出し中のフレーム番号を比較していずれのバッファから
   タイムスロットを読み出すかを決定する比較器と、読み
   出されたタイムスロットを多重化するマルチプレクサと
   、多重化されたタイムスロットを２個の出力端子に振り
   分ける出力選択機構と、フレーム番号を表示するタイム
   スロットを出力信号に挿入する機構と、速度変換を行う
   ２つの出力バッファにより構成されることを特徴とする
   時分割多重スイッチ。