JPS6338315A - Gain control circuit - Google Patents

Gain control circuit

Info

Publication number
JPS6338315A
JPS6338315A JP18235086A JP18235086A JPS6338315A JP S6338315 A JPS6338315 A JP S6338315A JP 18235086 A JP18235086 A JP 18235086A JP 18235086 A JP18235086 A JP 18235086A JP S6338315 A JPS6338315 A JP S6338315A
Authority
JP
Japan
Prior art keywords
pair
current
differential
transistor
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18235086A
Other languages
Japanese (ja)
Other versions
JPH0734532B2 (en
Inventor
Mitsuru Sato
満 佐藤
Tetsuya Iizuka
哲也 飯塚
Yoshihiro Furuya
古屋 喜祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61182350A priority Critical patent/JPH0734532B2/en
Publication of JPS6338315A publication Critical patent/JPS6338315A/en
Publication of JPH0734532B2 publication Critical patent/JPH0734532B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To secure the margin of the bias voltage by providing two current sources to give the differential control to the currents of both current sources according to a control signal and therefore increasing a dynamic range. CONSTITUTION:A pair of currents having the differential changes are supplied to a pair of diodes and converted into a pair of differential voltages. These voltages are supplied to a pair of input terminals T1 and T2 of a differential amplifier 1 set at the next stage. A pair of output terminals T3 and T4 of differential amplifiers 3 and 5 are connected in parallel to a pair of output terminals T3 and T4 of the amplifier 1. The constant current sources of those amplifiers 1, 3 and 5 are formed with output-side transistors Q7, Q8, Q13 and Q14 respectively. Then a pair of control currents having differential changes are supplied to a pair of current mirror circuits 12 and 13. Thus an output undergone the gain control is obtained from a differential amplifier. In such a way, a dynamic range is increased.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は利得制御回路に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a gain control circuit.

〔発明の4既要〕 この発明は、利得制御回路において、″t4i源電圧に
ス・1して直列にスタックされているトランジスタの数
を減ら′1−ことにより、ダイナミックレンジを拡大し
た4)のである。
[4) Summary of the Invention] The present invention expands the dynamic range by reducing the number of transistors stacked in series in a gain control circuit by reducing the number of transistors stacked in series with respect to the source voltage 4). It is.

〔従来の技術〕[Conventional technology]

÷11得制御回路として第2図にボj゛ような回路が考
えられている。
A circuit like the one shown in FIG. 2 has been considered as a ÷11 control circuit.

すなわち、同図において、Ql 、Q2は電流電比変換
用のトランジスタ(ダイオード’) 、Q4 。
That is, in the figure, Ql and Q2 are transistors (diodes') for current-to-electrical ratio conversion, and Q4.

Q4は差りj接続された1−ランジスタである。Q4 is a differentially connected 1-transistor.

したがって、 1+   lx+1i 12−1x−1i 1】 :端子T1の入力端子 ■2 :端子T2の入力端子 1χ:直流分 ]1;交流分 13=Iy−T。therefore, 1+ lx+1i 12-1x-1i 1]: Input terminal of terminal T1 ■2: Input terminal of terminal T2 1χ: DC component ]1; AC minute 13=Iy-T.

+4−1y  1−1゜ ■3 :端子゛1゛]の出力−di ik。+4-1y 1-1゜ ■3: Output -diik of terminal "1"].

■4 二幅1子T4の出力電流 Iy:定電流源(ユyの定電流の 1/2(直流分) Ii :全流分 とすれば、この回路の電流利得Aiは、八1−To/1
i =Iy/lx(イf臀〕      ・・ ・・ (i
)となり、この回路はい)式でボされる電流利得Aiの
電流アンプ゛としてtilJ<ことになる。
■4 Output current Iy of double-width single-child T4: Constant current source (1/2 (DC portion) of the constant current of Uy) Ii: If the total current is taken, the current gain Ai of this circuit is 81-To /1
i = Iy/lx (if buttocks) ... (i
), and this circuit becomes tilJ< as a current amplifier with a current gain Ai defined by the equation.

そして、このとき、電流1yの大きさを変化させれば、
(i)式から電流利得Aiが変化するので、結果として
この回路は利得制御回路とし゛(働く。
At this time, if we change the magnitude of the current 1y, we get
Since the current gain Ai changes from equation (i), as a result, this circuit functions as a gain control circuit.

第3図はその応用例をボすもので、トランジスタQ1、
〜Q13により差動アンプ(1)が構成され、端子T1
.T2の入力信号がアンプ(1)により電流If、+2
とされてトランジスタ(ゴ+、Q*に(J(給される。
Figure 3 shows an example of its application, with transistors Q1,
~Q13 constitutes a differential amplifier (1), and the terminal T1
.. The input signal of T2 is changed to a current If, +2 by the amplifier (1).
and (J( is supplied to the transistor (G+, Q*).

また、トランジスタQ3〜Q9により一定+17.衡l
r+l 1ffi t2+が構成され、端子T5に制御
電圧が供給される。
Further, the transistors Q3 to Q9 provide a constant +17. balance
r+l 1ffi t2+ is configured and a control voltage is supplied to terminal T5.

したがって、端子T 1+ 72の人力信号によりトラ
ンジスタQ1 、Q2に電流1+ 、12が流れ、これ
によりトランジスタQ3’、Q4に電流13゜■→が流
れるとともに、ごの電流13+I4が抵抗器R3,R4
により塩1七に変換されて端子′r3゜′r4に取り出
される・ そして、このとき、トランジスタQ7が定電流源Qyに
対応するので、端子T5の制御電圧にしたがって利得が
変化する。
Therefore, currents 1+ and 12 flow through the transistors Q1 and Q2 due to the human input signal at the terminal T1+ 72, and as a result, a current of 13°■→ flows through the transistors Q3' and Q4, and the current 13+I4 flows through the resistors R3 and R4.
It is converted into a salt 17 and taken out to the terminal 'r3'r4. At this time, since the transistor Q7 corresponds to the constant current source Qy, the gain changes according to the control voltage of the terminal T5.

また、このとき、トランジスタQ7とトランジスタQ8
とでは、コレクタ電流が差動的に変化するので、抵抗器
R3+ R4を流れる電流の直流分は一定であり、した
がっ°(、端子T3 、T、の直流レヘルは制御霜月−
にかかわらず一定となる。
Also, at this time, transistor Q7 and transistor Q8
Since the collector current changes differentially, the DC component of the current flowing through the resistors R3+R4 is constant, and therefore the DC level of the terminals T3 and T is controlled by the control
remains constant regardless of

(文献:特公昭48−20932号公報)〔発明が解決
しようとする問題点〕 ところが、この第3図の回路においては、電源+ V 
CC2と接地との間に、1’l 萄抵抗器R3、R4と
、信号用トランジスタQ3〜Q6と、電流制御用トラン
ジスタQv 、 (leと、定電流源用トランジスタQ
9とが直列に接続されるので、例えば電池で動作するカ
メラ一体型のVTRのように、電源電圧+V CC2が
(1ζい場合には、出力信1づ−のダイナミックレンジ
が小さくなっ′(シまう。また、各トランジスタのバイ
アス?1illEにも余裕がなくなっ”(しまう。
(Reference: Japanese Patent Publication No. 48-20932) [Problem to be solved by the invention] However, in the circuit shown in Fig. 3, the power supply +V
Between CC2 and ground, 1'l resistors R3 and R4, signal transistors Q3 to Q6, current control transistors Qv, (le, and constant current source transistor Q) are connected between CC2 and ground.
9 are connected in series, so if the power supply voltage +V CC2 is (1ζ), as in a battery-operated VTR with an integrated camera, the dynamic range of the output signal 1 - becomes small. Also, there is no margin for the bias of each transistor.

この発明は、このような問題点を解決しようとするもの
である。
This invention attempts to solve these problems.

〔問題点を解決するための手段] このため、この発明においては、2つの電流源を設け、
この電流源の電流を制御(8号にしたがって差動的に制
御する。
[Means for solving the problem] Therefore, in this invention, two current sources are provided,
Control the current of this current source (differentially control according to No. 8).

〔作用〕[Effect]

′、f&源と接地との間に直列接続される1・−ノンジ
スタの数が少なくなる。
', f& The number of 1·-non transistors connected in series between the source and ground is reduced.

〔実施例〕〔Example〕

第1図において、エミッタ接地のトランジスタ(,11
3、(:l 14を定電流源としてトランジスタQu。
In Figure 1, a common emitter transistor (, 11
3, (:l Transistor Qu with 14 as a constant current source.

Q+=により差動アンプ(11が構成され、トランジス
タQ o + Q 12のベースが入力端子T 1+ 
T 2に接続され、そのコレクタと電源端子Tllとの
間に、ダイオード接続されたトランジスタQ1.Q2が
接続される。
A differential amplifier (11 is configured by Q+=, and the base of the transistor Q o + Q 12 is the input terminal T 1+
A diode-connected transistor Q1. Q2 is connected.

また、エミッタ接地のトランジスタQ7を定電流源とし
トランジスタQ3 + Q4により差動アンプ(3)が
構成され、トランジスタQ3. Q4のベースがトラン
ジスタQl、Q2のエミッタに接続され、トランジスタ
Q3.(Lのコレクタが出力端子T]、T4に接続され
るとともに、抵抗器R3゜R4を通じて電源端子T12
に接続される。
Further, a differential amplifier (3) is constituted by transistors Q3 + Q4 using a common emitter transistor Q7 as a constant current source, and transistors Q3. The base of Q4 is connected to the emitters of transistors Ql and Q2, and the base of transistors Q3. (The collector of L is connected to the output terminal T], T4, and is connected to the power supply terminal T12 through the resistor R3゜R4.
connected to.

さらに、トランジスタQ5+  Qe + 08により
同様に差動アンプ(5)が構成され、トランジスタQs
、Q6のベースには一定のバイアス電圧VRが供給され
るとともに、そのコレクタは抵抗器Rq、R,+に接続
される。
Furthermore, the transistor Q5+Qe+08 similarly constitutes a differential amplifier (5), and the transistor Qs
, Q6 are supplied with a constant bias voltage VR to their bases, and their collectors are connected to resistors Rq, R, +.

また、電鯨端子TI3を基準電イ1)点とし、かつ、ト
ランジスタQ21.  に122を定電流源としてトラ
ンジスタ(よ231 Q24及びエミッタ1(旧1(抗
z:)1ぜン1により差動アンプ(+1)が構成され、
トランジスタQ 231 Q 24のベースが制御車j
Lの入力端子’l”6゜T6に接続され、その二lレク
タがトランジスタQ26.  Q2Gのコレクタに接続
される。
Further, the voltage terminal TI3 is set as the reference voltage point A1), and the transistor Q21. A differential amplifier (+1) is constructed by using transistor 122 as a constant current source, Q24, and emitter 1 (old 1 (anti-z:) 1 x 1).
The base of transistor Q 231 Q 24 is the control vehicle j
It is connected to the input terminal 'l''6°T6 of L, and its 2l collector is connected to the collector of transistor Q26.Q2G.

この場合、トランジスタQ2・、を入力端とし、トラン
ジスタQe 、Ql4を出力側と]るとともに、トラン
ジスタ(127をバイアス用として、かつ、接地を基準
電位点としてカレントミラー回路(12)が構成され、
トランジスタQ26.  Qv 、  Qll (ユ2
8により同様にカレントミラー回路 れる。
In this case, a current mirror circuit (12) is constructed in which the transistor Q2 is used as the input terminal, the transistors Qe and Ql4 are used as the output side, the transistor 127 is used for bias, and the ground is used as the reference potential point,
Transistor Q26. Qv, Qll (Yu2
Similarly, a current mirror circuit is formed by 8.

さらに、トランジスタQ]1を入力端、トランジスタQ
21. Q22を出力側、トランジスタQ、(2をバイ
アス用とするとともに、電源端子TI3を基準電位点と
してカレントミラー回路(14)が構成され、トランジ
スタQ31に定電流源(ヨ3〕から所定の大きさの定電
流Iが供給される。
Furthermore, the transistor Q]1 is connected to the input terminal, and the transistor Q
21. A current mirror circuit (14) is constructed with Q22 on the output side, transistor Q (2) for bias, and power supply terminal TI3 as a reference potential point. A constant current I is supplied.

このような構成によれば、トランジスタQ3.。According to such a configuration, transistor Q3. .

Q2+、  Q22はカレントミラー回路(14)を構
成し′Cいるので、トランジスタQ21.  Q22の
コレクタには電流1.Iが流れる。そして、トランジス
タQ H、Q 22は、差動゛7ンプ(II)の定電流
源でもあるので、電流■、■は端子T5.T’60制御
電圧にしたがって電流123+  124に分配され゛
ζトランジスタQ 211 、  (124を流れる。
Since Q2+ and Q22 form a current mirror circuit (14), transistors Q21 . The collector of Q22 has a current of 1. I flows. Since the transistors QH and Q22 are also constant current sources for the differential amplifier (II), the currents ■ and ■ are supplied to the terminals T5. According to the T'60 control voltage, the current is divided into 123+124 and flows through the ζtransistor Q211, (124).

ただし、12〕++24−21     ・・・・(i
i >である。
However, 12] ++24-21 ... (i
i >.

そして、この電流1?q、l>4がトランジスタQ 2
. 、 026を流れるとと4)に、トランジスタQ2
5゜Qll及びQ26. Ql3はカレンI・ミラー回
路(12)。
And this current 1? q, l>4 is transistor Q 2
.. , 026 and 4), the transistor Q2
5°Qll and Q26. Ql3 is a Karen I/mirror circuit (12).

(」3)を構成しζいるので、トランジスタQ13゜Q
l4には電流124.I2iが流れ、このとき、l・ラ
ンシスタQI3.  Ql4は作動アンプ(1)の定電
流源なので、トランジスタQll、 Ql2に対する定
電流は11 + + 24、すt(わも、定電流2(と
なり、トランジスタQ1.Q2を流れる電流I1.T2
の直流分1x、1xL11、 l  x  −1・・・・ (iii )となる。
(''3), so the transistor Q13゜Q
l4 has a current of 124. I2i flows, and at this time, l-runsistor QI3. Since Ql4 is a constant current source of the operational amplifier (1), the constant current for transistors Qll and Ql2 is 11 + + 24, st (also, constant current 2), and the current flowing through transistors Q1 and Q2 is I1 and T2.
The DC component is 1x, 1xL11, l x -1... (iii).

また、トランジスタQ2s、Cゴ8及びQ 2G 、 
Qlもカレントミラー回路(12) 、  (13)を
構成しているので、トランジスタ(ユv、Qgには電流
124゜+23が流れる。そしζ、トランジスタQ v
の電流124がトランジスタQ3.Q4により三等分さ
れてこれを流れる電流+3.+4の直流分+y、+yと
なるので、 ly = 124/2       ・=・(iv)と
なる。
In addition, the transistors Q2s, Cgo8 and Q2G,
Since Ql also constitutes the current mirror circuits (12) and (13), a current of 124° + 23 flows through the transistors (Yv, Qg).Then, ζ, the transistor Qv
Current 124 of transistor Q3. The current flowing through Q4 is divided into three equal parts +3. Since the DC component of +4 is +y, +y, ly = 124/2 ・=・(iv).

したがって、トランジスタ(ユ1.Q2及び差リリJア
ンプ(3)による電流利得^1は、(i) 、  (i
ii) 。
Therefore, the current gain ^1 due to the transistor (U1.Q2 and differential amplifier (3) is (i), (i
ii).

(iv )式から ^1=Iy/lχ =  124/  (21)   (イiη〕 ・・ 
・・  (V)となる。そして、この場合、端子T5 
、 ”l’eの制御電圧にしたがっ°C1tX流+24
の大きさは変化°4−るので、制御車1)−にしたか−
、C,電流利11!^iが変化するごとになる。
From formula (iv), ^1=Iy/lχ = 124/ (21) (iiη)...
...(V). And in this case, terminal T5
, according to the control voltage of ``l'e °C1tX current +24
Since the magnitude of changes 4-, the control car is set to 1)-.
, C, current interest 11! Every time ^i changes.

また、トランジスタQo + Q 12のエミッタに接
続されている抵抗器の値をRとずれば、端子Ts。
Also, if the value of the resistor connected to the emitter of transistor Qo + Q12 is shifted from R, the terminal Ts.

T2と端子T3.T4との間の電圧利得^νは、+ 2
3 + I 24    R+ Rとなる。そして、こ
の場合、端子′F5.’I”eの制御電圧により電流1
24が変化して電圧利得へνが変化する。
T2 and terminal T3. The voltage gain ^ν between T4 is +2
3 + I 24 R + R. In this case, terminal 'F5. Current 1 due to control voltage of 'I''e
24 changes, and ν changes to the voltage gain.

さらに、カレントミラー回路(12)においては、トラ
ンジスタQITに電流!23が流れるが、この電流12
3ばトランジスタQe + Q6により三等分され、ト
ランジスタQ5 、 QF、には電流+21/2゜12
3/2が流れ、この電流がさらに11(抗器Rs。
Furthermore, in the current mirror circuit (12), a current flows through the transistor QIT! 23 flows, but this current 12
3 is divided into three equal parts by transistor Qe + Q6, and current +21/2°12 is applied to transistors Q5 and QF.
3/2 flows, and this current further increases to 11 (resistor Rs.

lマ鴫に流れる。Flows into the blue sky.

したがっ°ζ、抵抗器R11、R4に流れる電流は、そ
れぞれ l y ++ 23/ 2ツー124/ 2 + 12
3/ 2−■ となる。つまり、1】(抗器R3,+?+に(51定電
流源Q33により決まる一定の11′1流電流1.1が
流れる。
Therefore, °ζ, the currents flowing through resistors R11 and R4 are respectively ly ++ 23/2 to 124/2 + 12
3/2-■. In other words, a constant 11'1 current 1.1 determined by the (51 constant current source Q33) flows through the resistor R3, +?+.

したがって、端子T3.′r4の直流レベルは、端子T
 s + T 6の制御重重−にかかわらずr7.いに
等しく、かつ、一定となる。
Therefore, terminal T3. 'r4 DC level is terminal T
r7. regardless of the control weight of s + T6. is equal to and constant.

〔発明の効果〕〔Effect of the invention〕

こうして、この発明によれば、利得制御を行うごとがで
きるが、この場合、特にこの発明によれば、電源電圧+
VC(:2に対しζ抵抗器R]、R4と、トランジスタ
03〜Q、と、トランジスタQ? 、Qaが接続される
だlなので、第3図の回路に比べ、トランジスタの11
没分だりダイナミックレンジを拡大できるととノ)に、
パイ−メス重重−にも余裕ができる。
Thus, according to the present invention, it is possible to perform gain control, but in this case, especially according to the present invention, the power supply voltage +
Since VC (ζ resistor R for :2), R4, transistors 03 to Q, and transistors Q? and Qa are connected, compared to the circuit in Fig. 3, the number of transistors 11
In addition to being able to expand the dynamic range,
There is also room for pie-female weight.

さらに、差動アンプ(11)のダイJ−ミックレンジが
利得^νの制御範囲となり、 VC−V+s j I 17月 Vr、、Vs:罐1 r−′r、、 、 T、の制御′
小月− の範囲にわたって制御でき、 Vs−I R2t>V+;のとき最大利得V5+ I 
R21<VCのとき利得0倍となる。
Furthermore, the dynamic range of the differential amplifier (11) becomes the control range of the gain ^ν, and the control of VC-V+s j I 17Vr, , Vs: 1 r-'r, , , T,
It can be controlled over the range of 0.00000000000 0.0000000000 0.000000000 0.0000000000 0.0000000000
When R21<VC, the gain is 0 times.

また、制御電圧によりI 2x−124のときには、1
24−1なので、電圧利得^Vは抵抗比のみで決まるこ
とになる。つまり、基準となる電圧和mAνにばらつき
を生じることがない。
Also, when I2x-124 due to the control voltage, 1
24-1, the voltage gain ^V is determined only by the resistance ratio. In other words, there is no variation in the reference voltage sum mAν.

さらに、差動アンプ(11、(31、(51に対応する
差動アンプ”を、差動アンプ(11)及びカレントミラ
ー回路(12) 、  (13)に追加接続するごとに
より、共通の制御電圧で複数の利得制御を同時に、かつ
、等しい特性で行うことができる。
Furthermore, each time a differential amplifier (11, (31, (51) corresponding to differential amplifier) is additionally connected to the differential amplifier (11) and current mirror circuits (12), (13), a common control voltage Multiple gain controls can be performed simultaneously and with equal characteristics.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一例の接続図、第2図、第13図は
その説明のための図である。 fl、l 、 +31 、 (51、(1,1)は差動
アンプ、(12)〜(14)はカレントミラー回路であ
る。 手続ネj1i 、’i−r己冑: 昭和61年11月2011 特許庁長官  黒 111  明 ルj[殿3、補正を
する者 事件との関係   特許出願人 住 所 東京部品用区北品用(j丁ロア番35号名称(
218)ソニー株式会社 代表取締役 大 賀 ;311Aj1 4、代理人 (1)明細書中、第6ページ2行及び9行(計2カ所)
「エミッタ接地の」を削除する。 (2)同、第7ページ10行及び下から5〜4行(計2
カ所)「バイアス」を「バッファ」と訂正する。 (3)同、第10ページ4行及び5行の式中(計2カ所
)分子の「R3」をrR3+RqJと訂正する。 (4)同、第12ページ5〜9行「制御電圧・・さらに
、」を削除する。 以上
FIG. 1 is a connection diagram of an example of the present invention, and FIGS. 2 and 13 are diagrams for explaining the same. fl, l, +31, (51, (1, 1) is a differential amplifier, (12) to (14) are current mirror circuits. Commissioner of the Patent Office Kuro 111 Akira J
218) Sony Corporation Representative Director Ohga; 311Aj1 4, Agent (1) In the statement, page 6, lines 2 and 9 (total 2 places)
Delete "grounded emitter". (2) Same, page 7, line 10 and 5 to 4 lines from the bottom (total 2
Part) Correct "bias" to "buffer". (3) Correct the numerator "R3" in the formula in lines 4 and 5 of page 10 (total of 2 locations) to rR3+RqJ. (4) Same, page 12, lines 5 to 9, ``Control voltage...further'' is deleted. that's all

Claims (1)

【特許請求の範囲】 差動的に変化する1対の電流を1対のダイオードに供給
して1対の差動電圧に変換し、 この1対の差動電圧を次段の差動アンプの1対の入力端
に供給し、 上記差動アンプの1対の出力端に、別の差動アンプの1
対の出力端を並列に接続し、 上記差動アンプ及び上記別の差動アンプの各定電流源を
、1対のカレントミラー回路の出力側トランジスタによ
りそれぞれ構成し、 上記1対のカレントミラー回路に、差動的に変化する1
対の制御電流を供給して上記差動アンプから利得制御さ
れた出力を得るようにした利得制御回路。
[Claims] A pair of differentially varying currents is supplied to a pair of diodes and converted into a pair of differential voltages, and this pair of differential voltages is applied to a differential amplifier in the next stage. one pair of input terminals, and one pair of output terminals of the above differential amplifier, one of the differential amplifiers.
A pair of output terminals are connected in parallel, and each constant current source of the differential amplifier and the other differential amplifier is configured by an output side transistor of a pair of current mirror circuits, and the pair of current mirror circuits is connected in parallel. 1 that changes differentially to
A gain control circuit configured to supply a pair of control currents to obtain a gain-controlled output from the differential amplifier.
JP61182350A 1986-08-02 1986-08-02 Gain control circuit Expired - Lifetime JPH0734532B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61182350A JPH0734532B2 (en) 1986-08-02 1986-08-02 Gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61182350A JPH0734532B2 (en) 1986-08-02 1986-08-02 Gain control circuit

Publications (2)

Publication Number Publication Date
JPS6338315A true JPS6338315A (en) 1988-02-18
JPH0734532B2 JPH0734532B2 (en) 1995-04-12

Family

ID=16116775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61182350A Expired - Lifetime JPH0734532B2 (en) 1986-08-02 1986-08-02 Gain control circuit

Country Status (1)

Country Link
JP (1) JPH0734532B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102758A (en) * 1991-04-17 1993-04-23 Samsung Electron Co Ltd Optical-band linear-gain adjusting amplifier utilizing external bias

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269506A (en) * 1985-05-24 1986-11-28 Hitachi Ltd Variable amplifier circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269506A (en) * 1985-05-24 1986-11-28 Hitachi Ltd Variable amplifier circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102758A (en) * 1991-04-17 1993-04-23 Samsung Electron Co Ltd Optical-band linear-gain adjusting amplifier utilizing external bias

Also Published As

Publication number Publication date
JPH0734532B2 (en) 1995-04-12

Similar Documents

Publication Publication Date Title
JPH03259611A (en) Active filter
US4539529A (en) Semiconductor amplifier circuit
JPS62287705A (en) Btl amplifier circuit
JPH0770935B2 (en) Differential current amplifier circuit
JPS6057248B2 (en) Amplifier input bias adjustment circuit
JPS6338315A (en) Gain control circuit
JPS6341446B2 (en)
JP3178716B2 (en) Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit
JPH0527282B2 (en)
JP3106584B2 (en) Multiplication circuit
JPH0124645Y2 (en)
JPS6338313A (en) Amplifier circuit
JPH06326527A (en) Amplifier circuit
JPS58166814A (en) Addition amplifying circuit
JPS6221059Y2 (en)
JP2725290B2 (en) Power amplifier circuit
JPS6216015Y2 (en)
JP3360911B2 (en) Differential amplifier circuit
JPH0198307A (en) Transistor amplifier
JPH0363847B2 (en)
JPH0646097Y2 (en) Transistor output circuit
JPS6121857Y2 (en)
JPS6018009A (en) Differential amplifier
JPS5957508A (en) Variable current amplifier circuit
JPH03214912A (en) Automatic gain control circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term