JPS6337967B2 - - Google Patents
Info
- Publication number
- JPS6337967B2 JPS6337967B2 JP55037350A JP3735080A JPS6337967B2 JP S6337967 B2 JPS6337967 B2 JP S6337967B2 JP 55037350 A JP55037350 A JP 55037350A JP 3735080 A JP3735080 A JP 3735080A JP S6337967 B2 JPS6337967 B2 JP S6337967B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- diode
- gate electrode
- control voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 31
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、増幅されるべき高周波信号(以下
HF信号)が供給される第1ゲート電極と大きな
抵抗値をもつ抵抗器を通して利得制御電圧が供給
される第2ゲート電極とから成る2つのゲート電
極を有するMES(MEtal−Semiconductor)電界
効果トランジスタ(金属−半導体障壁接合を形成
したゲート電極を備えた電界効果トランジスタ)
またはMIS電界効果トランジスタを有する高周波
増幅回路(以下HF増幅回路)に関するものであ
る。
HF信号)が供給される第1ゲート電極と大きな
抵抗値をもつ抵抗器を通して利得制御電圧が供給
される第2ゲート電極とから成る2つのゲート電
極を有するMES(MEtal−Semiconductor)電界
効果トランジスタ(金属−半導体障壁接合を形成
したゲート電極を備えた電界効果トランジスタ)
またはMIS電界効果トランジスタを有する高周波
増幅回路(以下HF増幅回路)に関するものであ
る。
(発明が解決しようとする問題点)
このような増幅回路では、第2ゲート電極に供
給される電圧により、電界効果トランジスタの利
得が影響を受ける。利得制御曲線の傾斜、すなわ
ち、制御電圧の変化に対する利得の変化は、制御
電圧の大きさが電界効果トランジスタのピンチオ
フ電圧の領域に入ると、非常に大きくなる。ピン
チオフ電圧とはドレン電流が事実上流れなくなる
ゲート電極の電圧のことである。したがつて、も
し制御電圧がこのピンチオフ電圧の領域内のある
値になると、非常に小さな制御電圧の変化があつ
ても大きな利得の変化が生ずる。しかしながら、
このことは望ましくない。それは、制御電圧の変
化と利得電圧の変化との間に著しい非線形性が生
ずるからである。
給される電圧により、電界効果トランジスタの利
得が影響を受ける。利得制御曲線の傾斜、すなわ
ち、制御電圧の変化に対する利得の変化は、制御
電圧の大きさが電界効果トランジスタのピンチオ
フ電圧の領域に入ると、非常に大きくなる。ピン
チオフ電圧とはドレン電流が事実上流れなくなる
ゲート電極の電圧のことである。したがつて、も
し制御電圧がこのピンチオフ電圧の領域内のある
値になると、非常に小さな制御電圧の変化があつ
ても大きな利得の変化が生ずる。しかしながら、
このことは望ましくない。それは、制御電圧の変
化と利得電圧の変化との間に著しい非線形性が生
ずるからである。
(問題を解決しようとするための手段および作
用) 本発明により、利得制御曲線の傾斜が、ピンチ
オフ電圧の領域内に制御電圧値がある場合に、小
さくなるようにしたHF増幅回路がえられる。
用) 本発明により、利得制御曲線の傾斜が、ピンチ
オフ電圧の領域内に制御電圧値がある場合に、小
さくなるようにしたHF増幅回路がえられる。
本発明により、第2ゲート電極と制御電圧範囲
内にある固定電位をもつた回路点との間に、或る
閾値をもつダイオード回路部を接続することによ
り、この問題が解決される。
内にある固定電位をもつた回路点との間に、或る
閾値をもつダイオード回路部を接続することによ
り、この問題が解決される。
本発明による回路では、制御電圧と前記固定電
位との間の差がダイオード回路部の閾値電圧を越
える時、このダイオード回路部が導電状態にな
り、そしてその結果、制御電圧の変化がもはや完
全には第2ゲート電極に作用しなくなる。したが
つて、制御電圧が変化してももはやこのダイオー
ド回路部がない場合にえられるのと同じ利得変化
はもたらさない。
位との間の差がダイオード回路部の閾値電圧を越
える時、このダイオード回路部が導電状態にな
り、そしてその結果、制御電圧の変化がもはや完
全には第2ゲート電極に作用しなくなる。したが
つて、制御電圧が変化してももはやこのダイオー
ド回路部がない場合にえられるのと同じ利得変化
はもたらさない。
単純に閾値を一定とした場合、本発明の提案さ
れた実施例では、ダイオード回路部はツエナダイ
オードと普通のダイオードで構成され、このツエ
ナダイオードのアノードは第2ゲート電極に接続
され、そして普通のダイオードはツエナダイオー
ドに逆の極性をもつて直列接続される。
れた実施例では、ダイオード回路部はツエナダイ
オードと普通のダイオードで構成され、このツエ
ナダイオードのアノードは第2ゲート電極に接続
され、そして普通のダイオードはツエナダイオー
ドに逆の極性をもつて直列接続される。
本発明のさらに別の実施例では、このダイオー
ド回路部はダイオード列で構成することができ
る。このダイオード列の閾値はこのダイオード列
内の個々のダイオードの閾値電圧の和に等しい。
ド回路部はダイオード列で構成することができ
る。このダイオード列の閾値はこのダイオード列
内の個々のダイオードの閾値電圧の和に等しい。
本発明により、前記回路点は第1ゲート電極へ
のバイアスを供給するための分圧器のタツプとす
ることもできる。
のバイアスを供給するための分圧器のタツプとす
ることもできる。
また、本発明による増幅回路は前記回路点が電
界効果トランジスタのソース電極であるように設
計することもできる。
界効果トランジスタのソース電極であるように設
計することもできる。
本発明をさらに有利点なものにするためには、
ダイオード回路部が電界効果トランジスタと一緒
に同じ半導体基板の上に集積することである。
ダイオード回路部が電界効果トランジスタと一緒
に同じ半導体基板の上に集積することである。
ダイオード回路部の閾値は、本発明により、回
路点における固定電位と電界効果トランジスタの
ピンチオフが起こる電圧値との差に等しいように
選定されることが望ましい。
路点における固定電位と電界効果トランジスタの
ピンチオフが起こる電圧値との差に等しいように
選定されることが望ましい。
(実施例)
第1図に示されているHF増幅回路は増幅され
るべきHF信号を受信するための入力ジヤツク1
を有している。このHF信号は、結合コンデンサ
2と、コイル3およびキヤパシタ4から成る並列
共振回路と、さらに結合コンデンサ5を通して、
デプレシヨン形の2ゲートMIS電界効果トランジ
スタ7の第1ゲート電極6に供給される。この電
界効果トランジスタはまたMES電界効果トラン
ジスタであつてもよい。このMES電界効果トラ
ンジスタでは、各ゲート電極は、対応するチヤン
ネルゾーンの上にある半導体表面と適当な金属接
触体の間に定められたシヨツトキ障壁層により、
チヤンネルゾーンから隔離される。2つの抵抗器
8および9から成る分圧器によつて固定バイアス
UBがえられる。2つの抵抗器8と9の接続点の
タツプからえられたこのバイアスは、HF(高周
波)遮断の役割を果たす抵抗器10を通して、ゲ
ート電極6に供給される。
るべきHF信号を受信するための入力ジヤツク1
を有している。このHF信号は、結合コンデンサ
2と、コイル3およびキヤパシタ4から成る並列
共振回路と、さらに結合コンデンサ5を通して、
デプレシヨン形の2ゲートMIS電界効果トランジ
スタ7の第1ゲート電極6に供給される。この電
界効果トランジスタはまたMES電界効果トラン
ジスタであつてもよい。このMES電界効果トラ
ンジスタでは、各ゲート電極は、対応するチヤン
ネルゾーンの上にある半導体表面と適当な金属接
触体の間に定められたシヨツトキ障壁層により、
チヤンネルゾーンから隔離される。2つの抵抗器
8および9から成る分圧器によつて固定バイアス
UBがえられる。2つの抵抗器8と9の接続点の
タツプからえられたこのバイアスは、HF(高周
波)遮断の役割を果たす抵抗器10を通して、ゲ
ート電極6に供給される。
MIS電界効果トランジスタ7は第2ゲート電極
11を有している。この第2ゲート電極には端子
13に供給された利得制御電圧が抵抗器12を通
して供給される。第2ゲート電極11は、コンデ
ンサ14によつて、高周波に対しアースされる。
11を有している。この第2ゲート電極には端子
13に供給された利得制御電圧が抵抗器12を通
して供給される。第2ゲート電極11は、コンデ
ンサ14によつて、高周波に対しアースされる。
MIS電界効果トランジスタ7のドレン電極15
のところに増幅されたHF信号が現われる。この
信号は、結合コンデンサ16と、コイル17とコ
ンデンサ18とから成る並列共振回路と、さらに
結合コンデンサ19を通して、出力端子20に供
給される。
のところに増幅されたHF信号が現われる。この
信号は、結合コンデンサ16と、コイル17とコ
ンデンサ18とから成る並列共振回路と、さらに
結合コンデンサ19を通して、出力端子20に供
給される。
正の電源電圧が端子21に印加される。この端
子はゲート電極6のバイアスを得るための分圧器
の抵抗器8に接続される。2つの抵抗器8,9で
構成されるこの分圧器は正の電源電圧とアースの
間に接続される。電源電圧はまた端子22に供給
される。この端子はチヨーク23を通してドレン
電極に接続される。端子22とアースとの間には
2つの抵抗器24,25から成る分圧器が接続さ
れる。この分圧器のタツプは電界効果トランジス
タ7のソース電極26に接続される。ソース電極
26はまた、コンデンサ27により、高周波に対
しアースに接続される。抵抗器24と25で構成
される分圧器により、ソース電極26は一定の正
バイアスをもち、その結果、この電界効果トラン
ジスタの利得は入力13の排他的正制御電圧で制
御される。したがつて、制御電圧によりドレン電
流を完全に抑制するために、負電圧を必要としな
い。この負電圧はソース電圧が固定バイアス値に
よる大きな値に保たれていない場合に必要とな
る。
子はゲート電極6のバイアスを得るための分圧器
の抵抗器8に接続される。2つの抵抗器8,9で
構成されるこの分圧器は正の電源電圧とアースの
間に接続される。電源電圧はまた端子22に供給
される。この端子はチヨーク23を通してドレン
電極に接続される。端子22とアースとの間には
2つの抵抗器24,25から成る分圧器が接続さ
れる。この分圧器のタツプは電界効果トランジス
タ7のソース電極26に接続される。ソース電極
26はまた、コンデンサ27により、高周波に対
しアースに接続される。抵抗器24と25で構成
される分圧器により、ソース電極26は一定の正
バイアスをもち、その結果、この電界効果トラン
ジスタの利得は入力13の排他的正制御電圧で制
御される。したがつて、制御電圧によりドレン電
流を完全に抑制するために、負電圧を必要としな
い。この負電圧はソース電圧が固定バイアス値に
よる大きな値に保たれていない場合に必要とな
る。
第1図からわかるように、抵抗器8,9から成
る分圧器のタツプと第2ゲート電極との間に、ツ
エナダイオード28と普通のダイオード29を組
合せたものが接続される。これらの2つのダイオ
ードは逆向きの極性をもつように直列接続され
る。ツエナダイオード28のアノードはゲート電
極11に接続され、そして普通のダイオード29
のアノードは抵抗器8,9で構成される分圧器の
タツプに接続される。これらの2つのダイオード
のカソードは直接に互いに接続される。
る分圧器のタツプと第2ゲート電極との間に、ツ
エナダイオード28と普通のダイオード29を組
合せたものが接続される。これらの2つのダイオ
ードは逆向きの極性をもつように直列接続され
る。ツエナダイオード28のアノードはゲート電
極11に接続され、そして普通のダイオード29
のアノードは抵抗器8,9で構成される分圧器の
タツプに接続される。これらの2つのダイオード
のカソードは直接に互いに接続される。
第2図において、このHF増幅器の動作モード
を説明する。第2図の横軸は端子13に印加され
る利得制御電圧である。左の縦軸は相対利得で、
曲線Aで示されている。右の縦軸はゲート電極1
1の電圧であつて、曲線Bで示されている。説明
の必要上、端子21および22の電源電圧を約
12Vとする。さらに抵抗器8および9は同じ抵抗
値をもつているとする。するとこれらの抵抗器で
つくられる分圧器のタツプの電圧は約6Vになる。
この電圧はゲート電極6のバイアスとなるが、電
界効果トランジスタの利得が最大となるようにこ
の電圧が選定される。第2図をみるとわかるよう
に、制御電圧が最も大きい値をとる時に相対利得
が最大値をとる。この制御電圧の最も大きい値は
この例では10Vである。トランジスタ基板内のゲ
ート電極の下のこの制御電圧でつくられたチヤン
ネルはこの制御電圧値では完全に導電状態にあ
り、したがつて、ドレン電流に影響を与えない。
制御電圧は最大利得を与える値と最小利得を与え
る値との間で変わる。第2図の場合には、この制
御電圧範囲は0Vから10Vまでの範囲である。
を説明する。第2図の横軸は端子13に印加され
る利得制御電圧である。左の縦軸は相対利得で、
曲線Aで示されている。右の縦軸はゲート電極1
1の電圧であつて、曲線Bで示されている。説明
の必要上、端子21および22の電源電圧を約
12Vとする。さらに抵抗器8および9は同じ抵抗
値をもつているとする。するとこれらの抵抗器で
つくられる分圧器のタツプの電圧は約6Vになる。
この電圧はゲート電極6のバイアスとなるが、電
界効果トランジスタの利得が最大となるようにこ
の電圧が選定される。第2図をみるとわかるよう
に、制御電圧が最も大きい値をとる時に相対利得
が最大値をとる。この制御電圧の最も大きい値は
この例では10Vである。トランジスタ基板内のゲ
ート電極の下のこの制御電圧でつくられたチヤン
ネルはこの制御電圧値では完全に導電状態にあ
り、したがつて、ドレン電流に影響を与えない。
制御電圧は最大利得を与える値と最小利得を与え
る値との間で変わる。第2図の場合には、この制
御電圧範囲は0Vから10Vまでの範囲である。
第2図の曲線Bにより、ゲート電極11の電圧
UG2は、最大値から下向きに電圧UEに達するまで
は、利得制御電圧UAVRに等しい。電圧UEのとこ
ろで、ゲート電極11によつて制御された電界効
果トランジスタ7のチヤンネルのピンチオフが開
始する。第1図に示されたツエナダイオード28
と普通のダイオード29のダイオード回路部がな
い場合には、電圧UG2は、点線31で示されてい
るように、利得制御電圧UAVRにさらに比例して
変化するであろう。
UG2は、最大値から下向きに電圧UEに達するまで
は、利得制御電圧UAVRに等しい。電圧UEのとこ
ろで、ゲート電極11によつて制御された電界効
果トランジスタ7のチヤンネルのピンチオフが開
始する。第1図に示されたツエナダイオード28
と普通のダイオード29のダイオード回路部がな
い場合には、電圧UG2は、点線31で示されてい
るように、利得制御電圧UAVRにさらに比例して
変化するであろう。
第2図の曲線Aで示されているように、利得制
御電圧UAVRの最大値と電圧UB間の領域では、ま
た比較的線形な制御領域がある。ピンチオフ電圧
UPに到達した後は、電界効果トランジスタ7の
ドレン電流は流れなくなり、利得制御電圧UAVR
はもはや制御効果をもたない。ツエナダイオード
28と普通のダイオード29のダイオード回路部
がない場合には、電圧UEと電圧UPの間の領域で
は、相対利得の曲線Aの傾斜が非常に大きくなる
であろう。すなわち、制御電圧が少し変化しても
相対利得は大きく変化するであろう。第2図で
は、これは点線30で示されている。測定したと
ころによると、ダイオード回路部がない場合、点
線30で示された曲線Aの領域において、約
30dB/V乃至40dB/Vの制御電圧に対する利得
曲線の傾斜がえられた。
御電圧UAVRの最大値と電圧UB間の領域では、ま
た比較的線形な制御領域がある。ピンチオフ電圧
UPに到達した後は、電界効果トランジスタ7の
ドレン電流は流れなくなり、利得制御電圧UAVR
はもはや制御効果をもたない。ツエナダイオード
28と普通のダイオード29のダイオード回路部
がない場合には、電圧UEと電圧UPの間の領域で
は、相対利得の曲線Aの傾斜が非常に大きくなる
であろう。すなわち、制御電圧が少し変化しても
相対利得は大きく変化するであろう。第2図で
は、これは点線30で示されている。測定したと
ころによると、ダイオード回路部がない場合、点
線30で示された曲線Aの領域において、約
30dB/V乃至40dB/Vの制御電圧に対する利得
曲線の傾斜がえられた。
第1図の回路において、ダイオード回路の導電
閾値UDが電界効果トランジスタのピンチオフの
起こる電圧UEとバイアスUBの間の差に等しくな
るように選定される。このダイオード回路部の導
電閾値UDはツエナダイオードのツエナ電圧と普
通のダイオードの順方向電圧とから成つており、
通常0.7Vである。このようにすると次のことが
起こる。利得制御電圧UAVRが電圧UBより大きい
限り、ツエナダイオード28は動作しなくそして
普通のダイオード29は逆方向にバイアスされ、
したがつて、分圧器によつてつくられた一定バイ
アスはゲート電圧11に到達できない。利得制御
電圧が電圧UBよりも小さくなると、ツエナダイ
オードは非導電状態になりそしてダイオード29
は導電状態になる。利得制御電圧がさらに下つて
電圧UEに達すると、ツエナダイオード28がブ
レークダウン電圧に達して、このツエナダイオー
ドは導電状態になる。ダイオード28がブレーク
ダウンした後のゲート電極11の電圧が固定バイ
アスUBと電圧UEとの差UDに等しい一定電圧に単
にクランプされるのではないという事実は、ツエ
ナダイオードのブレークダウン特性が理想的では
ないことによる。ツエナダイオードがブレークダ
ウンした後、制御電圧がさらに下がると、そこを
流れる電流がまた変化する。特性が理想的でない
ことにより、そこで生ずる電圧降下が変わり、し
たがつて、制御電圧が変わるとツエナダイオード
を流れる電流が変化してゲート電圧UG2を変える
効果をもつ。制御電圧の変化がそのまま全部ゲー
ト電圧の変化になるのではなくて、抵抗器12に
よる電圧降下分だけ小さくなる。このように、ゲ
ート電圧UG2は利得制御電圧の値に厳密に等しい
のではなくて、抵抗器12における電圧降下分だ
け高い。第2図において、利得制御電圧UAVRが
値UE以下のところで、曲線Bがダイオード回路
部を使わなかつた場合の曲線よりも、より水平に
近づいていることからこのことは明らかである。
曲線Bがより水平になつている部分は、それに対
応して、2つの電圧UEおよびUPの間の領域の利
得制御の曲線Aをよりなだらかにする。前記領域
における曲線Aのこのなだらかな部分は、与えら
れた利得電圧変化に対する利得の変化が、ダイオ
ード回路部を用いない場合よりも、事実上小さい
という効果をもつ。ここに記載された装置を用い
た場合、この領域における制御利得曲線の傾斜が
約10dB/V乃至12dB/Vにまで小さくなるとい
うことが測定してみてわかつた。
閾値UDが電界効果トランジスタのピンチオフの
起こる電圧UEとバイアスUBの間の差に等しくな
るように選定される。このダイオード回路部の導
電閾値UDはツエナダイオードのツエナ電圧と普
通のダイオードの順方向電圧とから成つており、
通常0.7Vである。このようにすると次のことが
起こる。利得制御電圧UAVRが電圧UBより大きい
限り、ツエナダイオード28は動作しなくそして
普通のダイオード29は逆方向にバイアスされ、
したがつて、分圧器によつてつくられた一定バイ
アスはゲート電圧11に到達できない。利得制御
電圧が電圧UBよりも小さくなると、ツエナダイ
オードは非導電状態になりそしてダイオード29
は導電状態になる。利得制御電圧がさらに下つて
電圧UEに達すると、ツエナダイオード28がブ
レークダウン電圧に達して、このツエナダイオー
ドは導電状態になる。ダイオード28がブレーク
ダウンした後のゲート電極11の電圧が固定バイ
アスUBと電圧UEとの差UDに等しい一定電圧に単
にクランプされるのではないという事実は、ツエ
ナダイオードのブレークダウン特性が理想的では
ないことによる。ツエナダイオードがブレークダ
ウンした後、制御電圧がさらに下がると、そこを
流れる電流がまた変化する。特性が理想的でない
ことにより、そこで生ずる電圧降下が変わり、し
たがつて、制御電圧が変わるとツエナダイオード
を流れる電流が変化してゲート電圧UG2を変える
効果をもつ。制御電圧の変化がそのまま全部ゲー
ト電圧の変化になるのではなくて、抵抗器12に
よる電圧降下分だけ小さくなる。このように、ゲ
ート電圧UG2は利得制御電圧の値に厳密に等しい
のではなくて、抵抗器12における電圧降下分だ
け高い。第2図において、利得制御電圧UAVRが
値UE以下のところで、曲線Bがダイオード回路
部を使わなかつた場合の曲線よりも、より水平に
近づいていることからこのことは明らかである。
曲線Bがより水平になつている部分は、それに対
応して、2つの電圧UEおよびUPの間の領域の利
得制御の曲線Aをよりなだらかにする。前記領域
における曲線Aのこのなだらかな部分は、与えら
れた利得電圧変化に対する利得の変化が、ダイオ
ード回路部を用いない場合よりも、事実上小さい
という効果をもつ。ここに記載された装置を用い
た場合、この領域における制御利得曲線の傾斜が
約10dB/V乃至12dB/Vにまで小さくなるとい
うことが測定してみてわかつた。
このHF増幅器回路の2本の縦の点線の間の部
分の他の実施例が第3図乃至第5図に示されてい
る。回路の残りの部分は第1図の回路と同じであ
り、したがつて、第3図乃至第5図には書かれて
いない。
分の他の実施例が第3図乃至第5図に示されてい
る。回路の残りの部分は第1図の回路と同じであ
り、したがつて、第3図乃至第5図には書かれて
いない。
第3図に示された実施例では、ダイオード回路
図は直列接続された複数個のダイオードから成る
ダイオード列32で構成されている。ダイオード
列に加わる電圧が1つ1つのダイオードの閾値電
圧の和よりも大きくなつて始めてこのダイオード
列が導電状態になるということから、この回路の
閾値が定まる。シリコンダイオードの場合には、
閾値電圧はもちろん0.7Vであり、したがつて、
第3図の場合の閾値は2.8Vである。したがつて、
端子13の制御電圧が抵抗器8および9で構成さ
れる分圧器のタツプの電圧より2.8V低い時、こ
のダイオード列が導電状態になる。ダイオード列
32の特性はまた理想的特性ではないから、電圧
UG2は一定値にクランプされるということは起こ
らない。ダイオード32が導電状態になつた後、
端子13の制御電圧がさらに降下する時、すなわ
ち、制御電圧UAVRと電圧UBの間の電位差が大き
くなる時、このダイオード列に加わつている電圧
降下がまた変わり、したがつて、ゲート電圧UG2
がそれに応じてまた変わる。
図は直列接続された複数個のダイオードから成る
ダイオード列32で構成されている。ダイオード
列に加わる電圧が1つ1つのダイオードの閾値電
圧の和よりも大きくなつて始めてこのダイオード
列が導電状態になるということから、この回路の
閾値が定まる。シリコンダイオードの場合には、
閾値電圧はもちろん0.7Vであり、したがつて、
第3図の場合の閾値は2.8Vである。したがつて、
端子13の制御電圧が抵抗器8および9で構成さ
れる分圧器のタツプの電圧より2.8V低い時、こ
のダイオード列が導電状態になる。ダイオード列
32の特性はまた理想的特性ではないから、電圧
UG2は一定値にクランプされるということは起こ
らない。ダイオード32が導電状態になつた後、
端子13の制御電圧がさらに降下する時、すなわ
ち、制御電圧UAVRと電圧UBの間の電位差が大き
くなる時、このダイオード列に加わつている電圧
降下がまた変わり、したがつて、ゲート電圧UG2
がそれに応じてまた変わる。
第4図に示された実施例では、第1図に示され
た実施例と同じように普通のダイオードとツエナ
ダイオードで構成されたダイオード回路部が、電
界効果トランジスタのゲート電極11とソース電
極26の間に接続される。抵抗器24および25
で構成される分圧器により、ソース電極のところ
に固定バイアスがまた現われるので、このことは
可能である。第4図に示された実施例の増幅回路
は第1図に示された回路と同じように動作する。
第4図の実施例では、ツエナダイオード28がブ
レークダウンした後では、ゲート電極11の電圧
はもはや端子13の制御電圧と全く同じくはな
く、抵抗器12での電圧降下分だけ制御電圧より
高い。
た実施例と同じように普通のダイオードとツエナ
ダイオードで構成されたダイオード回路部が、電
界効果トランジスタのゲート電極11とソース電
極26の間に接続される。抵抗器24および25
で構成される分圧器により、ソース電極のところ
に固定バイアスがまた現われるので、このことは
可能である。第4図に示された実施例の増幅回路
は第1図に示された回路と同じように動作する。
第4図の実施例では、ツエナダイオード28がブ
レークダウンした後では、ゲート電極11の電圧
はもはや端子13の制御電圧と全く同じくはな
く、抵抗器12での電圧降下分だけ制御電圧より
高い。
第5図に示された実施例では、電界効果トラン
ジスタ7のゲート電極11とソース電極26の間
に、やはりダイオード回路部が接続される。けれ
ども、この場合には、第3図の場合と同じよう
に、ダイオード回路部は直列接続された4個のダ
イオードで構成されるダイオード列32である。
この実施例の動作は第3図の実施例の動作に対応
する。すなわち、制御電圧がこのダイオード列の
個々のダイオードの閾値電圧の和に等しい電圧だ
けソース電極26の電圧より低くなるまでは、こ
のダイオード列32は導電状態にならない。ダイ
オード列32が導電状態になると、抵抗器12に
電圧降下が生じ、そしてこの電圧降下はゲート電
極11の電圧を端子13の制御電圧に対して上昇
させる。第1図のところで詳細に説明したよう
に、このことは利得制御曲線の傾斜を望ましい方
向に減少させる。このダイオード回路部はソース
抵抗器25のタツプにまた接続してもよい。この
場合には、ダイオード回路部に全ソース電圧が供
給されるのではなくて、その一部分だけが供給さ
れる。この変更実施例は第1図に点線で示されて
いる。
ジスタ7のゲート電極11とソース電極26の間
に、やはりダイオード回路部が接続される。けれ
ども、この場合には、第3図の場合と同じよう
に、ダイオード回路部は直列接続された4個のダ
イオードで構成されるダイオード列32である。
この実施例の動作は第3図の実施例の動作に対応
する。すなわち、制御電圧がこのダイオード列の
個々のダイオードの閾値電圧の和に等しい電圧だ
けソース電極26の電圧より低くなるまでは、こ
のダイオード列32は導電状態にならない。ダイ
オード列32が導電状態になると、抵抗器12に
電圧降下が生じ、そしてこの電圧降下はゲート電
極11の電圧を端子13の制御電圧に対して上昇
させる。第1図のところで詳細に説明したよう
に、このことは利得制御曲線の傾斜を望ましい方
向に減少させる。このダイオード回路部はソース
抵抗器25のタツプにまた接続してもよい。この
場合には、ダイオード回路部に全ソース電圧が供
給されるのではなくて、その一部分だけが供給さ
れる。この変更実施例は第1図に点線で示されて
いる。
以上の説明に関連して更に以下の項を開示す
る。
る。
(1) 増幅されるべきHF信号が供給される第1ゲ
ート電極と大きな抵抗値をもつた抵抗器を通し
て利得制御電圧が供給される第2ゲート電極と
から成る2つのゲート電極を備えるMESまた
はMIS電界効果トランジスタを有する高周波増
幅回路であつて、或る閾値をもつたダイオード
回路部28,29,32が前記第2ゲート電極
11と制御電圧範囲内にある固定電位をもつた
回路点との間に接続されることを特徴とする
MES電界効果トランジスタまたはMIS電界効
果トランジスタを有する増幅回路。
ート電極と大きな抵抗値をもつた抵抗器を通し
て利得制御電圧が供給される第2ゲート電極と
から成る2つのゲート電極を備えるMESまた
はMIS電界効果トランジスタを有する高周波増
幅回路であつて、或る閾値をもつたダイオード
回路部28,29,32が前記第2ゲート電極
11と制御電圧範囲内にある固定電位をもつた
回路点との間に接続されることを特徴とする
MES電界効果トランジスタまたはMIS電界効
果トランジスタを有する増幅回路。
(2) 第1項において、前記ダイオード回路部がツ
エナダイオード28と普通のダイオード29で
構成され、前記ツエナダイオードのアノードが
前記第2ゲート電極11に接続されまた前記普
通のダイオードが逆の極性をもつて前記ツエナ
ダイオードと直列接続されることを特徴とする
増幅回路。
エナダイオード28と普通のダイオード29で
構成され、前記ツエナダイオードのアノードが
前記第2ゲート電極11に接続されまた前記普
通のダイオードが逆の極性をもつて前記ツエナ
ダイオードと直列接続されることを特徴とする
増幅回路。
(3) 第1項において、前記ダイオード回路部がダ
イオード列32で構成され、そしてそのダイオ
ード列のカソードが前記第2ゲート電極11に
接続されることを特徴とする増幅回路。
イオード列32で構成され、そしてそのダイオ
ード列のカソードが前記第2ゲート電極11に
接続されることを特徴とする増幅回路。
(4) 第1項乃至第3項のいずれかにおいて、前記
回路点が前記第1ゲート電極6にバイアスを供
給するために用いられる分圧器8,9のタツプ
であることを特徴とする増幅回路。
回路点が前記第1ゲート電極6にバイアスを供
給するために用いられる分圧器8,9のタツプ
であることを特徴とする増幅回路。
(5) 第1項乃至第3項のいずれかにおいて、前記
回路点が前記電界効果トランジスタ7のソース
電極26であることを特徴とする増幅回路。
回路点が前記電界効果トランジスタ7のソース
電極26であることを特徴とする増幅回路。
(6) 第1項乃至第3項のいずれかにおいて、前記
回路点が前記電界効果トランジスタのソース抵
抗器25のタツプであることを特徴とする増幅
回路。
回路点が前記電界効果トランジスタのソース抵
抗器25のタツプであることを特徴とする増幅
回路。
(7) 第1項乃至第6項のいずれかにおいて、前記
ダイオード回路部が前記電界効果トランジスタ
7と一緒に同じ半導体基板上に集積されること
を特徴とする増幅回路。
ダイオード回路部が前記電界効果トランジスタ
7と一緒に同じ半導体基板上に集積されること
を特徴とする増幅回路。
(8) 第1項乃至第7項のいずれかにおいて、前記
ダイオード回路部の閾値が前記回路点の固定電
位と前記電界効果トランジスタのピンチオフが
起こる電圧値との間の差に等しいように選定さ
れることを特徴とする増幅回路。
ダイオード回路部の閾値が前記回路点の固定電
位と前記電界効果トランジスタのピンチオフが
起こる電圧値との間の差に等しいように選定さ
れることを特徴とする増幅回路。
(発明の効果)
以上説明したように本発明によれば、増幅すべ
き信号が供給される第1ゲート電極と、利得制御
電圧が供給される第2ゲート電極とを備える電界
効果トランジスタを有するHF増幅回路におい
て、第2ゲート電極にダイオード回路部を設ける
ことにより、利得制御電圧が電界効果トランジス
タのピンチオフ電圧に達すると、その効果を修正
し、制御電圧の利得変化に及ぼす影響が異常に大
きくならないようにすることができる。
き信号が供給される第1ゲート電極と、利得制御
電圧が供給される第2ゲート電極とを備える電界
効果トランジスタを有するHF増幅回路におい
て、第2ゲート電極にダイオード回路部を設ける
ことにより、利得制御電圧が電界効果トランジス
タのピンチオフ電圧に達すると、その効果を修正
し、制御電圧の利得変化に及ぼす影響が異常に大
きくならないようにすることができる。
第1図は本発明によるHF増幅器の回路図であ
り、第2図は利得制御電圧と相対利得の間の関係
を説明するための図であり、第3図は本発明のさ
らに別の実施例による変更部分を示した第1図の
回路図の部分図であり、第4図は本発明のさらに
別の実施例による変更部分を示した第1図の回路
図の部分図であり、第5図は本発明のさらに別の
実施例による変更部分を示した第1図の回路図の
部分図である。 28,29,32……ダイオード回路部、28
……ツエナダイオード、29……普通のダイオー
ド、32……ダイオード列、8,9,24,25
……分圧器、6……第1ゲート電極、11……第
2ゲート電極、26……ソース電極。
り、第2図は利得制御電圧と相対利得の間の関係
を説明するための図であり、第3図は本発明のさ
らに別の実施例による変更部分を示した第1図の
回路図の部分図であり、第4図は本発明のさらに
別の実施例による変更部分を示した第1図の回路
図の部分図であり、第5図は本発明のさらに別の
実施例による変更部分を示した第1図の回路図の
部分図である。 28,29,32……ダイオード回路部、28
……ツエナダイオード、29……普通のダイオー
ド、32……ダイオード列、8,9,24,25
……分圧器、6……第1ゲート電極、11……第
2ゲート電極、26……ソース電極。
Claims (1)
- 1 増幅されるべきHF信号が供給される第1ゲ
ート電極と利得制御電圧が供給される第2ゲート
電極の2つのゲート電極をもつ電界効果トランジ
スタと、所定の導通閾値をもち、前記第2ゲート
電極と利得制御電圧範囲内にある固定電位をもつ
た回路点との間に接続されるダイオード回路部と
を有し、前記ダイオード回路部は、利得制御電圧
の値が前記電界効果トランジスタのピンチオフが
始まる値に達すると導通するHF増幅回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2911514A DE2911514C2 (de) | 1979-03-23 | 1979-03-23 | HF-Verstärkerschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55159606A JPS55159606A (en) | 1980-12-11 |
JPS6337967B2 true JPS6337967B2 (ja) | 1988-07-27 |
Family
ID=6066264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3735080A Granted JPS55159606A (en) | 1979-03-23 | 1980-03-24 | Hf amplifying circuit |
Country Status (3)
Country | Link |
---|---|
US (1) | US4338572A (ja) |
JP (1) | JPS55159606A (ja) |
DE (1) | DE2911514C2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0579345U (ja) * | 1992-03-16 | 1993-10-29 | ダイニチ工業株式会社 | 給湯機器の凍結防止装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2512292B1 (fr) * | 1981-08-25 | 1986-11-21 | Lmt Radio Professionelle | Amplificateur hyperfrequence a transistors a effet de champ, notamment pour radar doppler |
FR2558659B1 (fr) * | 1984-01-20 | 1986-04-25 | Thomson Csf | Circuit de polarisation d'un transistor a effet de champ |
US4683443A (en) * | 1986-01-27 | 1987-07-28 | The United States Of America As Represented By The Secretary Of The Air Force | Monolithic low noise amplifier with limiting |
DE3626575C1 (de) * | 1986-08-06 | 1987-10-15 | Telefunken Electronic Gmbh | Umschaltbarer Tunervorverstaerker |
US4870373A (en) * | 1986-12-17 | 1989-09-26 | Texas Instruments Incorporated | Constant phase gain control circuit |
FI82333C (fi) * | 1989-04-24 | 1991-02-11 | Telenokia Oy | Radiosaendares hoegfrekvensfoerstaerkare. |
US5216383A (en) * | 1991-05-21 | 1993-06-01 | U.S. Philips Corporation | Controllable amplifier circuit |
DE4134177C2 (de) * | 1991-10-16 | 1994-02-10 | Telefunken Microelectron | Schaltungsanordnung mit einer Dual-Gate-Feldeffekttransistor-Tetrode |
JP5483581B2 (ja) * | 2010-07-20 | 2014-05-07 | 住友電工デバイス・イノベーション株式会社 | ドハティ増幅器および半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3443240A (en) * | 1967-12-11 | 1969-05-06 | Rca Corp | Gain control biasing circuits for field-effect transistors |
US3480873A (en) * | 1967-12-11 | 1969-11-25 | Rca Corp | Gain control biasing circuits for field-effect transistors |
DE2533355C3 (de) * | 1975-07-25 | 1985-12-05 | Texas Instruments Deutschland Gmbh, 8050 Freising | Regelbarer Verstärker für HF-Eingangsstufen |
DE2709314C3 (de) * | 1977-03-03 | 1980-03-20 | Texas Instruments Deutschland Gmbh, 8050 Freising | HF-Verstärkerschaltung |
DE2739560A1 (de) * | 1977-09-02 | 1979-03-08 | Becker Autoradio | Regelbare hochfrequenz-eingangsschaltung |
DE2833056C3 (de) * | 1978-07-27 | 1984-02-16 | Texas Instruments Deutschland Gmbh, 8050 Freising | HF-Verstärker |
-
1979
- 1979-03-23 DE DE2911514A patent/DE2911514C2/de not_active Expired
-
1980
- 1980-03-18 US US06/131,323 patent/US4338572A/en not_active Expired - Lifetime
- 1980-03-24 JP JP3735080A patent/JPS55159606A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0579345U (ja) * | 1992-03-16 | 1993-10-29 | ダイニチ工業株式会社 | 給湯機器の凍結防止装置 |
Also Published As
Publication number | Publication date |
---|---|
DE2911514C2 (de) | 1982-07-15 |
US4338572A (en) | 1982-07-06 |
JPS55159606A (en) | 1980-12-11 |
DE2911514A1 (de) | 1980-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7263337B2 (en) | Circuit for boosting DC voltage | |
US7064601B2 (en) | Reference voltage generating circuit using active resistance device | |
US4211941A (en) | Integrated circuitry including low-leakage capacitance | |
US4612497A (en) | MOS current limiting output circuit | |
US5726597A (en) | Method and circuit for reducing offset voltages for a differential input stage | |
TWI514107B (zh) | 具有飽和半導體電阻器之電流鏡及其放大器電路 | |
US20030116780A1 (en) | Field effect transistor switch circuit | |
US4617482A (en) | Complementary type MOS field-effect transistor circuit provided with a gate protection structure of small time constant | |
US4435652A (en) | Threshold voltage control network for integrated circuit field-effect trransistors | |
US5650737A (en) | Protected switch | |
US5079518A (en) | Current-mirror circuit with buffering transistor | |
US10054974B1 (en) | Current mirror devices using cascode with back-gate bias | |
US4009432A (en) | Constant current supply | |
JPS6337967B2 (ja) | ||
US5652540A (en) | Current sensing circuit having at least one sense cell | |
US3968382A (en) | Protective circuit for field effect transistor amplifier | |
US20060017084A1 (en) | Integrated semiconductor metal-insulator-semiconductor capacitor | |
US6967378B2 (en) | Semiconductor integrated circuit device configured to prevent the generation of a reverse current in a MOS transistor | |
CN110085583B (zh) | 半导体器件和操作方法 | |
US4697111A (en) | Logic boatstrapping circuit having a feedforward kicker circuit | |
JPH06141464A (ja) | 自己保護分圧ブリッジ | |
US3757145A (en) | Integrable igfet circuit | |
KR200211739Y1 (ko) | 전력증폭용 에프이티(fet)의 게이트 바이어스 회로 | |
KR0161270B1 (ko) | 증폭기 장치 | |
EP0154501A2 (en) | Logic circuit |