JPS6336433Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、共通電源から電源電圧および信号基
準電圧を各演算装置に供給して演算を行う直流給
電方式の電子式演算回路に関し、特に、共通電源
からの信号基準母線の断線事故による各演算装置
内の演算素子の破壊および演算出力の大幅な変動
の発生を防止するようにしたものである。

この種電子式演算回路における回路構成におい
ては、その一例を第１図に示すように、共通電源
にそれぞれ接続した電源共通母線および信号基準
母線から各演算装置に電源線および信号基準線を
それぞれ分岐して電源電圧および信号基準電圧を
それぞれ供給するようになつており、各演算装置
内においては、供給された直流電源電圧を絶縁型
直流−直流変圧器により絶縁変圧して演算素子に
電力を供給しており、また、各演算装置間におい
て授受する信号電圧値は、信号基準母線から供給
された信号基準電圧を基準の電位にしている。

すなわち、図示の回路構成においては、共通電
源１に接続した電源共通母線VPおよびPCからそ
れぞれ分岐した正負の電源電圧線を介して各演算
装置，，……に直流電源電圧を供給するとと
もに、電源共通母線PCの負電圧側端子を接地点
６に接続してあり、さらに、その負電圧側端子に
接続した信号基準母線SCからそれぞれ分岐した
信号基準線を介して信号基準電圧を各演算装置
，，……に供給してある。しかして、例えば
演算装置内においては、絶縁型直流−直流変圧
器２にて、パルス発生器２１からの適切な繰返し
周波数の電圧パルスをトランジスタ２２および電
源トランス２３を介して変圧したうえでダイオー
ド２４および２５により両波整流し、この整流出
力電圧をチヨークコイル２６およびコンデンサ２
７により平滑して直流電圧VDを発生させ、この
直流電圧VDを演算回路３に供給する。演算回路
３においては、演算増幅器３１によりポテンシオ
メータ３２により設定した可変の基準電圧信号を
増幅し、その演算出力電圧信号VCを演算装置
に供給している。

一方、演算装置においては、前述したと同様
に構成した絶縁型直流−直流変圧器２′により発
生させた直流電圧VDを演算回路３′に供給し、
演算回路３′において、前述した演算出力電圧信
号VCを演算増幅器４５の一方の入力端子に供給
するとともに、信号基準電圧を定電圧ダイオード
４２および抵抗４１，４３，４４により分割した
一定の基準電圧信号VBを他方の入力端子に供給
し、双方の基準電圧信号VCとVBとの差演算を
行い、差電圧出力信号VEを取出して指示計５に
供給している。

しかして、上述したような回路構成を有する電
子式演算回路において、各演算装置，，……
に信号基準電圧を供給する信号基準母線、あるい
は各信号基準線の装置外配線部分が、何らかの原
因により、例えば図示のＡ点において断線した事
故発生時には、演算装置に対する信号基準電圧
の供給が断たれるので演算出力電圧信号VCが得
られなくなるとともに、その演算出力電圧VCと
の差電圧出力信号VEにも異常を生ずる。

一方、例えば図示のＢ点において信号基準母線
に断線事故が発生した場合には、各演算装置，
，……に接続された部分の信号基準母線SCが
接地点６から切離される。しかして、第２図に示
すように、切離された部分の信号基準母線SCと
接地点７との間には浮遊インピーダンスＺ１が必
ず存在しており、さらに、接地点６と接地点７と
が離隔している場合には、一般に、コモンモード
電位差ｅが必ず存在するので、そのコモンモード
電位差ｅにより浮遊インピーダンスＺ１に流れる
電流が流れ、さらに、各演算装置内の浮遊インピ
ーダンスＺ２にも流れて演算回路３に対するノイ
ズを発生させ、したがつて、それぞれの演算結果
に誤差を生ずることになる。

すなわち、従来のこの種電子式演算回路には、
信号基準母線乃至信号基準線の断線事故により演
算結果が破壊され、もしくは、大幅の誤差を生ず
るという欠点があつた。

本考案の目的は、上述した従来の欠点を除去
し、信号基準母線乃至信号基準線の断線事故によ
つても演算結果には余り影響を及ぼさないように
した電子式演算回路を提供することにある。

すなわち、本考案電子式演算回路は、直流給電
方式の電子式演算回路において、共通電源に接続
した電源共通母線および信号基準母線から各演算
装置にそれぞれ分岐した電源線および信号基準線
を各演算装置内においてそれぞれ抵抗素子を介し
て、互いに接続したことを特徴とするものであ
る。

第３図に示す本考案演算回路の実施例において
は、第１図示の従来回路とそれぞれ同様に構成し
た各演算回路，，……内において、電源共通
母線SCとからそれぞれ分岐して引込んだ電源線
と信号基準線との間を、それらの共通母線PC，
SCの配線抵抗より十分に大きい抵抗値を有する
抵抗素子Ｒ，R′，……をそれぞれ介挿して相互
に接続してある。

なお、上述したように、介挿抵抗Ｒ，R′，…
…の抵抗値を各共通母線PC，SCの配線抵抗値よ
り十分大きくしておかないと、共通電源１からの
電流の戻りが信号基準母線SCに流れてその配線
抵抗値により電圧降下が生じて、各演算装置間で
授受する信号電圧値に誤差が生ずることになる。
なお、介挿抵抗値Ｒを各浮遊インピーダンスＺ
１，Ｚ２に対しては十分に小さくし、 Ｒ≪Ｚ１， Ｒ≪Ｚ２ とすることは勿論である。

しかして、各演算装置内にて電源線と信号基準
線との間を抵抗素子を介して相互に接続したこと
により、例えば第３図に示すように、Ａ点で信号
基準線に断線事故が発生した場合においても、演
算装置内の信号基準線は抵抗素子Ｒを介して共
通電源電圧負側母線PCに接続されることになり、
正常時とほぼ同様に演算動作を行つて、演算出力
電圧信号VCを演算装置に供給することができ
る。なお、共通電源電圧負側母線PCから介挿抵
抗Ｒを介して取出す信号基準電圧相当値には、電
源共通母線PCの配線抵抗に電源電流が流れるこ
とによる電圧降下分の誤差が生ずることは止むを
得ない。

また、例えば第４図に示すように、Ｂ点で信号
基準母線SCに断線事故が発生した場合において
も、従来回路においては第２図に示したようにし
て、発生したコモンモード電位差ｅにより各演算
装置内の浮遊インピーダンスＺ２に電流が流れて
発生したノイズによる演算誤差が、介挿抵抗素子
Ｒの抵抗値をＲ≪Ｚ２と十分に小さく設定してあ
るので、浮遊インピーダンスＺ２に発生するノイ
ズが介挿抵抗Ｒにより側路短絡されて、演算回路
３，３′，……には影響をほとんど及ぼさないこ
とになる。

以上の説明から明らかなように、本考案によれ
ば、電子式演算回路における信号基準母線乃至信
号基準線に断線事故が発生しても、演算結果にあ
まり影響を及ぼさないようにすることができる。

【図面の簡単な説明】

第１図は従来の電子式演算回路の構成例を示す
回路図、第２図は同じくその断線事故発生時の態
様を示すブロツク線図、第３図は本考案電子式演
算回路の構成例を示すブロツク線図、第４図は同
じく断線事故発生時の態様を示すブロツク線図で
ある。 １……共通電源、２，２′……絶縁型直流−直
流変圧器、３，３′……演算回路、５……指示計、
６，７……接地点、２１，２１′……パルス発生
器、２２，２２′……トランジスタ、２３，２
３′……電源トランス、２４，２４′、２５，２
５′……ダイオード、２６，２６′……チヨークコ
イル、２７，２７′……コンデンサ、３１，４５
……演算増幅器、３２……ポテンシオメータ、４
１，４３，４４……抵抗、４２……定電圧ダイオ
ード、，……演算装置、VP，PC……電源共
通母線、SC……信号基準共通母線、Ｒ……抵抗、
Ｚ１，Ｚ２……浮遊インピーダンス、ｅ……コモ
ンモード電位差。

Claims (1)

【実用新案登録請求の範囲】
1. 直流給電方式の電子式演算回路において、共通
   電源に接続した電源共通母線および信号基準母線
   から各演算装置にそれぞれ分岐した電源線および
   信号基準線を各演算装置内において、それぞれ抵
   抗素子を介して互いに接続したことを特徴とする
   電子式演算回路。