JPS6335108B2 - - Google Patents

Info

Publication number
JPS6335108B2
JPS6335108B2 JP55106110A JP10611080A JPS6335108B2 JP S6335108 B2 JPS6335108 B2 JP S6335108B2 JP 55106110 A JP55106110 A JP 55106110A JP 10611080 A JP10611080 A JP 10611080A JP S6335108 B2 JPS6335108 B2 JP S6335108B2
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
unit
mos transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55106110A
Other languages
English (en)
Other versions
JPS5731168A (en
Inventor
Kyohiro Kawasaki
Takeshi Ishihara
Masazo Yoshama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10611080A priority Critical patent/JPS5731168A/ja
Publication of JPS5731168A publication Critical patent/JPS5731168A/ja
Publication of JPS6335108B2 publication Critical patent/JPS6335108B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Description

【発明の詳細な説明】 本発明は液晶と半導体集積回路とを組み合わせ
ることによつて構成される画像表示装置の半導体
集積装置に関するものであり、半導体集積回路の
コスト低減を計るとともに画像表示装置にした場
合の画面サイズの拡大化を容易ならしめんことを
目的とする。
液晶とMOSトランジスタを組み合わせて構成
される固体画像表示装置の一例を第1図〜第2図
で示す。第1図は等価回路で、単位絵素を構成す
るのはMOSトランジスタ1、蓄積用コンデンサ
2、そして液晶セル3であり、画像表示装置とし
ての動作原理は次のようなものである。例えば、
いまxi端子にゲート信号が印加されて横方向群の
MOSトランジスタがオンとなると映像信号はyj
端子からトランジスタ1を通つてコンデンサ2を
充電する。ゲート信号が消滅してトランジスタ1
がオフになつてもコンデンサ2に貯えられた電荷
が液晶セル3に電圧を与え続ける間は、液晶セル
3はその電圧に応じて動的散乱の大きさを変化さ
せるので液晶セル3中を通過する光は映像信号電
圧によつて変調を受け続けることが可能である。
コンデンサ2に貯えられた電荷は次なるゲート信
号が印加されるまではトランジスタ1のオフ抵抗
および液晶セル3の抵抗分を通して放電してい
く。
第1図に示したように多数の単位絵素をマトリ
クス状に配列し、縦方向(xi,xi+1,……)にゲ
ート信号を走査することによりテレビジヨンを構
成することが可能で、先述したように横方向に一
斉にトランジスタ群をオンさせて映像信号群をコ
ンデンサ群に書き込ませ、縦方向に順次ゲート信
号を走査する、いわゆる線走査によつてCRTと
同等の作用が得られる。
第2図は第1図に示される単位絵素をシリコン
基板に集積回路化した場合の平面図を示し、単位
絵素ユニツトの大きさを200×150μmとしている。
MOSトランジスタ1はドレイン4、ソース5お
よび多結晶シリコンゲート6よりなり、7はアル
ミニウムで薄い酸化シリコン膜12を介してシリ
コン基板10とともにコンデンサ2を形成してい
る。第3図は第2図のA―A′線上の断面図であ
る。9は基板10の表面に形成された酸化シリコ
ン膜でトランジスタ1のゲート酸化膜11および
コンデンサ用酸化膜12を構成する領域のみ1000
Åと薄く、残りの部分は3000〜9000Åと厚くなつ
ている。もちろん多結晶シリコンゲート6は横方
向の配線も兼ねるため不純物がドープされて導電
性が与えられている。またアルミニウム電極7は
酸化膜9の開口部8を通して前記5とオーミツク
接触をしている。
集積回路が形成されたシリコン基板10と一主
面上に透明電極14が被着形成されたガラス板1
5との間に動的散乱モードで動作する液晶13を
充填することにより透明電極14とアルミニウム
電極7よりなる前記液晶セル3が構成される。
ガラス板15上方より入射した光16は液晶セ
ル3内で散乱を受けない場合には第3図で示した
ようにアルミニウム電極7を反射鏡として単に反
射されていくだけであるが、液晶セル3に適当な
電圧が加わつていると入射光は液晶セル3中で無
秩序な液晶の動きによつて散乱され、主として前
方散乱成分がアルミニウム電極7で反射されて観
測者の目に届くことになる。したがつて入射光の
方向と観測者の見る方向を選んで直接反射光を避
けて観測するならば反射型の画像表示装置が得ら
れる。
さて本発明者は第2図に示された単位絵素を
240×240個集積した半導体装置を開発した。すな
わち、画面となるべき絵素部は縦36mm、横48mmで
対角線長は60mmとなり2.4インチのCRTに相当し
ている。透明電極が一主面上に被着形成されたガ
ラス板を前記半導体装置に適当な厚みを持つたス
ペーサで分離しつつ接着して固定するための余裕
および画像表示装置として作動させるために必要
な外部回路との接続に用いる接続端子の長さのた
め半導体装置のチツプ寸法は縦44mm、横56mmとい
う従来の規模では考えられない大面積のものとな
つた。したがつて第4図に示すように3インチウ
エーハから1個しか得られないということになつ
た。第1図からも分るように単位絵素はスイツチ
ング素子としてのMOSトランジスタとアナログ
メモリ素子としてのコンデンサとコンデンサの一
端子を兼ねる金属反射電極が各1個しかない簡単
なものであるが総数240×240=57600個がある特
定の幅以内で特性が揃うことが必要であり、最も
厳しい注意点は、前記半導体装置は画像表示装置
として用いられるものであるから横あるいは縦方
向に白線や黒線などの線欠陥はたとえ1本でも許
されないことである。
開発試作の結果、線欠陥が全くないウエーハが
得られる歩留りは約20%であつた。厳密な意味で
の無欠陥ウエーハ、すなわち点欠陥も非常に少な
いウエーハはさらに歩留りが落ちて約10%しかな
かつた。
第1図に示された単位絵素間の相互配線の構成
には幾つかの組合せが考えられるが本発明者は第
2図の平面図で示される構成を採用した。すなわ
ち横方向のゲート信号路xiは不純物をドーピング
した多結晶シリコン路6よりなり、縦方向の映像
信号路yjはシリコン基板10中に形成された拡散
層4で構成されている。
歩留りを低下させる最大の要因は拡散層4の耐
圧不良で、耐圧不良が発生すると映像信号の振幅
がクランプされてしまうので耐圧不良の拡散層に
沿つて配置された240個の絵素は他の正常な拡散
層に沿つた絵素と比較すると縦の線欠陥として観
測される。この縦の線欠陥が白線となるか黒線と
なるかは透明電極14の電位をどこへ設定するか
によつて決まり、例えば第1図のように接地した
場合であれば耐圧不良の拡散層に沿つた絵素では
コンデンサ2に貯えられる電荷が少なく、したが
つて液晶セル3にかかる電圧が小さくなるので黒
線となる。逆に透明電極14が映像信号の最大値
と同じポテンシヤルに設定されていれば白線の線
欠陥になる。このような拡散層4の耐圧不良は第
5図に示すように拡散層4のパターンくずれ18
やコンデンサ2を形成するためのチヤンネルスト
ツパ17のパターンくずれによつて高濃度の拡散
層4,17が接近したり、シリコン基板中の結晶
欠陥が拡散層4中に析出することによつてもたら
されるわけであるが、極めて重大な欠陥であつて
外部的な補償によつて見掛け上消去することはで
きない。
多結晶シリコンゲート6や拡散層4とは独立し
ており、単位絵素内だけに生じる欠陥、例えばコ
ンデンサ2がシリコン基板10と短絡してソース
5が接地されているとか、ソース5と金属反射電
極7との電気的接続が不完全であるといつたよう
な欠陥が点欠陥である。この点欠陥の画質に与え
る影響は比較的弱く例えば数10ケの白点もしくは
黒点があつてもテレビジヨン信号のような動画で
あればほとんど目立たない。しかしながら極めて
特定の領域に数10ケもの点欠陥が集中した場合に
は逆に非常に目立つので、点欠陥についてはその
数もさることながら分布の方がより重要であろ
う。
線欠陥について付け加えるならば拡散層の耐圧
不良や多結晶シリコンゲートがシリコン基板と短
絡していて1行もしくは1列の240個の絵素が全
て白線または黒線欠陥になるのではなく、1行ま
たは1列が部分的に白線欠陥または黒線欠陥であ
るという線欠陥も多数発生する。この原因は長い
拡散層4や多結晶シリコンゲート6の一部が欠除
していたり、あるいは導電性を与えるための拡散
が部分的になされないことによつてもたらされ
る。そしてこのような部分的な断線現象が1行ま
たは1列について1個しかない場合には映像信号
やゲート信号の供給方法を工夫することにより見
掛け上部分的な断線を消去できる。しかしながら
部分的な断線現象が1行または1列について2ケ
以上発生した場合は白線または黒線欠陥同様補償
不能となる。
以上述べたように様々な欠陥が発生するのでよ
く管理されたウエーハプロセスでも完全良品を得
るのは困難である。さらに液晶を充填して画像表
示装置とする場合にも液晶の配向処理に伴なう液
晶セルの表示むらであるとか、シリコンウエーハ
のそりに伴なう液晶セルの厚みむらなどが生じる
ので最終的な歩留りはさらに下つてしまう。この
ため3インチのワンチツプ液晶画像表示装置は極
みてコスト高にならざるを得ない。また第4図か
らも明らかなように3インチウエーハ内における
チツプの占有率が低く、一般的な集積回路の製造
とは著しく様相を異にしている。言い換えるなら
ば3インチウエーハにたつた1ケ所の欠陥しかな
くても、それが線欠陥を生じる欠陥であるならば
その3インチウエーハは使いものにならないこと
が問題なのである。
本発明はシリコンウエーハの無駄をなくすと同
時に等価的に歩留りを上げるべくなされたもので
あり、従来のようにワンチツプ・ワンウエーハ構
成ではなく、多数の基本的なユニツトを寄せ集め
て従来と同等の性能を得んとするものである。以
下第6図〜第14図を参照にしつつ本発明の実施
例について説明する。
本実施例においては絵素部を複数のチツプの合
成によつて得るために単位絵素を第6図のように
変更する。まずビデオラインも兼ねるドレイン拡
散層4はドレイン拡散層20として小さくなり単
位絵素内で独立する。そして開口部21によつて
その一部を露出し金属電極22を被着形成する。
またゲートラインも兼ねる多結晶シリコンゲート
6も多結晶シリコンゲート23として小さくなり
単位絵素内で独立させる。同様に金属反射電極7
も単位絵素内で独立させて金属電極24とする。
単位絵素内で独立させるということは単位絵素の
外周25,25′に前記の拡散層20、多結晶シ
リコンゲート23、および金属電極24が接触し
たりまたがらないことを意味する。なぜならば外
周25,25′の一部にそつて単位絵素は後の工
程で分割されるからである。つぎに第6図のよう
に形成された単位絵素26を複数個、例えば10×
10=100個の単位でシリコンウエーハより切断し
て第7図に示すように単位ユニツト27とする。
引き続き単位ユニツト27を第8図,第9図に示
すように金属電極24を下にして平坦な台28上
に24×24=576ケ隙間なく並べて29とし前記2
9の周囲にも単位ユニツト27、すなわちシリコ
ンウエーハと同じ厚みの表面が絶縁物化された板
30をやはり隙間なく並べて擬似ワンチツプ31
とする。前記擬似ワンチツプ31は第4図に示さ
れたワンチツプと同じ大きさになることが分るで
あろう。そして第9図に示すように前記擬似ワン
チツプ31上に金属層32を被着した後に適当な
樹脂、好ましくは耐熱性と耐湿性に優れた樹脂3
3を塗布する。さらに補強板34と前記支持台2
8とで前記擬似ワンチツプ31をはさみ、加圧ま
たは熱加圧圧着を行ない補強板34に擬似ワンチ
ツプ31を固定するとともに支持台28に面した
擬似ワンチツプ31の面の水平度を高める。寄せ
集められた単位ユニツト27の厚みにばらつきが
あつたとしても樹脂33の厚みを適当に選ぶこと
によりそのばらつきは樹脂33に吸収される。な
お樹脂33として本実施例ではポリイミドを用い
た。前記金属層32は単位ユニツト27の切断時
に欠けを生じて第9図に示したような隙間35が
できた場合に単位ユニツト27の裏面を通して金
属層32で単位ユニツト27のシリコン基板の電
位を同一にする作用を有し、隙間35が擬似ワン
チツプによほど多く存在しない限り必要とはしな
い。
補強板34に張りつけられた擬似ワンチツプ3
1を支持台28より離した後に擬似ワンチツプ3
1の全面に第1の絶縁層36を被着し、前記ドレ
イン金属電極22上に開口部37を形成して金属
電極22を露出し、開口部37を含んで金属配線
路38を選択的に形成してビデオラインとする。
さらに金属配線路38の形成後、第2の絶縁層3
9を被着し前記多結晶シリコンゲート23上に絶
縁層36,39を貫通する開口部40を形成して
多結晶シリコンゲート23の一部を露出し、開口
部40を含んで金属配線路41を選択的に形成し
てゲートラインとする(第11図)。最後に金属
配線路41の形成後、第3の絶縁層42を被着し
前記金属電極24上に絶縁膜36,39,42を
貫通する開口部43を形成して金属電極24の一
部を露出し、開口部43を含んで金属射電極44
を選択的に形成する(第12図)。
第13図はこのように絶縁膜36,39,42
を用いた多層配線によるビデオライン38、ゲー
トライン41および金属反射電極44の位置関係
を示す平面図であり、第11図〜第13図は第6
図に示した単位絵素26においてそれぞれB―
B′,C―C′およびD―D′線上に対応する断面図
である。
擬似ワンチツプ31上に上述したビデオライン
38、ゲートライン41および金属反射電極44
を形成した後に擬似ワンチツプ31の周辺部30
上の前記絶縁膜36,39,42に開口部を設け
てビデオライン38とゲートライン41の先端部
を一部露出し、ワイアボンド等により外部信号を
供給するための接続端子とする。その後は従来例
と同じように集積回路が形成された擬似ワンチツ
プ31と一主面上に透明電極14が被着されたガ
ラス板15との間に動的散乱モードで動作する液
晶13を充填することにより透明電極14と金属
反射電極44よりなる前記液晶セル3が構成され
る。
以上の説明からも明らかなように本発明による
画像表示用半導体装置は単位絵素の複数個を単位
ユニツトとし、単位ユニツトを補強板上に複数個
接着剤で配布することにより所定の大きさの画面
を得るものであるから画面サイズが大きくなれば
なるほど従来のワンチツプ・ワンウエーハ構成よ
りも製造が容易となりコストが下る。なぜならば
チツプ面積が大きくなるほどウエーハ内の歩留り
は下るのが一般的であるが、本発明においてはチ
ツプサイズが2〜3mmと比較的歩留りよく生産で
きる単位ユニツトを多数集めて3〜5インチのワ
ンチツプと等価のものが得られるからである。単
位ユニツト内の単位絵素数が少なければ少ないほ
どシリコンウエーハ1枚あたりから単位ユニツト
を得るための取れ数は増すが本発明の要点である
単位ユニツトの寄せ集めが困難となり、また単位
ユニツト内の単位絵素数が多ければ多いほど単位
ユニツトを得るための取れ数は減少するが単位ユ
ニツトの寄せ集めが簡単になることを考えると、
実施例で述べたように単位ユニツト内の単位絵素
数は10×10=100程度とし、単位ユニツトの大き
さは2×3mm角とするのが最適であろう。この時
単位ユニツトを得るために必要なウエーハパター
ンは第14図に示したようなものとなり、例えば
黒く塗りつぶした3ケの単位ユニツトが何らかの
原因で不良になつたとしてもこのウエーハからは
歩留が90%以上で単位ユニツトが得られる。一
方、第14図に示すだけの高度なプロセス技術が
あつたとしても従来のワンチツプ・ワンウエーハ
構造では完全良品を得るのは極めて困難である。
また第4図と第14図の比較からも明らかなよう
にシリコンウエーハの使用率も著しく向上してい
る。
すなわち、半導体ウエーハプロセスという比較
的コスト高になる工程内において、単位ユニツト
の導入によつて、ウエーハの使用率ならびに歩留
りが向上し、コスト低減が可能となる。また、ビ
デオラインとゲートラインは第2の絶縁層を、そ
してゲートラインと反射電極は第3の絶縁層を介
してそれぞれ分離する構成としたために、相互連
絡による画像欠陥が防止され、再現性が向上する
ものである。
多層配線の層間絶縁膜36,39,42として
は樹脂33同様ポリイミド樹脂が最適であろう。
ポリイミドは粘性の高い液状高分子で感光性樹脂
と同じように回転塗布が可能であり、キユアと称
する200〜400℃の加熱処理後は優れた耐湿性、耐
熱性及び絶縁性を有する。しかも幸いなことに液
晶に溶解しないことが判明した。また酸素ガスプ
ラズマによる食刻が可能で開口部の形成も容易で
あるなど本発明にとつて極めて重要であることを
指摘しておく。
本発明の実施例においてMOSトランジスタは
多結晶シリコンゲートであつたがアルミゲートで
あつても何ら差支えなく、またシリコンに限らず
他の半導体を用いても構わないことは明らかであ
ろう。
【図面の簡単な説明】
第1図はMOSトランジスタと液晶セルとの組
合せによつて得られる画像表示装置の等価回路
図、第2図,第3図は単位絵素を集積回路化した
場合の平面図と断面図、第4図はワンチツプ・ワ
ンウエーハ構成を表す平面図、第5図は線欠陥の
原因を表わす平面図、第6図は本発明の一実施例
における半導体装置の単位絵素の平面図、第7図
は単位ユニツトの構成を示し、第8図,第9図は
擬似ワンチツプの構成を表わす平面図と断面図、
第10図〜第13図は擬示ワンチツプを用いた画
像表示装置の断面図、第14図は単位ユニツトの
ウエーハ内の分布を示す図である。 26……単位絵素、27……単位ユニツト、2
8……支持台、31……擬示ワンチツプ、33…
…樹脂、34……補強板、36,39,42……
絶縁層、37,40,43……開口部、38……
ビデオライン、41……ゲートライン、44……
金属反射電極。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板の一主面上に形成されたMOSト
    ランジスタおよび半導体基板を一方の電極とし前
    記MOSトランジスタのソースまたはドレインと
    接続された金属電極を他方の電極とするコンデン
    サを有する単位絵素を複数個備えてなる複数個の
    単位ユニツトと、前記複数個の単位ユニツトを隙
    間なく接着配設する平板状の補強板と、前記補強
    板上に配設された複数個の単位ユニツトの主面上
    に形成された第1の絶縁層と、前記MOSトラン
    ジスタのドレインもしくはソースまたはドレイン
    電極もしくはソース電極上に前記第1の絶縁層を
    貫通して形成された開口部を含んで選択的に被着
    形成された金属配線路からなるビデオラインと、
    前記ビデオラインおよび第1の絶縁層上に形成さ
    れた第2の絶縁層と、前記MOSトランジスタの
    ゲート電極上に第1および第2の絶縁層を貫通し
    て形成された開口部を含んで選択的に被着形成さ
    れた金属配線路からなるゲートラインと、前記ゲ
    ートラインおよび第2の絶縁層上に形成された第
    3の絶縁層と、前記コンデンサの他方の電極を構
    成する金属電極上に前記第1、第2および第3の
    絶縁層を貫通して形成された開口部を含んで選択
    的に被着形成された金属電極からなる反射電極と
    を備えた半導体装置。 2 第1、第2および第3の絶縁層はポリイミド
    からなる特許請求の範囲第1項記載の半導体装
    置。
JP10611080A 1980-07-31 1980-07-31 Semiconductor device Granted JPS5731168A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10611080A JPS5731168A (en) 1980-07-31 1980-07-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10611080A JPS5731168A (en) 1980-07-31 1980-07-31 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS5731168A JPS5731168A (en) 1982-02-19
JPS6335108B2 true JPS6335108B2 (ja) 1988-07-13

Family

ID=14425330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10611080A Granted JPS5731168A (en) 1980-07-31 1980-07-31 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS5731168A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5657083A (en) * 1979-10-15 1981-05-19 Suwa Seikosha Kk Liquid crystal display unit
JPS56122089A (en) * 1980-02-29 1981-09-25 Fujitsu Ltd Display unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5657083A (en) * 1979-10-15 1981-05-19 Suwa Seikosha Kk Liquid crystal display unit
JPS56122089A (en) * 1980-02-29 1981-09-25 Fujitsu Ltd Display unit

Also Published As

Publication number Publication date
JPS5731168A (en) 1982-02-19

Similar Documents

Publication Publication Date Title
US5486708A (en) Light valve device using semiconductive composite substrate
US4024626A (en) Method of making integrated transistor matrix for flat panel liquid crystal display
US5618739A (en) Method of making light valve device using semiconductive composite substrate
TWI337406B (en) Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
US6593978B2 (en) Method for manufacturing active matrix liquid crystal displays
CN100378553C (zh) 电光装置及其制造方法和电子设备
JP2004163951A (ja) 液晶表示装置用基板
US5124823A (en) Active matrix addressed liquid crystal image display and method for fabricating the same
US6208390B1 (en) Electrode substrate resistant to wire breakage for an active matrix display device
JP3141086B2 (ja) アクチブマトリックス表示装置及びその製造方法
US20090262267A1 (en) Active matrix substrate, reflection type liquid crystal display apparatus and liquid crystal projector system
JP2001511317A (ja) 薄膜トランジスタ及びこの薄膜トランジスタを具える電子デバイス
JPS63101831A (ja) アクテイブ・マトリクス液晶表示装置及びその製造方法
JPH03196020A (ja) 液晶表示装置
JPS6335108B2 (ja)
JPS63101830A (ja) アクテイブ・マトリクス液晶表示装置及びその製造方法
JPS6145221A (ja) 画像表示用装置及びその製造方法
JPS60198579A (ja) 半導体表示装置
JPS647673B2 (ja)
JP2687967B2 (ja) 液晶表示装置
TWI230298B (en) Method for eliminating bright defect in liquid crystal display and structure thereof
JP3148461B2 (ja) 液晶表示モジュールの信号配線構造
JP2645499B2 (ja) 半導体表示装置作製方法
JPH03211526A (ja) アクティブマトリックス基板及び液晶表示装置
KR940004286B1 (ko) 액정평판 표시장치 및 그 제조방법