JPS63318525A

JPS63318525A - 薄膜トランジスタ駆動液晶表示装置

Info

Publication number: JPS63318525A
Application number: JP15327887A
Authority: JP
Inventors: Nobuaki Kabuto; 展明甲; Sakae Someya; 染谷　栄; Yuichiro Kimura; 雄一郎木村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-06-22
Filing date: 1987-06-22
Publication date: 1988-12-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は薄膜トランジスタ駆動液晶表示装置に係り、特
に液晶パネルの長寿命化に好適な対向共通電極電位印加
手段に関する。

〔従来の技術〕

従来の装置は、実開昭６１−６１５８１号公報（第１の
従来技術）に記載されているように、対向共通電極には
直流バイアス電圧が印加される構成となっていた。また
、その直流バイアス電圧無調整化のため、対向共通電極
をコンデンサを介して直流バイアス電圧に加える発明が
、特開昭５７−７２１９６号公報（第２の従来技術）に
記載されている。

〔発明が解決しようとする問題点〕

上記第１の従来技術は、直流バイアス電圧を可変とする
ことｋより、薄膜トランジスタのゲート・ソース間寄生
容量等のばらつきＫよる最適対向共通電極電位のパネル
間ばらつきを吸収しているが、パネルごとに設定電圧を
調整する必要があるため、生産上の問題があった。

直流バイアス電圧を無調整化した第２の従来技術は、全
液晶セルの容量値よりも大きな容量値（例えば１０形程
度の画面サイズで、液晶セルのギャップを８μｍ、誘電
率、全１０程度とすると０．４μＦ程度以上）のコンデ
ンサが必要となるため、リ一りの少いコンデンサではそ
の形状が大きくなってしまう問題点があった。また、大
容量コンデンサを用いるため、電源投入後、対向共通電
極電位が最適電位に到達するまでの時間が長（なる問題
（約２０程度度）もある。

本発明は、コンデンサを用いずに、又は用いた場合も小
さなコンデンサにより、対向共通電極電位をセルフバイ
アス化して無調整で対向共通電極に短時間で最適電位を
与え、長寿命の薄膜トランジスタ駆動液晶表示装置の生
産性を向上させることを、目的とする。

〔問題点を解決するための手段〕

上記目的は、ｆＪ膜トランジヌタ駆動液晶表示装置の画
素駆動電極に印加される画像信号の極性が正の画素と負
の画素のそれぞれのｌＩ！ｊ素数をほぼ同数とする駆動
回路を用い、かつ対向共通電極を直流的にフローティン
グさせることＫより、達成される。

〔作用〕

対向共通電極は外部から直流電圧が印加されな−いため
、直流電位は各画素駆動電極から液晶セルを構成する配
向膜及び液晶材料のリークにより決定される。各画素駆
動電極はフィールド（又はフレーム）ごとく正極性と負
極性の表示信号が交互に加えられて駆動されており、ま
た任意の時＃において正極性表示信号印加画素数と負極
性表示信号印加画素数がほぼ等しいため、対向共通電極
電位はその平均電圧となり、各画素の液晶セルは完全交
流駆動される。それによって、対向共通電極電位は自動
的に駆動する液晶パネルの最適電位（各液晶セルに加わ
る直流成分電位を最小とする電位）Ｋなるため、無調整
で対向共通電極電位を与えることができる。

〔実施例〕

本発明による薄膜トランジスタ駆動液晶表示装置の一実
施例を第１図に示す。４１．４２はドレインパス駆動回
路、２はゲートバス駆動回路、３１は薄膜トランジスタ
駆動液晶表示パネル、４は薄膜トランジスタ、５は液晶
セル、６はコンデンサ、２１　、２２はアナログスイッ
チ、２３　、２４はそれぞれ正極性（ｖＤつ、負極性（
−ＶＤ）の画像信号入力端子、Ｄｌ、　Ｄ２　、・・・
ｌＤＦ＆はドレインバス、Ｇ１゜Ｇ２　、・・・、（３
はゲートバス、１０はゲート・ソース間寄生容量（ｃｇ
！Ｉ　）、１１は液晶セルの等価リーク抵抗（ＲＬ）、
１４は対向共通電極を示している。

第２図の動作波形図を用いて、第１図の実施例の動作を
説明する。第２図（りはゲートバスＧ、の電圧波形を示
し、第２図（２）は、ドレインパスＤ１の電圧波形を示
す。第２図（３）は液晶画素駆動電極Ｓ１の電圧波形を
示す。第２図（４）はドレインバスＤ２の電圧波形を示
し、第２図（５）は、液晶画素駆動電極Ｓ２の電圧波形
を示し、第２図（６）はゲートバスＧ２の電圧波形を示
す。なお第２図に示す電圧波形は白画面を表示した場合
を想定して記載している。すなわち、何らかの画像が存
在する場合には、第２図（２）のドレインパスＤ１の波
形及びｇａ２図（４）のドレインバスＤ２０波形は時刻
ｔ２〜ｔ４の期間において、画像情報により電圧値が変
化する。つまり、時刻ｔ２〜ｔ４の期間は画像表示期間
であり、期間ｔ４〜ｔｉは、垂直帰線期間であるため、
画像は表示されなふ・。ゲートパスＧ１はゲートパス駆
動回路２により１フレ一ムＶＣ１回順次選択され、選択
時すなわち、期間ｔ２〜ｔｓ　、　ｔｓ　−ｔｍ　Ｉｆ
ＣおいてはｖＧｏ　ｎの電位が与えられ、非選択時すな
わち、期間ｔ、ｘｔ。

においてはｖＧｏ　ｆ　ｆの電位が与えられる。一方、
ドレインパス駆動回路４１．４２に：は連動するアナロ
グスイッチ２１．２２により、互いに異なる極性の画像
信号が加えられ、液晶表示パネル３１のドレインパスＤ
＋　、　Ｄ２　、・・・、Ｄ、をとなり同志互いに幾な
る極性の画像信号で駆動する。すなわち、画像。

信号入力端子２３には、０〔ｖ〕を基準として正極性の
画像信号が入力され画像信号入力端子２４　Ｋは、０’
　ＩＪ）を基準として負極性の画像信号が入力される。

第１図に示す実施例では白画面を表示することを想定し
て、画像入力端子２５には、白レベルの信号であるｖＤ
Ｃｖ〕が印加され、画像信号入力端子２４　Ｋは、白レ
ベルの信号である一ＶＤ（Ｖ〕が印加され【いる。第１
図に示すようにアナログスイッチ２１　、２２が接続さ
れた場合、ドレインバス駆動回路４１に、よって駆動さ
れるドレインパスＤ＋　。

Ｄｓ　、・・・Ｋは正極性の画像信号が入力され、ドレ
インバス駆動回路４２によって駆動されるドレインパス
Ｄａ　、　Ｄａ・・・には負極性の画像信号が入力°さ
れる。従って、選択されたゲートバスＧ１．　Ｇ、　、
・・・。

Ｇｍ１Ｃ接続された横一列の画素に、左から数えて置数
番目の液晶セルと偶数番目の液晶セルで逆の極性の画像
信号が書き込まれる。例えば、１番目の液晶画素駆動電
極Ｓ１に＋ＶＤ、２番目の液晶画素駆動電極Ｓ２に−ｖ
Ｄが書き込まれる。１フイールド後に再び同じゲートバ
スＧ１を選択するときは、アナログスイッチ２１と２２
は反対側に接続され、選択された液晶セルには１フイー
ルド前に書き込まれた画像信号の極性と逆の極性の画像
信号が書き込まれる。すなわち、各液晶セルは、１フイ
ールドごとに逆極性の画像信号が入力される。

このように、各液晶セルは１フイールドごとに極性が逆
の画像信号で駆動される。例えばＮＴＳ　Ｃ方式テレビ
画像信号を用いた場合、５０Ｈ，で交流駆動される。こ
の時、左右に隣接した画素は逆の極性の画像信号で駆動
されているため、全体として画素の輝度が平均化され、
画面上の７リツカが見えＫ＜くなる効果がある。

ここで、ゲート共スＧ＋　、　Ｇｚ　、・・・Ｇｍが選
択電圧ＶＧｏユから非選択電圧Ｖａｏｔｔ　Ｋ変化する
時、薄−腹トランジスタのゲート・ソース間寄生容量（
Ｃｇｐ）１０の影￥ＩＶＣより、液晶画素駆動電極Ｓｓ
　、　８１等の電位が、次式で表わされる電圧ΔＶだけ
低くなる（第２図（５）のｔｌ　−ｔ、の期間）。

（ただし、ｃＬは液晶セル５の等価容量。）この時、対
向共通電極１４は液晶セルの等価リーク抵抗（ＲＬ）１
１により液晶画素駆動電極Ｓ（Ｓ＋　、　Ｓｔ等）とつ
ながっており、また、同時にコンデンサ６を介して直流
バイアス電源８と接続されているので、対向共通電極１
４％位ｖｏは液晶画素駆動電極ＳＫ印加される平均電位
となる。すなわち、１本のゲートバスの選択期間は非選
択期間に此ぺてはるかに短い（例えば、垂直方向画素数
２４０とすると、選択期間は非選択期間の１／２４ａ以
下となる。）ので、＃まぼＶｏニー△Ｖとなる。

ここで、第１図に示す実施例では横方向に隣接する液晶
セルに印加される電圧、すなわち液晶画素駆動電極の電
圧波形は第２図（３）の８１及び第２図（５）の８２　
Ｋ示すように互いに極性反転した波形であるため、各液
晶セル５の容量分による対向共通電極１４の電位Ｖｏの
変動を打ち消してしま５゜このため、第１図に示す実施
例ではコンデンサ６の容量値を全液晶セルの容量値の合
計より小さくできる特長を持つ。このことをより具体的
に、以下、説明する。

第１図の液晶表示装置の電源を投入した直後、コンデン
ザ６０両端の電位差はＯｖであるが、各液晶セルの等価
リーク抵抗から電荷が供給され、対向共通電極１４の電
位Ｖａは最適値に近っ（。その時定数は、全液晶セルの
容量値ＣＬＯ、その等価リーク抵抗値ＲＩｔＯ、コンデ
ンサ６の容量値Ｃ４として、（Ｃｍ　＋　Ｃｒ、ａ　）
　・Ｒｘ、ａで与えられる。９０　％整定時間（最適電
位の９０％の電位になるまでの時間）は、時定数の約２
３倍であり、２．３−　（Ｃ４＋　Ｃｒ：、ａ）・ＲＬ
Ｏとなる。

本発明によれば、間接した液晶セルで互いに極性反転し
た波形であるため、液晶セル容量を通して対向共通電極
１４の電位Ｖａに与える変動はキャンセルされ、はぼ０
になる。従りて、コンデンサ６の容量値Ｃ６は全液晶セ
ル容量値ＣＬＯと同程度以下で良い。例えばＣ６−ＣＬ
Ｏとすると、前述の電源投入から対向共通電極１４の電
位Ｖｏが最適となるまでの９０％整定時間２．５　（Ｃ
ｒ、ｏ　＋　ＣＩ、Ｏ）　Ｒｂａ二４．１秒と短くでき
る効果がある。さらＫＯ２の値をＣ・−並、−９四−１
０とすると、９０％！定時間は、それぞれ２．３秒、２
．１秒、２．１秒と短くできる。

このように、液晶セルに加わる電圧波形は、電源投入後
、短時間で対向共通電極１４の電位Ｖｏを中心として上
下対称の交流波形となり、液晶セルには直流分が加わら
ないため、液晶セルすなわち液晶パネルの寿命向上に効
果がある。

また、ゲート・ソース間寄生容ｊｌ（Ｃｇ、）１０等が
パネル間でばらつき、液晶画素駆動電極Ｓの降下電圧Δ
Ｖがばらついた場合でも、対向共通を極１４の電位ｖｃ
はそれに追従するため、無調整で最適電位となり、液晶
セルに加わる電圧波形は直流分のない交流波形が得られ
る利点がある。

コンデンサ６のリークが無視できない場合（コンデンサ
６のリーク抵抗分が各液晶セル５のリーク抵抗分ＲＬの
並列合成抵抗値とほぼ同程度のオーダ以下の場合）、直
流バイアス電源８の電位を最適と予想される対向共通電
極１４の電位とほぼ等しくしておくことＫより、コンデ
ンサ６のリークの問題を解消することができる。コンデ
ンサ６のリークが無視できる場合は接地電位や電源電位
等の任意の直流電位にコンデンサ６を接続し、直流バイ
アス電源８を省くことができる。

本発明の他の実施例を第３図に示す。第１図の実施例と
異なる点は、ドレインバス駆動回路が１系統になり、入
力画像信号の極性を切換えるアナログスイッチ２５が、
各行を駆動する毎に切換わる点である。その他の回路構
成は第１図に示す実施例と同様である。第４図に、第３
図に示す実施例の動作波形図を示す。第４図（１）は、
第５図に示す実施例のゲートバスＧ１の波形を示す。同
様に第４図（２）Ｋ示す実施例は、ドレインバスＤ１の
波形を示し、第４図（３）は液晶画素駆動電Ｆｓｓｓの
波形を示す。第４図（２）ｋ示すように、第３図に示す
実施例においては、ドレインバスに加える画像信号の極
性を駆動する行毎に反転させることにより、となり合う
行の画素は互いに逆の極性の画像信号が書き込まれる。

例えば、ゲートバスＧｚ　、　Ｇｓ　。

・・・Ｋ接続される液晶セルには正極性の画像信号が書
き込まれ、ゲートバスＧ２　、　Ｇａ　、・・・に接続
される画素には負極性の画像信号が書き込ま−れる。従
って、となり合う列の画素に互いに逆の極性の画像信号
を書き込むものである第１図に示した実施例では、各行
駆動時に常に液晶セル容量分による対向共通電極１４の
電位Ｖａの変動を打ち消していたのに対し、＃ｌ！３図
に示す実施例では、寄数行と偶数行の組合せにより、対
向共通電極１４の電位ＶＯの変動を打ち消している。第
４図において、時刻ｔ１〜１．０期間は、画像を表示す
る期間であり、時刻ｔ３〜ｔ４は、画像を表示しない期
間（垂直帰線期間）である０第４図（２）　、　（３）
に示されるドレインバスＤ１の電圧波形は、画面に白画
面を表′示した場合の電圧波形である。アナログスイッ
チ２５は、ゲートバスＧ１が選択され「オン」状態とな
っている期間（時刻ｔ１〜ｔ２　、　ｔａ〜ｔｓの期間
）は正極性の画像信号入力端子２３に接続される。

次にアナログスイッチ２５は、ゲートノくスＧ２が選択
され「オン」状態となっている期間は負極性の画像信号
印加端子２４１ｃ接続される。また、次にゲートバスＧ
ｓが選択され「オン」状態となっている期間は、アナロ
グスイッチ２５は正極性の画像信号印加端子２５１Ｃ接
続される。以上述べたようにして、ドレインバスＤ＋　
　、　Ｄ２　、・・・Ｄルに印加される電圧は、ゲート
バスが切り換わるごとに、正極性の画像信号と負極性の
画像信号とに切りかわる。このため、ドレインバスＤ１
の電圧波形は第４図（２）に示すようになる。

第３図に示す実施例において、垂直方向の画素ＣＴＪＯ数を肩とすると１行当りの液晶セル容量は□とべて対向
共通電極１４の電位は約−と極めて小さくなる。従って
、コンデンサ６の容量値Ｃ６を全液晶セル容量値ＣＬＯ
と同程度以下にすることができる０以上述べたように、本実施例においても、第１図に示す
実施例と同様に、液晶セルに直流電圧が加わらないため
、液晶セルの寿命を向上させる効果がある。また、電源
投入から対向共通電極１４の電位ｖｏが最適となるまで
の時間を短かくできる効果がある。

本発明の他の実施例を第５図に示す。本実施例と第３図
に示す実施例と異なる点は、液晶パネル３３の対向共通
電極が複数に分割されており、それぞれがコンデンサ６
．６’、６’、・・・を通して直流バイアス電源８と接
続されている点である。その他は第３図に示す実施例と
同様である。なお、第５図に示す実施例においては、薄
膜トランジスタ４．液晶セル５．ゲート・ソース間寄生
容量１０、液晶セルリーク等価抵抗１１を省略して記載
している。本実施例におい文は、対向共通電極を分割し
ておくことＫより、ゲート・ソース間寄生容置（Ｃｇａ
　）　１０等がばらつき、同一液晶パネル内で対向共通
電極１４の最適電位がばらついた場合でも、コンデンサ
６を多数設けることにより、よりきめ細かく対向共通電
極がセルフバイアス化するため、液晶セルに加わる直流
成分をより一層小さくできる効果がある。さらに、第１
図の実施例でモ述べたようＫ、コンデンサ６．６’、６
’、　　・・・及び直流バイアス源Ｂを省き、液晶セル
容量のみを用いてもよい。

本実施例においても、第１図に示す実施例と同様に、液
晶セルに直流電圧が加わらないため、液晶セルの寿命を
向上させる効果がある。また、電源投入から対向共通電
極１４の電位ｖＯが最適となるまでの時間を短かくでき
る効果がある。

本発明のさらに他の実施例を第６図に示す。第３図の実
施例と異なる点は、液晶セル５と並列に保持容量ｃＨが
付加され、付加された保持容量の共通電極が対向共通電
極１４と独立している点と、対向共通電極１４に方形波
信号を印加して、ドレインバスの駆動電圧振幅をほぼ中
域している点である。また、画像信号入力端子２６には
、＋Ｖｎ（Ｖ：１を基準とした負極性の画像信号が人力
される。その他は第３図に示す実施例と同様である。第
７図に、第６図に示す実施例の各部波形図を示す。第７
図において、時刻ｔ１以前、ｔ２〜１．　、１．以後の
期間は、液晶セルが画面を表示している期間であり、時
刻ｔ１〜ｔ２　、　ｔ４〜ｔ７の期間は、画面を表示し
ていない期間である。第６図の画像信号入力端子２３　
、２１５　Ｋ入力される電圧、及び第７図に示す波形図
は、画面が白画面を表示した場合を想定して示している
。すなわち、画像信号入力端子２３には、０（Ｖ）を基
準として正極性の画像信号が入力される。したがって、
白画面を表示する場合には、白レベルの画像信号電圧Ｖ
ｎ　（Ｖ　）が、画像信号入力端子２３に入力される。

また画像信号入力端子２６には、＋　ＶＤ　（Ｖ　）を
基準として負極性の画像信号が入力される（第１図、第
３図、第５図に示す実施例では画像信号入力端子２４に
０〔ｖ〕を基準として負極性の画像信号が入力されてい
た。）したがりて、白画面を表示する場合には、白レベ
ルの画像信号電圧である、Ｖｎ　−ＶＤ　−０（Ｖ）の
信号が画像信号入力端子２６に入力される。第７図（１
）ＫゲートバスＧ１の電圧波形が示されている。また第
７図（５）ｋドレインバスＤ１の電゛圧波形が示されて
いる。アナログスイッチ２５は、ゲートバスが切、りか
わるごとに画像信号入力端子２３と画像信号入力端子２
６とに交互に接続される。すなわち、ゲートバスＧ１が
「オン」状態のとき、アナログスイッチ２５は画像信号
入力端子２３に接続され（第７図中時刻ｔ２　）、次に
ゲートノ（スＧ２が「オン」状態のときは、アナログス
イッチ２５は画像信号入力端子２６に接続される（第７
図中時刻ｔｓ　）。

また次にゲートバスＧｓが「オン」状態となったトキは
、アナログスイッチ２５は再び画像信号入力端子２５に
接続される（第７図中時刻ｔ４）。以上のようＫして、
アナログスイッチ２５は、各グー士パスが切り換わるご
とに、正極性の画像入力端子２３と負極性の画像入力端
子２６とに切り換わる。このため、ゲートパス（ｈ　−
Ｇｓ　＊　””　Ｋ接続された液晶セルには正極性の画
像信号が入力され、ゲートハスＧ２．　Ｇａ　、　・・
・Ｋ接続された液晶セルには負極性の画像信号が入力さ
れる。さら）？：１フィールド期間経過後に再びゲート
パスＧ１．　Ｇｓ　、・・・が「オン」状態となりた場
合には、アナログスイッチ２５は負極性の画像信号入力
端子２６　Ｋ接続され、ゲートパスＧ１．　Ｇｉ　、・
・・に接続された液晶セルには負極性の画像信号が入力
される（第７図中時刻ｔ７　、　ｔｔ等）。またゲート
パスＧｚ　、　Ｇａ　、・・・力ｉ「オン」状態のとき
には、アナログスイッチ２５は正極性の画像信号入力端
子２５に接続され、ゲートハスＧｚ　、　Ｇａ　、・・
・Ｋ接続された液晶セルには正極性の画像信号が入力さ
れる（第７図中時刻ｔｓ。

ｔｌｏ等）。以上のようＫして、−の液晶セルには、各
フィールドごとに正極性の画像信号と負極性の画像信号
とが交互に入力される。

一方保持容量Ｃｎの共通電極１６は、１行選択周期毎に
交番する方形波を発生する方形波信号源９の一端に接続
されている。方形波信号源９の他端は直流バイアス電源
８に直列接続されている。保持容ｆｆｉ　ＣＨの共通電
極１６＆Ｃは、方形波信号源９と直流バイアス電源８と
により、第７図（２）Ｋ示すような電圧ＶＯＨが印加さ
れている。

次に−の液晶セルに注目して動作を説明する。

液晶画素駆動電極Ｓ１は、ゲートパスＧ１が「オン」状
態となったとき、ドレインパスＤ１の情報が人力される
。ゲートパスＧ１が「オフ」状態のときは、液晶画素駆
動電極Ｓ１は前のドレインバスの情報を保持しつつ、保
持容ｊＩ　ＣＭの共通電極１６Ｖｃ印加される電圧ＶＯ
Ｈのため、電圧ＶＣＨの変動にともなりて液晶画素駆動
電極Ｓ１の電位は変動し、第７図（４）に示すような電
圧波形となる。このとき、対向共通電極１４の電位ＶＯ
は、方形波信号源９により、第７図（６）Ｋ示すように
、保持容ｆｉ　ＣＨの共通電極１６の電圧Ｙｏｕの波形
と同様な波形となっている。各液晶セルに印加される電
圧は液晶画素駆動を極Ｓ１の電位と対向共通電極１４の
電位ｖｏとの差であるので、液晶セルに印加される電圧
波形は第７図（５）に示されるようになる。以上述べた
ように、本実施例においても各液晶セルに印加される電
圧は、第１図、第５図等に示す電圧と同じようＫなり、
正常な画像が得られる。

本実施例においては、第７図（５）に示されるように、
ドレインバスに印加される画像信号は、負極性の画像信
号がＶＤだけ正方向へレベルシフトされた波形となる。

すなわち、正極性の画像信号は０〔ｖ〕を基準として白
レベル＋ＶＤ　ＣＶ　）の間で変化し、負極性の画像信
号は＋ｖＤＣｖ〕を基準とし白レベル０〔ｖ〕の間で変
化する。したがってドレインバスの電圧は全体として０
〔ｖ〕とＶＤ　（ＶＤとの間で変化することとなる。こ
のため、本実施例においては第１図に示す実施例に比較
して、ドレインバスの電位の変化が半分となる（第２図
（２）参照）。このため本実施例においては、第１図に
示す実施例（Ｃ比べ、ドレインパス駆動回路４３の駆動
電圧を低くすることができ、したがってドレインパス駆
動回路の耐圧を下げられ、低電力化、低コスト化するこ
とができる。

本実施例においても、ｓ１図に示す実施例と同様、液晶
セルが交流駆動され、かつ対向共通電極が直流的にフロ
ーティングされているため、液晶セルの力命が向上され
、また、電源投入時から対向共通電極の電位が最適とな
るまでの時間を短かくすることができる。

なお、第１図、ｆ４３図に示す？！施例においては、い
ずれも対向共通電極１４はコンデンサ６を介して直流バ
イアス電圧源８に接続されていたが、コンデンサ６を取
りはずし、対向共通電極１４が直接直流バイアス電圧源
８１Ｃ接続された場合でも本発明の効果に何ら変わりは
ない。

〔発明の効果〕本発明忙よれば、対向共通電極電位を必要以上の容量値
のコンデンサを用いることなく無調整で最適電位１ｃ設
定できるため、薄膜トランジスタ駆動液晶表示装置の長
寿命化及び生産性向上の効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す等価回路図、第２図は
第１図に示、す実施例の各部の電圧波形を示す動作波形
図、第３図は本発明の第２の実施例を示す等価回路図、
第４図は第３図に示す実施例の各部電圧波形を示す動作
波形図、第５図は本発明の第３の実施例を示す等価回路
図、第６図は本発明の第４の実施例を示す等価回路図、
第７図は第６図に示す実施例の各部電圧波形を示す動作
波形図である。４１　、４２　、４５・・・ドレインパス駆動回路、２
・・・ゲートパス駆動回路、５１　、５２　、５５．５
４・・・薄膜トランジスタ駆動液晶表示パネル、４・・
・薄膜トランジスタ、５・・・液晶セル、６・・・コン
デンサ、８・・・直流バイアス電圧源、２１　、２２　
、２５・・・アナログスイッチ、　ＤＩ　ｐ　Ｄ２　ｗ
・・・、　Ｄｎ・・・ドレインパス、Ｇ＋。Ｇ２．・・・、　Ｇｍ　−’ｙ’−）　Ａス、１０・・
・ケート　・ソース間寄生容量、Ｒｒ、・・・等価リー
ク抵抗、Ｓ　（Ｓ＋　、８２゜・・・）・・・液晶画素
駆動電極、１４・・・対向共通電極　　−代理人弁理士
　小　　川　　勝　　　勇□τ士第２０ｔ、　、ｔｚ　　　　　　ｉり　　４／ａ　　　　　７
（片開）第６０第２圀拓７目

Claims

【特許請求の範囲】１、複数本のゲートバスと、該ゲートバスに直交する複
数本のドレインバスと、ゲートバスとドレインバスとの
各交点に形成され前記ゲートバスと前記ドレインバスと
に接続された薄膜トランジスタと、該薄膜トランジスタ
のソースに接続された画素電極とから成る第１の基板と
、前記第１の基板と対向する位置に配置され、対向共通
電極を有する第２の基板と、前記第１の基板の画素電極と前記第２の基板の対向共通
電極との間に配置された液晶材とから成る薄膜トランジ
スタ駆動液晶表示装置において、前記ドレインバスに接続され、全画素電極数の約半数の
画素電極には正極性の画像信号を印加し、残り約半数の
画素電極には負極性の画像信号を印加するドレインバス
駆動手段を有し、かつ、前記対向共通電極が直流的にフ
ローティングされていることを特徴とする薄膜トランジ
スタ駆動液晶表示装置。２、前記ドレインバス駆動手段は、正極性の画像信号が
入力される第１の入力端子と、負極性の画像信号が入力
される第２の入力端子と、ドレインバスに接続されたド
レインバス駆動回路と、ドレインバス駆動回路に接続さ
れ、かつ前記第１の入力端子と第２の入力端子とに交互
に接続され、前記第１の入力端子または第２の入力端子
から入力された信号を１水平走査期間ごとに交互にドレ
インバス駆動回路に供給するアナログスイッチとからな
ることを特徴とする特許請求の範囲第１項記載の薄膜ト
ランジスタ駆動液晶表示装置。