JPS63316400A - Read-only memory having copy inhibiting function - Google Patents

Read-only memory having copy inhibiting function

Info

Publication number
JPS63316400A
JPS63316400A JP62151416A JP15141687A JPS63316400A JP S63316400 A JPS63316400 A JP S63316400A JP 62151416 A JP62151416 A JP 62151416A JP 15141687 A JP15141687 A JP 15141687A JP S63316400 A JPS63316400 A JP S63316400A
Authority
JP
Japan
Prior art keywords
read
memory
data
area
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62151416A
Other languages
Japanese (ja)
Inventor
Yasutaka Nakajima
中嶋 康隆
Kenji Kano
健司 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62151416A priority Critical patent/JPS63316400A/en
Publication of JPS63316400A publication Critical patent/JPS63316400A/en
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Abstract

PURPOSE:To protect a maker-side program by comparing read data and write data previously stored in a read-only memory (ROM) by an arithmetic control at the time of writing write data in a static ROM area, and when both the data coincide with each other, enabling all areas to be read out. CONSTITUTION:When a data writing means 2 writes write data in a static reading/writing memory area 33, a data readable mean 32 enables a partial area of the ROM 31 to be read out. The arithmetic control circuit 32 compares read data and write data previously stored in the ROM 31, and when both the data coincide with each other, the readable means 32 enables all the areas of the ROM to be read out. Consequently, a copy inhibiting function for inhibiting that a user can easily read out and copy the stored contents can be obtained.

Description

【発明の詳細な説明】 C産業上の利用分野コ 本発明はコピー禁止機能を有する読出専用メモリ、特に
コピー禁止機能を有するErasableProgra
sable Read 0nly Memory (紫
外線を照射することにより記憶内容を消去可能な読出専
用メモリ、以下、EFROMという)及びElectr
lcal IyErasable Read 0nly
 Memory’ (記憶内容が電気的に消去可能な読
出専用メモリ、以下、EEPROMという)に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a read-only memory having a copy prohibition function, and particularly to an erasable program having a copy prohibition function.
sable Read Only Memory (read-only memory whose memory contents can be erased by irradiation with ultraviolet rays, hereinafter referred to as EFROM) and Electr
lcal IyErasable Read 0nly
Memory' (read-only memory whose stored contents can be electrically erased; hereinafter referred to as EEPROM).

[従来の技術] 第5図は従来のEPRON  (三菱電機社製M5L2
7512K)のビン接読図を示す。第5図において、(
1)は読み出し時は5V、プロゲラ・ムやデータを書き
込む時、即ちプログラム時は12.5Vに電圧Vppを
切り換えるvppピン、(2) 、(3) 、(4) 
、(5)、(6)、(7)、(8)、(9)、(lo)
、(21)、(23)、(24)、(25)、(2B)
及び(27)はアドレス信号AO,At。
[Prior art] Figure 5 shows a conventional EPRON (M5L2 manufactured by Mitsubishi Electric).
7512K) is shown. In Figure 5, (
1) is the vpp pin that switches the voltage Vpp to 5V when reading and 12.5V when writing program or data, that is, when programming; (2), (3), (4)
, (5), (6), (7), (8), (9), (lo)
, (21), (23), (24), (25), (2B)
and (27) are address signals AO, At.

A2、A3、A4、A5、A6、A7、A8、A9、A
le  S All  。
A2, A3, A4, A5, A6, A7, A8, A9, A
le S All.

A12 、A13及びA14を入力するアドレス入力ピ
ン、(11)、(12)、(13)、(15)、(16
)、(17)、(18)及び(19)はデータ信号DO
1D1、D2、DB、D4、DB、DB及びD7を入出
力する入出力ピン、2oはチップが選択されたことを示
すチップイネーブル信号CEを入力するチップイネーブ
ル入力ピン、(22)はデータ出力信号の状態を制御す
るアウトプットイネーブル信号OEを入力するアウトプ
ットイネーブル入力ピン、(14)、(28)はそれぞ
れGND 5VCCビ’/テある。
Address input pins that input A12, A13 and A14, (11), (12), (13), (15), (16
), (17), (18) and (19) are data signals DO
1 is an input/output pin that inputs and outputs D1, D2, DB, D4, DB, DB, and D7; 2o is a chip enable input pin that inputs a chip enable signal CE indicating that a chip is selected; (22) is a data output signal Output enable input pins (14) and (28), which input an output enable signal OE for controlling the state of the output signal, each have a GND 5VCC bit/te.

なお、チップイネーブル信号CE及びアウトプットイネ
ーブル信号OEは負論理である。
Note that the chip enable signal CE and the output enable signal OE are negative logic.

次に、従来のEFROMにおけるデータの読み出し動作
及び書き込み動作について説明する。チップイネーブル
信号CEをローレベルrL」、アウトプットイネーブル
信号OEをローレベルrLJl:し、アドレス信号(A
O〜A14 )を入力すると、データデータ信号(Do
〜D7)が出力される。又、CE又はOEをハイレベル
rHJに設定するとデータ入出力端子がフローディング
状態になり、チップイネーブル信号CEをハイレベルr
HJにすると、スタンドバイ状態(パワーダウンモード
)になる。
Next, data read and write operations in the conventional EFROM will be explained. The chip enable signal CE is set to low level rL, the output enable signal OE is set to low level rLJl:, and the address signal (A
0 to A14), the data data signal (Do
~D7) is output. Also, when CE or OE is set to high level rHJ, the data input/output terminal becomes a floating state, and the chip enable signal CE is set to high level rHJ.
When set to HJ, it goes into standby mode (power down mode).

又、アウトプットイネーブル信号OEをハイレベルrH
J 、ピン(1)に電圧vppを印加するとプログラム
モードになる。アドレス信号(AO〜A14 )でアド
レスを指定し、書き込むべき8ビツトのデータ信号(D
O〜D7)をピン(11)〜(19)に並列に加え、チ
ップイネーブル信号CEをローレベルrLJにすると、
データ信号(DO〜D7)が書き込まれる。
Also, the output enable signal OE is set to high level rH.
J, applying voltage vpp to pin (1) enters program mode. Specify the address with the address signal (AO to A14) and write the 8-bit data signal (D
O~D7) are added in parallel to pins (11)~(19) and the chip enable signal CE is set to low level rLJ.
Data signals (DO to D7) are written.

〔発明が解決しようとする問題点] ところで、従来のEFROMはプリント基板上にソケッ
トによって実装した場合、容易に記憶内容のコピーがで
き、重要なプログラムの保護ができないという問題があ
った。
[Problems to be Solved by the Invention] By the way, when a conventional EFROM is mounted on a printed circuit board using a socket, there is a problem in that the stored contents can be easily copied and important programs cannot be protected.

本発明は上記問題点を解決するためになされたもので、
ユーザーが容易に記憶内容を読み出して、コピーするこ
とができないコピー禁止機能を有する読出専用メモリを
提供することを目的とする。
The present invention has been made to solve the above problems,
To provide a read-only memory having a copy prohibition function that prevents a user from easily reading and copying stored contents.

[問題点を解決するための手段] そこで、本発明では読出専用メモリエリア及び静的な読
出書込メモリエリアを有する読出専用メモリと、静的な
読出書込メモリエリアに所定の書込データが書き込むデ
ータ書込手段と、書き込みデータが書き込まれると、読
出専用メモリの一部のエリアを読み出し可能とするデー
タ読出可能手段と、読出専用メモリに設けられ、予め読
出専用メモリに記憶されている読出データと書込データ
とを比較する演算制御回路と、前記読出データと書込デ
ータとが一致したときは、読出専用メモリエリアの全エ
リアを読み出し可能とする読出可能手段とからコピー禁
止機能を有する読出専用メモリを構成する。
[Means for solving the problem] Therefore, the present invention provides a read-only memory having a read-only memory area and a static read/write memory area, and a static read/write memory area in which predetermined write data is stored. A data writing means for writing, a data readable means for making a part of the area of the read-only memory readable when write data is written, and a read-out means provided in the read-only memory and pre-stored in the read-only memory. It has a copy prohibition function from an arithmetic control circuit that compares data and write data, and readable means that makes the entire area of the read-only memory area readable when the read data and write data match. Configure read-only memory.

[作 用] 上記構成のコピー禁止機能を有する読出専用メモリは、
データ書込手段が静的な読出書込メモリエリアに書込デ
ータを書き込むと、データ読出可能手段が読出専用メモ
リの一部のエリアを読み出し可能とし、演算制御回路が
予め読出専用メモリに記憶されている読出データと書込
データとを比較し、読出可能手段が両データが一致した
ときは、読出専用メモリエリアの全エリアを読み出し可
能とする。
[Operation] The read-only memory with the copy prohibition function configured as above is
When the data writing means writes write data to the static read/write memory area, the data readable means makes part of the area of the read-only memory readable, and the arithmetic control circuit is stored in the read-only memory in advance. The read data and the write data are compared, and when the read data match, the read enable means makes the entire area of the read-only memory area readable.

[実施例] 以下、本発明の一実施例を添付図面を参照して詳細に説
明する。
[Example] Hereinafter, an example of the present invention will be described in detail with reference to the accompanying drawings.

第1図は本発明に係るコピー禁止機能を有する読出専用
メモリを備えたシステムのブロック図である。第1図に
おいて、(1)は中央処理装置(以下、CPUという)
 、(2)はデータ入出力部、(3)は本発明に係るコ
ピー禁止機能を備えたメモリである。メモリ(3)はE
PROMであって、そのピン接続図を第2図に示す。な
お、第2図において、第5図と同様の機能を果たす部分
については同一の符号を付し、その説明は省略する。第
2図において、(1)は読み出し時とプログラム時に電
圧を切り換えるvppピン及びWEピンであり、後述す
るメモリの読出専用メモリエリア(以下、EPROM工
リアという)への書き込み時と静的な読出書込メモリエ
リア(Static Random Access M
emory AreaS以下、SRAMエリアという)
への書き込み時及びデータ読み出し時によって切り換え
る。
FIG. 1 is a block diagram of a system including a read-only memory with a copy inhibit function according to the present invention. In Figure 1, (1) is the central processing unit (hereinafter referred to as CPU)
, (2) is a data input/output unit, and (3) is a memory equipped with a copy prohibition function according to the present invention. Memory (3) is E
It is a PROM, and its pin connection diagram is shown in FIG. In FIG. 2, parts that perform the same functions as those in FIG. 5 are denoted by the same reference numerals, and their explanations will be omitted. In FIG. 2, (1) is the vpp pin and WE pin that switch the voltage during reading and programming, and when writing to the read-only memory area (hereinafter referred to as EPROM area) of the memory (described later) and static reading. Write memory area (Static Random Access M
memory AreaS (hereinafter referred to as SRAM area)
Switch depending on when writing to or reading data.

又、このEFROM (3)の内部は第3図に示すよう
に、EPROMエリア(31)、EPROMエリアの読
み出し禁止用の演算制御回路(32)及びSRAMエリ
ア(33)からなる。
As shown in FIG. 3, the inside of this EFROM (3) consists of an EPROM area (31), an arithmetic control circuit (32) for inhibiting reading of the EPROM area, and an SRAM area (33).

次に、本発明に係るコピー禁止機能を有する読出専用メ
モリの動作について、第4図のフローチャートを参照し
て説明する。
Next, the operation of the read-only memory having a copy prohibition function according to the present invention will be explained with reference to the flowchart of FIG.

(1)ステップSl メーカー側は予めEPROMエリア(31)に暗号デー
タを書き込む。このとき、ピン(1)はvppとする。
(1) Step Sl The manufacturer writes encrypted data in the EPROM area (31) in advance. At this time, pin (1) is set to vpp.

この暗号データはピン(28)に印加される5vの電源
がダウンしても保持されるものである。CPU(1)は
ピン(1)にローレベルrLJのWEパルスを印加して
、5v電源のオン後10m5以内にSRAMエリア(3
3)に照合データを書き込む。。
This encrypted data is retained even if the 5V power applied to pin (28) goes down. The CPU (1) applies a low-level rLJ WE pulse to the pin (1) and stores the SRAM area (3
3) Write the verification data. .

(2)ステップ82〜S4 SRAMエリア(33)に照合データが書き込まれるこ
とによりEPROMエリア(31)の一部データ、即ち
暗号データが読み出し可能となる(ステップS2)。
(2) Steps 82 to S4 By writing the collation data into the SRAM area (33), part of the data in the EPROM area (31), that is, the encrypted data, becomes readable (step S2).

CP U (1)がEP)?OMエリア(31)から暗
号データを読み出すと(ステップS3)、演算制御回路
(32)は読み出した暗号データと書き込まれた照合デ
ータとを比較する(ステップS4)。
CPU (1) is EP)? When the encrypted data is read from the OM area (31) (step S3), the arithmetic control circuit (32) compares the read encrypted data with the written verification data (step S4).

(3)ステップ85〜S6 演算制御回路(32)は照合データと暗号データとが一
致したときは、メモリの全エリアを読み出し可能とし正
常動作となる(ステップS5)。又、照合し、データと
暗号データとが一致しないときは全エリアを読み出し不
可能とし、コピー禁止状態とする(ステップ8B)。
(3) Steps 85 to S6 When the collation data and the encrypted data match, the arithmetic control circuit (32) makes it possible to read all areas of the memory and returns to normal operation (Step S5). Further, when the data and the encrypted data do not match, the entire area is made unreadable and copy prohibited (step 8B).

なお、照合データは5vシステム電源がダウンすると消
去されるものとする 以上のように、ユーザ側は暗号データ及び照合データを
知らない限り、メモリをコピーすることが不可能であり
、メーカ側のプログラムが保護されることになる。
The verification data will be erased when the 5V system power goes down.As mentioned above, unless the user knows the encrypted data and verification data, it is impossible to copy the memory, and the manufacturer's program will be protected.

次に、第6F1!Jは本発明に係るコピー禁止機能を有
する読出専用メモリの他の実施例を示す図である。上記
実施例ではコピー禁止機能を有するEPROMについて
説明したが、本実施例ではコピー禁止機能を有するEE
FROMを示す。第6図において、ピン接続図を示す。
Next, 6th F1! J is a diagram showing another embodiment of a read-only memory having a copy prohibition function according to the present invention. In the above embodiment, an EPROM with a copy prohibition function was explained, but in this embodiment, an EE with a copy prohibition function is explained.
Indicates FROM. In FIG. 6, a pin connection diagram is shown.

第6図において、(1)はEEPROMEPROMエリ
アエリアとを選択する選択信号SELを入力するSEL
ピン、(2) 、(3) 、<4)、(5) 、(6)
 、(7) 、(8) 、(SJ) 、(10)、(2
1)、(23)、(24)及び(25)はアドレス信号
AO1At、^2、A3、A4、A5、ASSA7、A
8、A9、AIO、All及びA12を入力するアドレ
ス人力ピン、(11)、(12)、(I3)、(I5)
、(18)、(17)、(18)及び(19)はデータ
信号I10  、 Ilo  、Ilo  5I10 
 、 Ilo 4、Ol   2  3 Ilo  、Ilo  及び1107を入出力するデー
タ人出力ピン、〈20)はチップが選択されたことを示
すチップイネーブル信号CPを入力するチップイネーブ
ル人力ピン、(22)はデータ出力信号の状態を制御す
るアウトプットイネーブル信号OEを入力するアウトプ
ットイネーブル入力ピン、(14)はグランドピンGN
D 、 (28)はVccビン、(26)は空ピンであ
る。なお、チップイネーブル信号CB及びアウトプット
イネーブル信号OEは負論理である。
In FIG. 6, (1) is SEL which inputs the selection signal SEL for selecting the EEPROMEPROM area.
Pin, (2), (3), <4), (5), (6)
, (7) , (8) , (SJ) , (10), (2
1), (23), (24) and (25) are address signals AO1At, ^2, A3, A4, A5, ASSA7, A
8. Address manual pins to input A9, AIO, All and A12, (11), (12), (I3), (I5)
, (18), (17), (18) and (19) are data signals I10, Ilo, Ilo 5I10
, Ilo 4, Ol 2 3 Ilo, Ilo and 1107 are input/output data output pins, (20) is a chip enable input pin that inputs a chip enable signal CP indicating that a chip is selected, (22) is a data input pin. Output enable input pin that inputs the output enable signal OE that controls the state of the output signal, (14) is the ground pin GN
D, (28) is a Vcc bin, and (26) is an empty pin. Note that the chip enable signal CB and the output enable signal OE are of negative logic.

このEEPROMも上述したEFROMと同様に内部に
EEFROM部とEEFROM読み出し禁止用の演算制
御回路とからなり、その動作はEPROIIと同様であ
り、説明は省略する。
Like the above-mentioned EFROM, this EEPROM also includes an EEFROM section and an arithmetic control circuit for inhibiting EEFROM reading, and its operation is the same as that of EPRO II, so a description thereof will be omitted.

[発明の効果] 以上説明したように本発明によれば、データ書込手段に
よって静的な読出書込メモリエリアに書込データが書き
込まれると、データ読出可能手段が読出専用メモリの一
部のエリアを読み出し可能とし、演算制御回路が予め読
出専用メモリに記憶されている読出データと書込データ
とを比較し、読出可能手段が両データが一致したときは
、読出専用メモリエリアの全エリアを読み出し可能とす
るようにしたので、読出専用メモリのコピーが容易にで
きなくなり、メーカ側のプログラム保護が可能なコピー
禁止機能を有する読出専用メモリが得られる。
[Effects of the Invention] As explained above, according to the present invention, when write data is written to the static read/write memory area by the data write means, the data readable means writes a portion of the read-only memory. The area is made readable, the arithmetic control circuit compares the read data and the write data stored in the read-only memory in advance, and when the two data match, the read-enable means reads out the entire area of the read-only memory area. Since the read-only memory is made readable, the read-only memory cannot be easily copied, and a read-only memory having a copy prohibition function that allows program protection on the manufacturer's side is obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係るコピー禁止機能を有する読出専用
メモリを備えたシステムのブロック図、第2図は本発明
に係るコピー禁止機能を備えたメモリのピン接続図、第
3図はコピー禁止機能を備えたメモリの内部構成図、第
4図は第1図に示したコピー禁止機能を有する読出専用
メモリの動作を示すフローチャート、第5図は従来のE
FROMのピン接続図、第6図は本発明に係るコピー禁
止機能を有する読出専用メモリの他の実施例によるEE
PROMのピン接続図である。 各図中、1はCPU (中央処理装置)、2はデータ入
出力部、3はEPROM 、31はEPROM部、32
は演算制御回路、33はSRAMエリアである。 なお、各図中同一符号は同−又は相当部分を示すもので
ある。
FIG. 1 is a block diagram of a system equipped with a read-only memory having a copy prohibition function according to the present invention, FIG. 2 is a pin connection diagram of a memory equipped with a copy prohibition function according to the present invention, and FIG. 3 is a copy prohibition diagram. FIG. 4 is a flowchart showing the operation of the read-only memory with the copy prohibition function shown in FIG.
The pin connection diagram of FROM, FIG.
It is a pin connection diagram of PROM. In each figure, 1 is a CPU (central processing unit), 2 is a data input/output unit, 3 is an EPROM, 31 is an EPROM unit, 32
33 is an arithmetic control circuit and an SRAM area. Note that the same reference numerals in each figure indicate the same or corresponding parts.

Claims (3)

【特許請求の範囲】[Claims] (1)読出専用メモリエリア及び静的な読出書込メモリ
エリアを有する読出専用メモリと、前記静的な読出書込
メモリエリアに所定の書込データを書き込むデータ書込
手段と、前記書き込みデータが書き込まれると、前記読
出専用メモリの一部のエリアを読み出し可能とするデー
タ読出可能手段と、前記読出専用メモリに設けられ、予
め前記読出専用メモリに記憶されている読出データと前
記書込データとを比較する演算制御回路と、前記読出デ
ータと前記書込データとが一致したときは前記読出専用
メモリエリアの全エリアを読み出し可能とする読出可能
手段とを備えたことを特徴とするコピー禁止機能を有す
る読出専用メモリ。
(1) a read-only memory having a read-only memory area and a static read-write memory area; a data write means for writing predetermined write data into the static read-write memory area; a data readable means for making a part of the area of the read-only memory readable when written; and a data readable means provided in the read-only memory that allows the read data and the write data to be stored in advance in the read-only memory. and a readable means that makes all areas of the read-only memory area readable when the read data and the write data match. Read-only memory with
(2)読出専用メモリは、紫外線を照射することにより
、記憶内容を消去可能な読み出し専用メモリである特許
請求の範囲第1項記載のコピー禁止機能を有する読出専
用メモリ。
(2) The read-only memory having a copy prohibition function according to claim 1, wherein the read-only memory is a read-only memory whose stored contents can be erased by irradiating it with ultraviolet rays.
(3)読出専用メモリは、記憶内容が電気的に消去可能
な読出専用メモリである特許請求の範囲第1項記載のコ
ピー禁止機能を有する読み出し専用メモリ。
(3) The read-only memory having a copy prohibition function according to claim 1, wherein the read-only memory is a read-only memory whose stored contents can be electrically erased.
JP62151416A 1987-06-19 1987-06-19 Read-only memory having copy inhibiting function Pending JPS63316400A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62151416A JPS63316400A (en) 1987-06-19 1987-06-19 Read-only memory having copy inhibiting function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62151416A JPS63316400A (en) 1987-06-19 1987-06-19 Read-only memory having copy inhibiting function

Publications (1)

Publication Number Publication Date
JPS63316400A true JPS63316400A (en) 1988-12-23

Family

ID=15518135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62151416A Pending JPS63316400A (en) 1987-06-19 1987-06-19 Read-only memory having copy inhibiting function

Country Status (1)

Country Link
JP (1) JPS63316400A (en)

Similar Documents

Publication Publication Date Title
US6088262A (en) Semiconductor device and electronic equipment having a non-volatile memory with a security function
US5826007A (en) Memory data protection circuit
JP2597153B2 (en) Write protector
US5890191A (en) Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory
JPH0821852B2 (en) Safety fuse circuit for programmable logic arrays
JP2727527B2 (en) Method and circuit for protecting nonvolatile memory area
KR20020025793A (en) Memory device and memory access control method
JP2002015584A (en) Read/protect circuit for non-volatile memory
US6886087B2 (en) Semiconductor memory device
KR100310486B1 (en) Microcumputer
JP2004526260A (en) Non-volatile memory partial read protection apparatus and method
JP2842442B2 (en) Microcomputer, nonvolatile semiconductor memory device, and method for writing and erasing the same
JPS63316400A (en) Read-only memory having copy inhibiting function
JPH048838B2 (en)
JPH02214156A (en) Nonvolatile semiconductor device
JPS61278951A (en) Memory information protecting circuit
JPH0922385A (en) Data security device and method
JPS63316399A (en) Read-only memory having copy inhibiting function
JPS6128144B2 (en)
JPH04256145A (en) Integrated circuit device
JPH05134928A (en) Memory device
JP2701790B2 (en) Nonvolatile semiconductor memory device
JP2854610B2 (en) Portable electronic devices
JPH052536A (en) Ic card
JPH01118974A (en) Card module