JPS63316151A - Data transfer accelerating device - Google Patents

Data transfer accelerating device

Info

Publication number
JPS63316151A
JPS63316151A JP15219487A JP15219487A JPS63316151A JP S63316151 A JPS63316151 A JP S63316151A JP 15219487 A JP15219487 A JP 15219487A JP 15219487 A JP15219487 A JP 15219487A JP S63316151 A JPS63316151 A JP S63316151A
Authority
JP
Japan
Prior art keywords
data
disk storage
data block
physical
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15219487A
Other languages
Japanese (ja)
Inventor
Masahiro Ichihara
一原 正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15219487A priority Critical patent/JPS63316151A/en
Publication of JPS63316151A publication Critical patent/JPS63316151A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To accelerate data transfer as a whole, by performing the data transfer between a disk memory device and a data buffer device in parallel in each sub system. CONSTITUTION:A data processing system 1 is provided with an I/O processor 2 including a division means 22 which performs a division processing on a logic data block number and performs the division of a disk memory device 5 and that of a physical data lock number, and makes each sub system holding a physical data block included in the range of a logic data block perform the data transfer between the memory device 5 and the data buffer 3 in parallel. A controller 4 provided with the buffer 3 controls the memory device 5 under direct control. Those devices constitute one sub system, and four sub systems are connected to one processor 2, and by responding to an input/output request from the system 1, the operations of all of the sub systems under control can be controlled.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディスク記憶制御装置のデータ転送制御に関し
、特に複数のディスク記憶装置に対するデータ転送を並
行処理して実質的なデータ転送速度を上げる方式に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to data transfer control of a disk storage control device, and in particular to a method for increasing the substantial data transfer speed by processing data transfer to multiple disk storage devices in parallel. Regarding.

〔従来の技術〕[Conventional technology]

従来、データ転送速度はディスク記憶装置が備えている
固有の値しか取ることができないものであった。ただし
、データバッファを介することによってデータ処理シス
テムとデータバッファ間のデータ転送速度及びデータバ
ッファとディスク記憶装置間のデータ転送速度とは相違
させることができる。しかし、大量のデータを扱う場合
には持続してそのようなデータ転送速度を維持できるわ
けではない。
Conventionally, the data transfer rate could only take a value specific to the disk storage device. However, through the data buffer, the data transfer rate between the data processing system and the data buffer and between the data buffer and the disk storage device can be different. However, when handling large amounts of data, it is not possible to maintain such a data transfer rate continuously.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述のデータバッファ方式は1両データ転送速度の差分
としてのデータを蓄積するものであるから、例えばデー
タ処理システム側のデータ転送速度が高く、ディスク記
憶装置側のそれが相対的に低いものとすれば次のような
欠点がある。
Since the data buffer method described above stores data as the difference between the data transfer speeds of two devices, for example, if the data transfer speed on the data processing system side is high and that on the disk storage device side is relatively low. It has the following drawbacks:

■ データ処理システムの読み取り要求に先行して前原
てデータをバッファに蓄積して置き、読み取り要求時に
データバッファから高速データ転送を行うが、データ処
理システムの読み取り要求を発行する間隔が短いか、大
量のデータ読み取りを行おうとするとデータの蓄積まで
待たされるため実質的な高速データ転送が期待できない
■ Prior data is accumulated in a buffer prior to a read request from the data processing system, and high-speed data is transferred from the data buffer at the time of a read request. If you try to read data, you will have to wait until the data is accumulated, so you cannot expect substantial high-speed data transfer.

■ データ処理システムの書き込み要求間隔が短いか、
大量のデータ書き込みを行おうとすると、データバッフ
ァが書き込みデータで満杯になりそののちはディスク記
憶装置側のデータ転送速度に落ちてしまう。
■ Is the data processing system's write request interval short?
When attempting to write a large amount of data, the data buffer becomes full with the written data, and thereafter the data transfer speed on the disk storage device side drops.

本発明の目的は前記問題点を解決するデータ転送高速化
装置ζtを提供することにある。
An object of the present invention is to provide a data transfer speed-up device ζt that solves the above-mentioned problems.

〔問題点を解決するための手段〕[Means for solving problems]

本発明はディスク記憶装置及び該ディスク記憶装置に対
するデータ転送を制御するコントローラ4ηびに該コン
1−ローラに備えたデータバッファ装置を含むN個のサ
ブシステムと、データ処理システムとこれらN個のサブ
システムとの間の入出力データ転送を指揮し、N個のサ
ブシステムに対応したN個のディスク記憶装置の記憶媒
体にまたがって、データ処理システムから認識される論
理的なデータブロック内容を順次記録するように割付け
て置き、データ処理システムが論理データブロックの範
囲を規定してデータブロック内容の順次読み取り或いは
順次書き込みを命ずる場合に、論理データブロック番号
に対して除算処理を施して最初にアクセスすべきディス
ク記憶装置と物理シリンダ番号と物理トラック番号と物
理レコード番号とを割り出す除算手段とを有し、論理デ
ータブロックの範囲に含まれる物理データブロックを保
持しているサブシステムの各々に対して並行してディス
ク記憶装置とデータバッファ装置間のデータ転送を指揮
するようにしたことを特徴とするデータ転送高速化装置
である。
The present invention includes N subsystems including a disk storage device, a controller 4η for controlling data transfer to the disk storage device, and a data buffer device provided in the controller 1, a data processing system, and these N subsystems. directs input/output data transfer to and from the N subsystems, and sequentially records logical data block contents recognized by the data processing system across storage media of N disk storage devices corresponding to N subsystems. When the data processing system specifies the logical data block range and orders sequential reading or sequential writing of the data block contents, the logical data block number should be divided and accessed first. It has a disk storage device, a division means for determining a physical cylinder number, a physical track number, and a physical record number, and operates in parallel for each of the subsystems holding physical data blocks included in the range of the logical data block. The present invention is a data transfer speeding up device characterized in that data transfer between a disk storage device and a data buffer device is directed.

〔実施例〕〔Example〕

以F、本発明の一実施例を図により説明する。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図において、本発明の装置は、データバッファ3を
備えたコントローラ4とディスク記憶装置5を含む4個
のサブシステムと、データ処理システム1とサブシステ
ムとの間の入出力データ転送を指揮し、論理データブロ
ックをN個のサブシステムに対応したN個のディスク記
憶装置の記憶媒体にまたがって順次記録するように割付
けて置き、データ処理システムが論理データブロックの
範囲を規定してデータブロック内容の順次読み取り或い
は書き込みを命ずる場合に、論理データブロック番号に
対して除算処理を施してディスク記憶装置の割り出しと
物理データブロック番号(物理シリンダ番号、物理トラ
ック番号、物理レコード番号からなる)の割り出しを行
う除算手段を含むI10プロセサ2を有し、論理データ
ブロックの範囲に含まれる物理データブロックを保持し
ているサブシステムの各々に対して並行してディスク記
憶装置5とデータバッファ3間のデータ転送を行うよう
に指揮するようにしたものである。
In FIG. 1, the apparatus of the present invention directs input and output data transfers between a data processing system 1 and the subsystems, including four subsystems including a controller 4 with a data buffer 3 and a disk storage device 5. The logical data blocks are allocated so as to be recorded sequentially across the storage media of N disk storage devices corresponding to the N subsystems, and the data processing system defines the range of the logical data blocks and stores the data blocks. When ordering sequential reading or writing of contents, perform division processing on the logical data block number to determine the disk storage device and physical data block number (consisting of physical cylinder number, physical track number, and physical record number). data between a disk storage device 5 and a data buffer 3 in parallel for each of the subsystems holding physical data blocks included in the range of logical data blocks. It is designed to give commands to perform the transfer.

データバッファ3を偉えたコントローラ4が直接の配下
にあるディスク記憶装置5を制御する。
A controller 4 which is superior to the data buffer 3 controls the disk storage device 5 directly under its control.

これらがひとつのサブシステムを構成し、サブシステム
の4個をI10プロセサ2の1台に接続してデータ処理
システム1からの入出力要求に応答して配下の全サブシ
ステムの動作を指揮する。
These constitute one subsystem, and four of the subsystems are connected to one I10 processor 2 to direct the operations of all subordinate subsystems in response to input/output requests from the data processing system 1.

110プロセサ2は個々のコントローラ4と通信するこ
とが可能であり、また個々のデータバッファ3のデータ
をアクセスすることが可能である。
The 110 processors 2 can communicate with the individual controllers 4 and can access data in the individual data buffers 3.

第2図はI10プロセサ2とサブシステムの1個との接
続例を示すブロック図である。データ処理システムの発
行する指令及びパラメータはインタフェース制御線11
とデータバス10を通じてI10制御部25に受イベさ
れる。マイクロプロセサ部21が工10制御部25に受
信された指令及びパラメータを受け取り解読する。マイ
クロプロセサ部21は、通信制御部23を介してコント
ローラ4に指定の物理データブロック範囲の読み取りま
たは書き込みを指示する。コントローラ4のマイクロプ
ロセサ部41は通信制御部42を通して受信した上記指
示に基づきディスク記憶装置5を制御する。データ転送
制御部43はバイト幅変換部31を通してデータバッフ
ァ3とディスク記憶装置5との間のデータ転送を制御す
る。バイト幅変換部31は、ディスク記憶装置5との間
の転送バイト幅に対してデータバッファ3の側のバイト
幅を4倍に変換する。マイクロプロセサ部21とマイク
ロプロセサ部41はともにデータバッファ3のデータを
アクセスすることができ、特にデータバッファ3に用意
したブロックポインタを操作する。24.32はバス制
御部である。
FIG. 2 is a block diagram showing an example of the connection between the I10 processor 2 and one of the subsystems. Commands and parameters issued by the data processing system are transmitted through the interface control line 11.
and is received by the I10 control unit 25 via the data bus 10. The microprocessor section 21 receives and decodes the commands and parameters received by the control section 25 of the machine 10. The microprocessor section 21 instructs the controller 4 via the communication control section 23 to read or write a designated physical data block range. The microprocessor section 41 of the controller 4 controls the disk storage device 5 based on the instructions received through the communication control section 42 . The data transfer control section 43 controls data transfer between the data buffer 3 and the disk storage device 5 through the byte width conversion section 31. The byte width converter 31 converts the byte width on the data buffer 3 side to four times the byte width transferred between the disk storage device 5 and the data buffer 3 . Both the microprocessor section 21 and the microprocessor section 41 can access data in the data buffer 3, and in particular operate block pointers provided in the data buffer 3. 24.32 is a bus control unit.

第3図は4個のサブシステムに各々含まれているディス
ク記憶装置A、B、C,D(DKA、DKB、DKC,
DKD)の0シリンダ、0トラツクに割付けた論理デー
タブロック番号の様子を示している。1個のトラック当
りのデータブロック数は8である。第3図の例では、論
理データブロック番号の割付けはDKAのトラックに8
個(ブロック番号0〜7)割付け、続く8個(ブロック
番号8〜15)をDKBの1−ラックに割付け、以下同
様に連続する論理データブロック番号をもつブロックを
順次DKC,DKDのトラックに割付け、DKAからD
KDまで同一シリンダ/トラックについて一顕したなら
ば、同一シリンダ上の次のトラックについて続く論理デ
ータブロック番号を上記と同様に割付ける。シリンダ上
の最終トラックまで割付けたら次のシリンダの0トラツ
クから続けて割付ける。
Figure 3 shows disk storage devices A, B, C, D (DKA, DKB, DKC,
This figure shows the logical data block numbers assigned to the 0 cylinder and 0 track of the DKD. The number of data blocks per track is eight. In the example shown in Figure 3, the logical data block number assignment is 8 to the DKA track.
(block numbers 0 to 7), the next 8 blocks (block numbers 8 to 15) are assigned to the 1-rack of DKB, and in the same way, blocks with consecutive logical data block numbers are sequentially assigned to tracks of DKC and DKD. , DKA to D
Once the same cylinder/track has been identified up to KD, the next logical data block number for the next track on the same cylinder is assigned in the same manner as above. Once the last track on the cylinder has been allocated, the allocation continues from the 0 track of the next cylinder.

このようにして全シリンダ/全トラックに渡りDKAか
らDKDまでの全てのブロックに論理データブロック番
号を割付けて置く。ただし、これらの番号はデータ処理
システム1からの見え方を示すものであって、I10プ
ロセサ2はコントローラ4が処理できるように論理デー
タブロック番号を物理データブロック番号、即ち物理シ
リンダ番号/物理トラック番号/物理レコード番号に変
換する。
In this way, logical data block numbers are assigned to all blocks from DKA to DKD across all cylinders/all tracks. However, these numbers indicate how they are viewed from the data processing system 1, and the I10 processor 2 converts the logical data block number into a physical data block number, that is, physical cylinder number/physical track number, so that the controller 4 can process it. /Convert to physical record number.

次にデータブロック内容の読み取りの動作例について説
明する。まずデータ処理システム1は、読み取りの開始
論理データブロック番号と読み取りの終了論理データブ
ロック番号をパラメータとしてI10プロセサ2に与え
てからデータブロック読み取りの指令をI10プロセサ
2に発行する。17゜プロセサ2は、開始論理データブ
ロック番号を被除数とし除算部22を使って除数″32
’(8ブロツク数×4デイスク)で割算する。一般にト
ラック当りのブロック数をnとするときは4nで割算す
る。
Next, an example of the operation of reading data block contents will be explained. First, the data processing system 1 provides the reading start logical data block number and the reading end logical data block number as parameters to the I10 processor 2, and then issues a command to read the data block to the I10 processor 2. 17. The processor 2 uses the starting logical data block number as the dividend and uses the division unit 22 to calculate the divisor "32".
'Divide by (8 blocks x 4 disks). Generally, when the number of blocks per track is n, it is divided by 4n.

このときの余りをR9商をQとする。さらにQをシリン
ダ当りのトラック数mで除したときの余りをr、ioi
を9とすると、開始論理データブロックの所在は下表の
通りである。
The remainder at this time is the R9 quotient as Q. Furthermore, the remainder when Q is divided by the number of tracks per cylinder (m) is r, ioi
Assuming 9, the location of the starting logical data block is as shown in the table below.

(以下余白) 同様にして終了論理データブロック番号についても物理
データブロック番号が得られるので、個々のディスク記
憶装置に対する物理データブロック範囲が求まる。これ
によってI10プロセサ2は各コントローラ4に上記デ
ータブロック範囲を与えて読み取り動作を指示する。
(Left below) Since the physical data block number can be obtained for the end logical data block number in the same way, the physical data block range for each disk storage device can be determined. As a result, the I10 processor 2 gives the data block range to each controller 4 and instructs the read operation.

第3図の例では、論理データブロック番号0〜255ま
での読み取り動作の最初部分の様子を示している。上段
の斜線部分は、各ディスク記憶装置において初期のある
時点までに各々対応するコントローラ4の制御によりデ
ータバッファ:3に読み取られたデータ部分を表してい
る。各ディスク記憶装置は独立しているので記憶媒体面
の相対的な回転位置は不定である。第3図中の上段は、
これら相対的な回転位置と読み取りを開始した任意のデ
ータブロック位置をでたらめにして図示している。
The example in FIG. 3 shows the initial part of the read operation for logical data block numbers 0 to 255. The upper hatched area represents the data portion read into the data buffer 3 under the control of the corresponding controller 4 up to a certain initial point in each disk storage device. Since each disk storage device is independent, the relative rotational position of the storage medium surface is undefined. The upper row in Figure 3 is
These relative rotational positions and the arbitrary data block position at which reading is started are shown randomly.

コントローラ4は、そのサブシステム内で開始した物理
データブロック番号をデータバッファ3のブロックポイ
ンタに格納して置き、完全に読み取ったデータブロック
が生ずる毎にその物理データブロック番号で更新する。
The controller 4 stores the physical data block number that started within its subsystem in the block pointer of the data buffer 3 and updates it with the physical data block number each time a completely read data block occurs.

I10プロセサ2は配下のサブシステムを選択してその
データバッファ3のブロックポインタ内容を参照するこ
とによって読み取られたデータブロックを識別すること
ができる。
The I10 processor 2 can identify the read data block by selecting a subordinate subsystem and referring to the block pointer contents of its data buffer 3.

第3図において、開始論理データブロックはDにAに存
在しているので、I10プロセサ2は最初にDKAを含
むサブシステムのデータバッファ3から格納済みとなっ
たデータブロック内容を順次読み取りデータ処理システ
ム1に転送する。第3図において、少なくともDKAの
1トラック分のデータブロックを転送する間は、その平
均的なデータ転送速度はほぼディスク記憶装置5のもつ
値となるが、このトラックのデータブロック転送完了後
In FIG. 3, since the starting logical data blocks exist in D and A, the I10 processor 2 first sequentially reads the contents of the stored data blocks from the data buffer 3 of the subsystem including the DKA, and the data processing system Transfer to 1. In FIG. 3, while data blocks for at least one track of the DKA are being transferred, the average data transfer rate is approximately the same as that of the disk storage device 5, but after the data block transfer of this track is completed.

続くデータブロックはすでにDKB−DKDのサブシス
テムに読み取られているという状況になるのでそのデー
タ転送速度はほぼ4倍を維持できるようになる。第3図
中の下段はこれを図示したもので網目模様はすでに読み
取られたデータを表している。
Since the subsequent data block has already been read by the DKB-DKD subsystem, the data transfer rate can be maintained at approximately four times the rate. The lower part of FIG. 3 illustrates this, and the mesh pattern represents data that has already been read.

さらにこの間各コントローラ4は並行して残りのデータ
ブロックの読み取りを行うので結局残りのデータブロッ
ク全体についても高速データ転送を行えることになる。
Furthermore, during this time, each controller 4 reads the remaining data blocks in parallel, so that high-speed data transfer can be performed for the entire remaining data blocks.

次にデータブロック内容の書き込みの動作例について説
明する。データ処理システム1は書き込みの開始論理デ
ータブロック番号と書き込みの終了論理データブロック
番号をパラメータとして■10プロセサ2に与えてから
データブロック書き込みの指令をI10プロセサ2に発
行する。
Next, an example of the operation of writing data block contents will be explained. The data processing system 1 gives the write start logical data block number and the write end logical data block number as parameters to the 10 processor 2, and then issues a data block write command to the I10 processor 2.

I10プロセサ2は、上記論理データブロック番号に前
述と同様の除算を施すことによって、開始すべきデータ
ブロックの所在するディスク記憶装置を特定し、個々の
ディスク記憶装置に対する物理データブロック範囲を求
める。これによって■10プロセサ2は各コントローラ
4に上記データブロック範囲を与えて書き込み動作を指
示する。
The I10 processor 2 specifies the disk storage device in which the data block to be started is located by performing the same division as described above on the logical data block number, and determines the physical data block range for each disk storage device. As a result, the 10 processor 2 gives the data block range to each controller 4 and instructs the controller 4 to perform a write operation.

I10プロセサ2は各データバッファ3のブロックポイ
ンタを初期化して置き、開始すべき論理データブロック
に割り当てられている物理データブロックを有するサブ
システムから順次必要なデータブロック内容をデータ処
理システム1から受信して各データバッファ3に転送す
る。このときのデータ転送速度は高速に行われる。各コ
ントローラ4はデータバッファ3のブロックポインタを
参照してすでにデータバッファに格納されたデータブロ
ックを順次ディスク記憶装置5に書き込むように制御す
る。定常的な書き込みにおいては、4台のコントローラ
4が並行処理するので、初期にデータバッファに蓄積さ
れたデータ量の差がほぼ維持される状態で高速に書き込
みが行われる。
The I10 processor 2 initializes and places the block pointer of each data buffer 3, and sequentially receives necessary data block contents from the data processing system 1 from the subsystem having the physical data block assigned to the logical data block to be started. and transfer it to each data buffer 3. The data transfer rate at this time is high. Each controller 4 refers to the block pointer of the data buffer 3 and controls the data blocks already stored in the data buffer to be sequentially written to the disk storage device 5. In regular writing, since the four controllers 4 perform parallel processing, writing is performed at high speed while the difference in the amount of data initially accumulated in the data buffers is almost maintained.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、複数のディスク記憶装置
にまたがって並行処理できるように論理データブロック
を割付け、各ディスク記憶装置のコントローラにデータ
バッファを備えて置き、データ処理システムの要求する
論理データブロックへのアクセスを、除算手段を含むI
10プロセサによって論理データブロック番号を物理デ
ータブロック番号に変換してやることによって各コント
ローラにアクセスされるべき物理データブロック番号を
与えてやり、データ処理システムとの高速データ転送処
理をI10プロセサを介して選択したデータバッファと
の間で行い、一方各コントローラは並行にデータバッフ
ァとディスク記憶装置間のデータ転送を行うことにより
、大量のデータを順次読み取りまたは順次書き込みする
場合に全体として高速にデータ転送することができる効
果がある。
As explained above, the present invention allocates logical data blocks so that they can be processed in parallel across multiple disk storage devices, provides a data buffer in the controller of each disk storage device, and stores the logical data requested by the data processing system. I that includes access to the block
The I10 processor provides each controller with the physical data block number to be accessed by converting the logical data block number to a physical data block number, and selects high-speed data transfer processing with the data processing system via the I10 processor. By transferring data between the data buffer and the disk storage device in parallel, each controller can transfer data at high speed overall when reading or writing large amounts of data sequentially. There is an effect that can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すシステム構成プロソゲ
図、第2図はI10プロセサとサブシステムとの接続例
を示すブロック図、第3図は論理データブロック番号の
物理データブロックへの割付は例を示す図である。 1・・データ処理システム 2・・・I10プロセサ3
・・データバッファ   4・・・コントローラ5・・
・ディスク記憶装置
Fig. 1 is a system configuration diagram showing an embodiment of the present invention, Fig. 2 is a block diagram showing an example of connection between the I10 processor and subsystems, and Fig. 3 is an allocation of logical data block numbers to physical data blocks. is a diagram showing an example. 1...Data processing system 2...I10 processor 3
...Data buffer 4...Controller 5...
・Disk storage device

Claims (1)

【特許請求の範囲】[Claims] (1)ディスク記憶装置及び該ディスク記憶装置に対す
るデータ転送を制御するコントローラ並びに該コントロ
ーラに備えたデータバッファ装置を含むN個のサブシス
テムと、データ処理システムとこれらN個のサブシステ
ムとの間の入出力データ転送を指揮し、N個のサブシス
テムに対応したN個のディスク記憶装置の記憶媒体にま
たがって、データ処理システムから認識される論理的な
データブロック内容を順次記録するように割付けて置き
、データ処理システムが論理データブロックの範囲を規
定してデータブロック内容の順次読み取り或いは順次書
き込みを命ずる場合に、論理データブロック番号に対し
て除算処理を施して最初にアクセスすべきディスク記憶
装置と物理シリンダ番号と物理トラック番号と物理レコ
ード番号とを割り出す除算手段とを有し、論理データブ
ロックの範囲に含まれる物理データブロックを保持して
いるサブシステムの各々に対して並行してディスク記憶
装置とデータバッファ装置間のデータ転送を指揮するよ
うにしたことを特徴とするデータ転送高速化装置。
(1) N subsystems including a disk storage device, a controller that controls data transfer to the disk storage device, and a data buffer device provided in the controller, and a communication system between the data processing system and these N subsystems. Directs input/output data transfer and allocates storage media of N disk storage devices corresponding to N subsystems to sequentially record logical data block contents recognized by a data processing system. When the data processing system specifies the range of a logical data block and orders sequential reading or sequential writing of the data block contents, it divides the logical data block number and determines the disk storage device to be accessed first. a disk storage device having a division means for determining a physical cylinder number, a physical track number, and a physical record number, and in parallel for each of the subsystems holding physical data blocks included in the range of the logical data block; 1. A data transfer speed-up device, characterized in that it directs data transfer between a data buffer device and a data buffer device.
JP15219487A 1987-06-18 1987-06-18 Data transfer accelerating device Pending JPS63316151A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15219487A JPS63316151A (en) 1987-06-18 1987-06-18 Data transfer accelerating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15219487A JPS63316151A (en) 1987-06-18 1987-06-18 Data transfer accelerating device

Publications (1)

Publication Number Publication Date
JPS63316151A true JPS63316151A (en) 1988-12-23

Family

ID=15535115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15219487A Pending JPS63316151A (en) 1987-06-18 1987-06-18 Data transfer accelerating device

Country Status (1)

Country Link
JP (1) JPS63316151A (en)

Similar Documents

Publication Publication Date Title
US4972364A (en) Memory disk accessing apparatus
JPH07104817B2 (en) Data record transfer method
US5136692A (en) Memory disk buffer manager
JPH04220738A (en) High-speed writing system
JPH06110617A (en) Disk control method
JP2523715B2 (en) Magnetic disk drive
JPS63316151A (en) Data transfer accelerating device
JPH0817171A (en) Method and apparatus for disc control
JPS583113A (en) Disc controlling system
JPH09223049A (en) Disk array system
JPS61221842A (en) Computer system
JPH06290000A (en) Disk controller
JP2994917B2 (en) Storage system
EP0278425B1 (en) Data processing system and method with management of a mass storage buffer
JP2002140169A (en) Disc array control unit and disc array control method
JPH04311216A (en) External storage controller
JP2569524B2 (en) Virtual disk control method for extended storage device
JPH02165220A (en) Disk access control system
JPS6325876A (en) Optical disk controller
JPH0567022A (en) High speed data access system
JP2504193B2 (en) Control device with buffer memory
JPH026094B2 (en)
JP2001142653A (en) Disk subsystem having mirrored disk
JPH08115171A (en) Computer system
JPH04215120A (en) File system