JPS6331249A - Repeating installation - Google Patents
Repeating installationInfo
- Publication number
- JPS6331249A JPS6331249A JP61174533A JP17453386A JPS6331249A JP S6331249 A JPS6331249 A JP S6331249A JP 61174533 A JP61174533 A JP 61174533A JP 17453386 A JP17453386 A JP 17453386A JP S6331249 A JPS6331249 A JP S6331249A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- frame synchronization
- output signal
- scramble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009434 installation Methods 0.000 title abstract 2
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000010902 straw Substances 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
り肛カー野
本発明は中継装置に関し、’ｔＶｌｉに無線ディジタル
伝送の中間中継局に用いられる中継装置に関りるもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a relay device, and more particularly, to a relay device used in an intermediate relay station for wireless digital transmission.
従来技術 従来のかかる中継装置の構成が第２図に示されＣいる。Conventional technology The configuration of such a conventional relay device is shown in FIG.
図において、入力信号１はフレーム同期回路１０１及び
切替回路１０２へ人力される。７１ノ一１１同明回路１
０１では入力信号１に！１１づいてフレーム同期を確立
−４るように＜ｉ−）でおり、前区間の障害時にはフレ
ーム同期が確立されイ１いので、異常信号２が発生され
る。切替回路１０２はこの巽常信８２の発生に応答Ｌノ
です２７わらフレーム同！！ＩＩの非確ｒｔに応答して
、入力信号１の代りに以降に説明するスクランブル回路
１０Ｇからの出力信号７を選択して出力する。In the figure, an input signal 1 is input to a frame synchronization circuit 101 and a switching circuit 102. 71-11 Domei Circuit 1
At 01, the input signal is 1! 11, frame synchronization is established -4 (<i-), and since frame synchronization is established when there is a failure in the previous section, an abnormality signal 2 is generated. The switching circuit 102 responds to the occurrence of this Tatsumi Tsunenobu 82.27 Straw frame same! ! In response to the uncertain rt of II, the output signal 7 from the scrambling circuit 10G, which will be described later, is selected and output instead of the input signal 1.
フレーム同期パターン発生回路１０３は送信側から送ら
れてくる入力信号１と同じフレーム同期用のパターンを
発生Ｊる回路であり、このフレーム同期パターン出力信
号４を多重化回路１０５に出力する。スクランブルパタ
ーン発生回路１０４は送信側で用いられるスクランブル
信号と同一の信号を発生Ｊ−るものであり、このスクラ
ンブル信号は高周波帯のパワースペク１−ラムの平滑化
および後段でのクロック抽出を容易にするＩこめに用い
られる。The frame synchronization pattern generation circuit 103 is a circuit that generates the same frame synchronization pattern as the input signal 1 sent from the transmitting side, and outputs this frame synchronization pattern output signal 4 to the multiplexing circuit 105. The scramble pattern generation circuit 104 generates the same signal as the scramble signal used on the transmitting side, and this scramble signal is used to smooth the power spectrum in the high frequency band and facilitate clock extraction in the subsequent stage. It is used for I-kome.
このスクランブルパターン発生回路１０４の出力信号６
はスクランブル回路１０６へ出力される。先の多重化回
路１０５はフレーム同期パターン発生回路１０３の出力
信号４を所定のタイハスロワ１〜位買に挿入して多重化
し、この多重化出力信号５をスクランブル回路１０６へ
出力する。スクランブル回路１０６では、多重化回路１
０５内で多重化されたフレーム同期パターンを挿入した
装置を除いてスクランブルパターン発生回路１０４の出
力信号６でスクランブル操作を施？ｉ。Output signal 6 of this scramble pattern generation circuit 104
is output to the scramble circuit 106. The multiplexing circuit 105 multiplexes the output signal 4 of the frame synchronization pattern generation circuit 103 by inserting it into predetermined tie-throttle lowers 1 to 1, and outputs this multiplexed output signal 5 to the scrambling circuit 106. In the scrambling circuit 106, the multiplexing circuit 1
Scramble operation is performed on the output signal 6 of the scramble pattern generation circuit 104 except for the device that inserted the multiplexed frame synchronization pattern in 05? i.
このよう４Ｔ従来回路では、前区間の障害ＩＴ＆に自回
路で生成された信号７を切替回路１０２にて選択して出
力信号と、するが、この切替回路１０２の出力信号３１
よフレ−ム同期パターン位置を除いてスクランブル操作
を施された信号である。この切替回路１０２の出力信号
３は受信端局装置のフレーム同期回路２０１．ディスク
ランブル回路２０２へ入力される。受信端局装置のディ
スククランプルパターン発１１回路２０３は送信側と同
一のスクランブルパターンであり、入力された切替回路
１０２の出力信号３をディスクランブル回路２０２でデ
ィスクランブル操作を施り−と、ディスクランブル回路
２０２の出力信号１０はフレーム同期パターン信号のみ
どなる。そして、多重化分向１回路２０４ではフレーム
同期パターン信号が取り除かれ、Ｊ：って、多重化分離
回路２０４の出力信号１１は論理値が一定の信号どなっ
ている。この論即値一定の信号１１はパルス断検出回路
２０５の入力ともなってａ３す、このパルス断検出回路
２０５はこの論理値一定の信号１１によりパルス断であ
ることを検出り゛ることから、パルス断検出警報１２が
発生されることにｔ７る。In this 4T conventional circuit, the switching circuit 102 selects the signal 7 generated by the own circuit for the faulty IT& in the previous section as the output signal, but the output signal 31 of the switching circuit 102
This is a signal that has been scrambled except for the frame synchronization pattern position. The output signal 3 of this switching circuit 102 is the frame synchronization circuit 201 of the receiving terminal device. The signal is input to the descrambling circuit 202. The disk crumple pattern generator 11 circuit 203 of the receiving end station device has the same scrambling pattern as that on the transmitting side, and the output signal 3 of the input switching circuit 102 is descrambled by the descrambling circuit 202. The output signal 10 of the rumble circuit 202 is the frame synchronization pattern signal. Then, in the multiplexing branch 1 circuit 204, the frame synchronization pattern signal is removed, and the output signal 11 of the multiplexing/demultiplexing circuit 204 becomes a signal with a constant logic value. This signal 11, which has a constant logical value, is also input to the pulse break detection circuit 205, and the pulse break detection circuit 205 detects a pulse break from the signal 11, which has a constant logic value. At t7, the detection alarm 12 is generated.
ここで、パルス断検出回路２０５は機器障害（ハード的
障害）を検出１ノでこれをＡペーレータや保守要員等に
告知覆るものであるが、上）ボの従来装ｆ）Ｍ−Ｐは、
市区間の伝送路障害号なりも入力信号の断等に起因する
障害であってハード的障害ではないにもかかわらずこの
検出回路２０５から警報が発生されてしまうことになり
不都合である。Here, the pulse break detection circuit 205 detects a device failure (hardware failure) and notifies the A palator, maintenance personnel, etc.
This is inconvenient because the detection circuit 205 generates an alarm even though a transmission line failure signal between cities is a failure caused by a disconnection of an input signal and is not a hardware failure.
跋」」順
本発明はト記従来のものの欠貞を解決すべり４′にされ
たものであって、イの目的どＪるどころ（、上、前区間
の障害により入力信号が異常となってフレーム同期が確
立されなくなった場合、機器異常の検出のたｖ）（ハパ
ルス断検出による警報が発生され＜１いＪ、うにした中
継装置を提供することにある。The purpose of the present invention is to solve the inadequacies of the conventional ones mentioned above. It is an object of the present invention to provide a relay device which generates an alarm due to detection of a device abnormality when frame synchronization is no longer established.
介−明−９−暎−八
本発明ににれば、ディジタル伝送方式におりる中間中継
局に用いられ、フレーム同期の非確立時に一ル−１１同
期信号を生成してこれを後続段へ伝送り−るようにした
中継装置であって、論理値が変１１−Ｊる信号を発〈Ｉ
−する信号発生手段を設け、前記フレーム同明信号と前
記信号発生手段による信号とを重畳してこの重畳信号を
後続段へ伝送するようにしたことを特徴とする中継装置
が１４られる。According to the present invention, it is used in an intermediate relay station in a digital transmission system, and generates a 1-11 synchronization signal when frame synchronization is not established and sends this to the subsequent stage. 11-J is a relay device configured to transmit signals, and emits a signal whose logical value changes.
There is provided a relay device 14, characterized in that a signal generating means is provided, the frame-identifying signal and the signal generated by the signal generating means are superimposed, and the superimposed signal is transmitted to a subsequent stage.
１」−恍
以下、本発明の実施例回路を図面に基づいて説明づ゛る
。1''--Example circuits of the present invention will now be described with reference to the drawings.
第１図は本発明の実施例回路の構成を示すブロック構成
図であり、第２図と同等部分は同一符号にＪ：り示して
いる。図において、入力信号１はフレーム同期回路１０
１ Ｌ１２よび切替回路１０２へ入力される。フレーム
同期回路１０１は入力信号１よりフレーム同期を確立す
るしのであり、切替回路１０２に対して切替回路１０２
をル制御Ｊろ信号Ｊ−なわちフレーム同期異常信号２を
出力覆る。切替回路１０２は入力信号１とスクランブル
回路１０６のスクランブル回路出力信号７どを入力とし
、フレーム同期異常信号２に基づきフレーム同期が確ず
１ｔ）Ｃいる場合は入力信号１を選択出力し、フレーム
同１１１１が’＆Ｉｆ ｔｒ Ｉ、ていない場合はスク
ランブル回路１０６の出力信号７を選択して出力信号３
どしで出力する回路である。FIG. 1 is a block diagram showing the configuration of a circuit according to an embodiment of the present invention, and portions equivalent to those in FIG. 2 are designated by the same reference numerals. In the figure, an input signal 1 is a frame synchronization circuit 10.
1 input to L12 and switching circuit 102. The frame synchronization circuit 101 establishes frame synchronization from the input signal 1.
Outputs the control signal J, that is, the frame synchronization abnormal signal 2. The switching circuit 102 inputs the input signal 1 and the scramble circuit output signal 7 of the scramble circuit 106, and selects and outputs the input signal 1 if frame synchronization is definitely established based on the frame synchronization error signal 2. If 1111 is '&If tr I, select output signal 7 of scramble circuit 106 and output signal 3.
This is a circuit that outputs both signals.
信号発生回路１０７は論理値が一定論理値「１−１又は
「０」が連続して続かない信号を発生し多重（１″、回
路［５にこれを出力Ｊ−る。多重化回路１０５は信号発
生回路１０７の出力信号８どフレーム同期パターン発生
回路１０３の出力信号４どを入力として両信号を多重化
し、スクランブル回路１０６に出力４る。スクランブル
回路１０６はスクランブルパターン発生回路１０４の出
力信号６を入力どし、多重化回路１０５の出力信号５に
フレーム同期パターン−〇 −
が挿入されている位置を除きスクランブル操作を施す。The signal generating circuit 107 generates a signal whose logical value is constant and does not have continuous logical values "1-1" or "0", and multiplexes it (1") and outputs it to the circuit [5]. The multiplexing circuit 105 The output signal 8 of the signal generation circuit 107 and the output signal 4 of the frame synchronization pattern generation circuit 103 are input, and both signals are multiplexed and output to the scramble circuit 106.The scramble circuit 106 receives the output signal 6 of the scramble pattern generation circuit 104. is input, and a scrambling operation is performed on the output signal 5 of the multiplexing circuit 105 except for the position where the frame synchronization pattern -0- is inserted.
スクランブル回路１０６の出力信号７は切替回路１０２
に出力される。切替回路１０２の出力信号３は従来例と
して示した第２図の受信端局装置に入力される。The output signal 7 of the scramble circuit 106 is output from the switching circuit 102.
is output to. The output signal 3 of the switching circuit 102 is input to the receiving terminal device shown in FIG. 2 as a conventional example.
入力信号１が障害によりフレーム同期が確立しなくなっ
た場合、スクランブル回路１０Ｇの出力信号７は多重化
回路１０５内で信号発生回路１０７の出力信号８である
一定論理値が連続して続かない信号と、フレーム同期パ
ターン発生回路１０３の出力信号４のフレーム同期パタ
ーンとを多重化した信号を、さらに送信側で用いている
スクランブルパターンと同一のパターンでフレーム同期
信号が挿入されている位置を除いてスクランブル操作を
施された信号どなっている。このスクランブル回路１０
６の出力信号７は切替回路１０２を通り選択信号３どし
て後続区間に伝送される。後続の中間中継装置ではフレ
ーム同期のみを監視しているので警報は発生されない。If frame synchronization is no longer established due to a failure in the input signal 1, the output signal 7 of the scrambling circuit 10G is converted into a signal in which a constant logical value, which is the output signal 8 of the signal generation circuit 107, does not continue in the multiplexing circuit 105. A signal obtained by multiplexing the frame synchronization pattern of the output signal 4 of the frame synchronization pattern generation circuit 103 is further scrambled using the same scramble pattern as the scramble pattern used on the transmitting side except for the position where the frame synchronization signal is inserted. The manipulated signal is roaring. This scramble circuit 10
The output signal 7 of 6 passes through the switching circuit 102 and is transmitted to subsequent sections as the selection signal 3. Since the subsequent intermediate relay device monitors only frame synchronization, no alarm is generated.
受信端局装置では、入力された信号即ち切替回路１０２
の出力信号３はフレーｌ＼同朋回路２０１．ディスクラ
ンブル回路２０２へ夫々入力され、フレーム同期が確立
され送信側と同一のスクランブルパターンでディスクラ
ンブル操作が施されてスクランブル操作がｔｔされる前
の信号に戻される。ディスクランブル回路２０２の出力
信号１０は中相：装「Ｉで生成された多重化回路１０５
の出力信号５と同じ信号となっている。このゲイスクラ
ンブル回路２０２の出力信号１０は多重分離回路２０４
へ入力され、無線区間の同期を確立するために挿入され
たフレーム同期パターンが分離される。よって多重化分
離回路２０４の出力信号１１は中継装置で発生しｊご信
号発生回路１０７の出力信号８が出力されることになる
。In the receiving terminal device, the input signal, that is, the switching circuit 102
The output signal 3 of the frame circuit 201. Each signal is input to the descrambling circuit 202, frame synchronization is established, a descrambling operation is performed using the same scrambling pattern as on the transmitting side, and the signal is returned to the signal before the scrambling operation tt. The output signal 10 of the descrambling circuit 202 is generated by the multiplexing circuit 105
This signal is the same as the output signal 5 of . The output signal 10 of this gay scrambling circuit 202 is sent to the demultiplexing circuit 204.
The frame synchronization pattern inserted to establish synchronization of the radio section is separated. Therefore, the output signal 11 of the multiplexing/demultiplexing circuit 204 is generated by the relay device, and the output signal 8 of the j-signal generating circuit 107 is output.
尚、信号発生回路１０７の出力どしては、中継装置で用
いるスクランブルパターン発生回路１０４の出力信号と
異なる１５号、即ち受信端局装置で用いているディスク
ランブルパターン発生回路２０３の出力と異なるような
信号であれば同様／丁効渠を４Ｆ？る。Note that the output of the signal generation circuit 107 is different from the output signal No. 15 of the scramble pattern generation circuit 104 used in the relay device, that is, the output of the descramble pattern generation circuit 203 used in the receiving terminal device. If it's a signal, it's the same / the culvert on the 4th floor? Ru.
こうすることににす、多重化分離回路２０４の出力信号
１１をモニタしているパルス断検出回路２０５は警報を
だづことはない。By doing this, the pulse break detection circuit 205, which monitors the output signal 11 of the multiplexing and demultiplexing circuit 204, will not issue an alarm.
免ｌ！！１塑」１
叙十の如く本発明によれば、フレーム同期が確立され得
ない伝送障害時には警報を発することがなくなるので、
フレーム同期非確立時には機器障害のための警報が後続
段へ伝達されず、オペ−レータ等が機器障害と誤認して
しまうことが防止されるという効果がある。Excuse me! ! 1. As stated above, according to the present invention, no alarm is issued in the event of a transmission failure where frame synchronization cannot be established.
When frame synchronization is not established, a warning for a device failure is not transmitted to the subsequent stage, which has the effect of preventing an operator or the like from mistaking it as a device failure.
第１図は本発明の実施例のブロック図、第２図は従来の
中継装置のブロック図である。
主要部分の符号の説明
１０１・・・・・・フレーム同期回路
１０２・・・・・・切替回路FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional relay device. Explanation of symbols of main parts 101...Frame synchronization circuit 102...Switching circuit
Claims (1)
レーム同期の非確立時にフレーム同期信号を生成してこ
れを後続段へ伝送するようにした中継装置であって、論
理値が変化する信号を発生する信号発生手段を設け、前
記フレーム同期信号と前記信号発生手段による信号とを
重畳してこの重畳信号を後続段へ伝送するようにしたこ
とを特徴とする中継装置。A relay device used in intermediate relay stations in digital transmission systems that generates a frame synchronization signal and transmits it to the subsequent stage when frame synchronization is not established, and that generates a signal whose logical value changes. 1. A relay device characterized in that a generating means is provided, the frame synchronization signal and the signal generated by the signal generating means are superimposed, and the superimposed signal is transmitted to a subsequent stage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61174533A JP2553520B2 (en) | 1986-07-24 | 1986-07-24 | Relay device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61174533A JP2553520B2 (en) | 1986-07-24 | 1986-07-24 | Relay device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6331249A true JPS6331249A (en) | 1988-02-09 |
| JP2553520B2 JP2553520B2 (en) | 1996-11-13 |
Family
ID=15980193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61174533A Expired - Lifetime JP2553520B2 (en) | 1986-07-24 | 1986-07-24 | Relay device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553520B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60248051A (en) * | 1984-05-23 | 1985-12-07 | Nec Corp | Digital relay transmission system |
-
1986
- 1986-07-24 JP JP61174533A patent/JP2553520B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60248051A (en) * | 1984-05-23 | 1985-12-07 | Nec Corp | Digital relay transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2553520B2 (en) | 1996-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1219978A (en) | Digital radio relay equipment | |
| JPH08139642A (en) | Radio equipment | |
| JPS6331249A (en) | Repeating installation | |
| JPH0334638A (en) | Circuit switching method | |
| JPH11215013A (en) | Digital microwave radio communication device | |
| JP3556323B2 (en) | Relay device | |
| JPH01317040A (en) | Line quality monitor | |
| JPH08251216A (en) | Data transmitter | |
| JP2567707B2 (en) | Working-Standby line switching method | |
| JP2776302B2 (en) | Auxiliary signal transmission system with redundant configuration | |
| JPS58202641A (en) | Master station device of time division multi-direction multiplex communication system | |
| JPH02142246A (en) | Alarm repercussion preventing system | |
| JPS60206347A (en) | Circuit monitor and control equipment | |
| JPS60190045A (en) | Supervisory system of ciphering synchronization | |
| JPS63119338A (en) | Auxiliary signal repeating transmission system | |
| JP3303902B2 (en) | Communication network | |
| JPH04294660A (en) | Optical subscriber equipment monitor system | |
| JPH0918898A (en) | Connection system for remote monitor and control device | |
| JPH047619B2 (en) | ||
| JPH10290206A (en) | Switching mask circuit for multiplex radio equipment and multiplex communication system using it | |
| JPS58107739A (en) | Alarm detecting circuit | |
| JPS63132540A (en) | Master station equipment for time division multi-directional multiplex communication system | |
| JPH0884138A (en) | System for detecting synchronization in transmission line | |
| JPH01223842A (en) | Time division omnidirectional multiplex communication repeater station equipment | |
| JPH0974403A (en) | Transfer system of main signal superminposed with contact information |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |