JPH01317040A - Line quality monitor - Google Patents
Line quality monitorInfo
- Publication number
- JPH01317040A JPH01317040A JP63148349A JP14834988A JPH01317040A JP H01317040 A JPH01317040 A JP H01317040A JP 63148349 A JP63148349 A JP 63148349A JP 14834988 A JP14834988 A JP 14834988A JP H01317040 A JPH01317040 A JP H01317040A
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- circuit
- signal
- line
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 7
- 238000012806 monitoring device Methods 0.000 claims description 5
- 239000000284 extract Substances 0.000 abstract description 2
- 230000005856 abnormality Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル伝送方式に関し、特に無線ディジ
タル伝送における回線品質監視装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital transmission system, and particularly to a line quality monitoring device in wireless digital transmission.
従来例の回路構成を第２図に示す。 The circuit configuration of a conventional example is shown in FIG.
第２図において、入力信号１はフレーム同期回路１０１
及び切替回路１０２へ入力される。フレーム同期回路１
０１では入力信号１に基づいてフレーム同期を確立する
ようになっておシ、前区間の障害時にはフレーム同期が
確立されないので、異常信号２が発生される。切替回路
１０２はこの異常信号２の発生、すなわちフレーム同期
の非確立に応答して、入力信号１の代りに以降に説明す
るスクランブル回路１０６からの出力信号７を選択して
出力する。In FIG. 2, input signal 1 is input to frame synchronization circuit 101.
and is input to the switching circuit 102. Frame synchronization circuit 1
In 01, frame synchronization is established based on input signal 1, and when there is a failure in the previous section, frame synchronization is not established, so abnormal signal 2 is generated. In response to the occurrence of the abnormal signal 2, that is, the non-establishment of frame synchronization, the switching circuit 102 selects and outputs the output signal 7 from the scrambling circuit 106, which will be described later, instead of the input signal 1.
フレーム同期パターン発生回路１０３は送信側から送ら
れてくる入力信号１と同じフレーム同期用のパターンを
発生する回路であり、このフレーム同期パターン出力信
号４を多重化回路１０５に出力する。スクランブルパタ
ーン発生回路１０４は送信側で用いられるスクランブル
信号と同一の信号を発生するものである。このスクラン
ブル信号は高周波帯のパワースペクトラムの平滑化およ
び後段でのクロック抽出を容易にするために用いられる
。このスクランブルパターン発生回路１０４の出力信号
６はスクランブル回路１０６へ出力される。多重化回路
１０５は７レ一ム同期パターン発生回路１０３の出力信
号４を所定のタイムスロット位置に挿入して多重化し、
この多重化出力信号５をスクランブル回路１０６へ出力
する。スクランブル回路１０６では、多重化回路１０５
内で多重化されたフレーム同期パターンを挿入した位置
を除いてスクランブルパターン発生回路１０４の出力信
号６でスクランブル操作を施す。The frame synchronization pattern generation circuit 103 is a circuit that generates the same frame synchronization pattern as the input signal 1 sent from the transmitting side, and outputs this frame synchronization pattern output signal 4 to the multiplexing circuit 105. The scramble pattern generation circuit 104 generates the same signal as the scramble signal used on the transmitting side. This scramble signal is used to smooth the power spectrum in the high frequency band and to facilitate clock extraction in the subsequent stage. The output signal 6 of this scramble pattern generation circuit 104 is output to a scramble circuit 106. The multiplexing circuit 105 inserts the output signal 4 of the 7-rem synchronization pattern generation circuit 103 into a predetermined time slot position and multiplexes it.
This multiplexed output signal 5 is output to the scrambling circuit 106. In the scrambling circuit 106, the multiplexing circuit 105
A scrambling operation is performed using the output signal 6 of the scramble pattern generation circuit 104 except for the position where the multiplexed frame synchronization pattern is inserted.
このような回路構成では、前区間の障害時に。 With this kind of circuit configuration, when a failure occurs in the previous section.
自回路で生成された信号７を切替回路１０２にて選択し
て出力信号３とするが、この出力信号３には前区間に障
害が発生したという警報信号が含まれていない。一方、
受信端局装置では７レ一ム同期状態を監視しているが、
前述の様に中間中継局よりフレーム同期信号を挿入して
いる為、受信端局では警報が発生しないので２回線切替
動作が行なわれず１回線救済ができないという不具合が
生じる。The signal 7 generated by the own circuit is selected by the switching circuit 102 as the output signal 3, but this output signal 3 does not include an alarm signal indicating that a failure has occurred in the previous section. on the other hand,
The receiving terminal equipment monitors the 7-rem synchronization status, but
As mentioned above, since the frame synchronization signal is inserted from the intermediate relay station, no alarm is generated at the receiving terminal station, so a problem arises in that two-line switching operation is not performed and one-line repair cannot be performed.
本発明は、従来のものの欠点を解決すべくなされたもの
であって、その課題とするところは。The present invention has been made to solve the drawbacks of the conventional ones, and its objectives are as follows.
前区間の障害によりフレーム同期が確立されなくなった
場合、受信端局装置にその情報を伝達することによシ回
線救済が行なわれる回線品質監視装置を提供することに
ある。It is an object of the present invention to provide a line quality monitoring device which performs line rescue by transmitting information to a receiving end station device when frame synchronization cannot be established due to a failure in the previous section.
本発明によれば、ディジタル伝送方式におけるフレーム
同期の非確立時に新たなフレーム同期信号を生成してこ
れを後続区間へ伝送する中継装置であって、フレーム同
期非確立情報信号と前記新たなフレーム同期信号とを重
畳する手段を備えて、この重畳信号を後続段へ伝送し。According to the present invention, there is provided a relay device that generates a new frame synchronization signal and transmits it to a subsequent section when frame synchronization is not established in a digital transmission system, and transmitting the superimposed signal to a subsequent stage.
受信端局装置においては前記フレーム同期非確立情報信
号を抽出する手段と受信端局装置内のフレーム同期非確
立情報と抽出した前記フレーム同期非確立情報との論理
和をとる手段とを備えたことを特徴とする回線品質監視
装置が得られる。The receiving terminal device includes means for extracting the frame synchronization non-establishment information signal and means for calculating the logical sum of the frame synchronization non-establishment information in the receiving terminal device and the extracted frame synchronization non-establishment information. A line quality monitoring device is obtained.
次に１本発明について図面を参照して説明する。 Next, one embodiment of the present invention will be explained with reference to the drawings.
第１図は本発明の実施例の構成を示すブロック図であり
、第２図と同等部分には同一番号により示している。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, and parts equivalent to those in FIG. 2 are designated by the same numbers.
図において、入力信号１はフレーム同期回路１０１およ
び切替回路１０２へ入力される。フレーム同期回路１０
１は入力信号１よりフレーム同期を確立するものであり
、切替回路１０２．多重化回路１０５に対してフレーム
同期異常信号２を出力する。フレーム同期異常信号２は
フレーム同期非確立情報となり、多重化回路１０５にお
いて特定タイムスロットに挿入され、後続区間へと伝送
される。切替回路１０２は入力信号１とスクランブル回
路１０６の出力信号７とを入力し、フレーム同期異常信
号２に基づいてフレーム同期が確立している場合は入力
信号１を出力し、フレーム同期が非確立の場合はスクラ
ンブル回路１０６の出力信号７を選択して出力信号３と
して出力する。In the figure, an input signal 1 is input to a frame synchronization circuit 101 and a switching circuit 102. Frame synchronization circuit 10
1 establishes frame synchronization from input signal 1, and switching circuit 102.1 establishes frame synchronization from input signal 1. A frame synchronization error signal 2 is output to the multiplexing circuit 105. The frame synchronization error signal 2 becomes frame synchronization non-establishment information, is inserted into a specific time slot in the multiplexing circuit 105, and is transmitted to the subsequent section. The switching circuit 102 inputs the input signal 1 and the output signal 7 of the scrambling circuit 106, and outputs the input signal 1 when frame synchronization is established based on the frame synchronization error signal 2, and outputs the input signal 1 when frame synchronization is not established. In this case, the output signal 7 of the scramble circuit 106 is selected and outputted as the output signal 3.
多重化回路１０５はフレーム同期非確立情報であるフレ
ーム同期異常信号２とフレーム同期パターン発生回路１
０３の出力信号４とを入力し。The multiplexing circuit 105 outputs a frame synchronization error signal 2, which is frame synchronization non-establishment information, and a frame synchronization pattern generation circuit 1.
Input the output signal 4 of 03.
両信号を特定タイムスロットに多重化してスクランブル
回路１０６に出力する。スクランブル回路１０６はスク
ランブルパターン発生回路１０４の出力信号６を入力と
し、多重化回路１０５の出力信号５にフレーム同期パタ
ーンおよびフレーム同期非確立情報が挿入されている位
置を除きスクランブル操作を施す。Both signals are multiplexed into a specific time slot and output to the scramble circuit 106. The scrambling circuit 106 inputs the output signal 6 of the scrambling pattern generation circuit 104 and performs a scrambling operation on the output signal 5 of the multiplexing circuit 105 except for the position where the frame synchronization pattern and the frame synchronization non-establishment information are inserted.
ここで、前区間に障害が発生し切替回路１０２の出力信
号３がスクランブル回路１０６の出力信号７を出力した
とする。受信端局装置では、入力された信号、即ち切替
回路１０２の出力信号３がフレーム同期回路２０１．デ
スクランブル回路２０２へ入力され、フレーム同期が確
立されてフレーム同期信号８が多重分離回路２０４．デ
スクランブルパターン発生回路２０３に出力される。Here, it is assumed that a failure occurs in the previous section and the output signal 3 of the switching circuit 102 outputs the output signal 7 of the scrambling circuit 106. In the receiving terminal device, the input signal, ie, the output signal 3 of the switching circuit 102, is sent to the frame synchronization circuit 201. The frame synchronization signal 8 is input to the descrambling circuit 202, frame synchronization is established, and the frame synchronization signal 8 is sent to the demultiplexing circuit 204. It is output to the descramble pattern generation circuit 203.
フレーム同期信号８はデスクランブル操作、無線区間で
加えている付加ピットを多重分離する際に必要なフレー
ム位置情報信号である。これによって受信端局装置では
送信側と同一なスクランブルパターンでデスクランブル
操作が施され、スクランブル操作が施される前の信号に
戻される。The frame synchronization signal 8 is a frame position information signal necessary for descrambling and demultiplexing additional pits added in the radio section. As a result, the receiving terminal device performs a descrambling operation using the same scrambling pattern as that on the transmitting side, and returns the signal to the signal before the scrambling operation.
デスクランブル回路２０２の出力信号１０は中継装置で
生成された多重化回路１０５の出力信号５と同じ信号と
なる。多重分離回路２０４では、中継装置の多重化回路
１０５で挿入されたフレーム同期非確立情報を抽出し２
回線異常信号１２を論理和回路２０５により外部に送出
する。論理和回路２０５では、多重分離回路２０４で抽
出したフレーム同期非確立情報である回線異常信号１２
とフレーム同期回路２０１のフレーム同期非確立情報で
あるフレーム同期異常信号１３との論理和をとシ回線切
替信号１４として外部に送出する。The output signal 10 of the descrambling circuit 202 is the same signal as the output signal 5 of the multiplexing circuit 105 generated by the relay device. The demultiplexing circuit 204 extracts the frame synchronization non-establishment information inserted by the multiplexing circuit 105 of the relay device.
The line abnormality signal 12 is sent to the outside by the OR circuit 205. The OR circuit 205 receives the line abnormality signal 12 which is frame synchronization non-establishment information extracted by the demultiplexer circuit 204.
and the frame synchronization error signal 13, which is frame synchronization non-establishment information of the frame synchronization circuit 201, and outputs it to the outside as a line switching signal 14.
回線異常信号１２に関しては各中継装置毎にフレーム同
期非確立情報を多重化する際、あらかじめ決められた特
定タイムスロットを利用すれば回線異常信号１２により
どこの区間が異常であるか細かく分析できる。さらに回
線切替は回線切替信号１４を用いて行なうことができる
。Regarding the line abnormality signal 12, if a predetermined specific time slot is used when multiplexing the frame synchronization non-establishment information for each relay device, it is possible to analyze in detail which section is abnormal based on the line abnormality signal 12. Furthermore, line switching can be performed using a line switching signal 14.
以上説明したように本発明は、フレーム同期が確立され
ない伝送路障害時に受信端局装置にその情報を伝送でき
るので回線切替が可能となシ、シかも伝送路障害箇所を
特定できる効果がある。As described above, the present invention has the advantage that in the event of a transmission path failure where frame synchronization is not established, the information can be transmitted to the receiving end station device, thereby making it possible to identify the location of the transmission path failure, even if line switching is not possible.
第１図は本発明の一実施例に係る回線品質監視装置のブ
ロック構成図、第２図は従来方式のブロック構成図であ
る。
１０１・・・フレーム同期回路、１０２・・・切替回路
。
１０３・・・フレーム同期パターン発生回路。
乙υ五°”／ Ｖ−ムｌ”Ｊ朋凹露ｅ、 ｉ！：υ
ａ・・９論！４μ凹■治。
第１図FIG. 1 is a block diagram of a line quality monitoring device according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional system. 101...Frame synchronization circuit, 102...Switching circuit. 103...Frame synchronization pattern generation circuit. Otsu υ 5°”/V-mul”J 朋 口 郎 e, i! :υ
a...9 theory! 4 μ concave ■ cure. Figure 1
Claims (1)
時に新たなフレーム同期信号を生成してこれを後続区間
へ伝送する中継装置であって、フレーム同期非確立情報
信号と前記新たなフレーム同期信号とを重畳する手段を
備えて、この重畳信号を後続段へ伝送し、受信端局装置
においては前記フレーム同期非確立情報信号を抽出する
手段と、受信端局装置内のフレーム同期情報と前記フレ
ーム同期非確立情報との論理和をとる手段とを備えたこ
とを特徴とする回線品質監視装置。1. A relay device that generates a new frame synchronization signal when frame synchronization is not established in a digital transmission system and transmits it to a subsequent section, which superimposes a frame synchronization non-establishment information signal and the new frame synchronization signal. means for transmitting the superimposed signal to a subsequent stage, and means for extracting the frame synchronization non-establishment information signal in the receiving terminal device, and means for extracting the frame synchronization non-establishment information signal in the receiving terminal device and the frame synchronization non-establishment information signal in the receiving terminal device. A line quality monitoring device characterized by comprising means for calculating a logical sum with information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148349A JPH01317040A (en) | 1988-06-17 | 1988-06-17 | Line quality monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148349A JPH01317040A (en) | 1988-06-17 | 1988-06-17 | Line quality monitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01317040A true JPH01317040A (en) | 1989-12-21 |
Family
ID=15450775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63148349A Pending JPH01317040A (en) | 1988-06-17 | 1988-06-17 | Line quality monitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01317040A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307715A (en) * | 1994-05-13 | 1995-11-21 | Nec Corp | Secondary fault suppression system and device therefor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128645A (en) * | 1985-11-29 | 1987-06-10 | Fujitsu Ltd | Circuit monitor system |
-
1988
- 1988-06-17 JP JP63148349A patent/JPH01317040A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128645A (en) * | 1985-11-29 | 1987-06-10 | Fujitsu Ltd | Circuit monitor system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307715A (en) * | 1994-05-13 | 1995-11-21 | Nec Corp | Secondary fault suppression system and device therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451916A (en) | Repeatered, multi-channel fiber optic communication network having fault isolation system | |
| JPH1174885A (en) | Synchronization message processing method for transmitter | |
| JP4586653B2 (en) | Optical transmission device and fault information transmission method used for the optical transmission device | |
| JP3435700B2 (en) | Method of transmitting alarm and command in network using optical amplification repeater | |
| JPH01317040A (en) | Line quality monitor | |
| JP3674533B2 (en) | Method for monitoring clock synchronization of OSC signal in wavelength division multiplexing system | |
| JP3556323B2 (en) | Relay device | |
| JPH11215013A (en) | Digital microwave radio communication device | |
| JP2006067239A (en) | Transmission equipment, fault notification method therefor, and transmission system | |
| JP2553520B2 (en) | Relay device | |
| JP2567707B2 (en) | Working-Standby line switching method | |
| JP2776302B2 (en) | Auxiliary signal transmission system with redundant configuration | |
| JP6235539B2 (en) | Multiplexer | |
| JPH11136187A (en) | Wavelength multiplex communication system and its fault relief method | |
| JPH0974403A (en) | Transfer system of main signal superminposed with contact information | |
| JPS63119338A (en) | Auxiliary signal repeating transmission system | |
| JP2877825B2 (en) | Multiplexer alarm transfer method | |
| JP3057187B2 (en) | Connection system between heterogeneous satellite systems | |
| KR100703293B1 (en) | Method for alarming adjacent node fail by supervisory channel monitoring | |
| JPS6231229A (en) | Repeater | |
| JPH11112457A (en) | Fault specifying system for intermediate repeater device | |
| JP2000287226A (en) | Video supervisory system | |
| JPH02151154A (en) | Maintenance line protection circuit for repeater | |
| JPH04220828A (en) | Fault clock locating method | |
| JPH0591119A (en) | Sdh transmitter |