JPS63311875A - Contour compensation circuit - Google Patents
Contour compensation circuitInfo
- Publication number
- JPS63311875A JPS63311875A JP62147717A JP14771787A JPS63311875A JP S63311875 A JPS63311875 A JP S63311875A JP 62147717 A JP62147717 A JP 62147717A JP 14771787 A JP14771787 A JP 14771787A JP S63311875 A JPS63311875 A JP S63311875A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- contour
- absolute value
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力映像信号から形成した輪郭信号を上記人
力映像信号に加算して出力する輪郭補償回路に関し、例
えばビデオテープレコーダ（ＶＴＲ）等の映像機器に適
用される。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a contour compensation circuit that adds a contour signal formed from an input video signal to the above-mentioned human video signal and outputs the result, and is applicable to, for example, a video tape recorder (VTR), etc. Applies to video equipment.
本発明は、入力映像信号から形成した輪郭信号を上記入
力映像信号に加算して出力する輪郭＋ｍ償回路において
、上記輪郭信号の信号レベルを絶対値化した値が大きく
なるに従って段階的に入出力利得を小さくする非線形処
理を非線形処理回路にて上記輪郭信号に施すことによっ
て、コントラストの低い画像やコントラストの高い画像
に対しても自然な輪郭補償をｊテい得るようにしたもの
であ〔従来の技術〕
一般に、ＶＴＲ等の映像機器では、トランスバーサルフ
ィルタやバンドパスフィルタ等を用いて画像の輪郭を強
調する輪郭信号を入力映像信号から形成して上記入力映
像信号に加算することにより、画像の解像度を高めるよ
うにしている。In a contour + m compensation circuit that adds a contour signal formed from an input video signal to the input video signal and outputs the result, the present invention provides input/output in stages as the absolute value of the signal level of the contour signal increases. By applying nonlinear processing to reduce the gain to the contour signal using a nonlinear processing circuit, it is possible to perform natural contour compensation even for images with low contrast or images with high contrast. [Technology] Generally, in video equipment such as a VTR, a transversal filter, a bandpass filter, etc. are used to form an outline signal that emphasizes the outline of an image from an input video signal, and the signal is added to the input video signal. I'm trying to increase the resolution.
また、従来より、映像信号に対する輪郭補償処理等の各
種信号処理は、アナログ信号処理系にてアナログ映像信
号のままで行ったり、映像信号をデジタル化してデジタ
ル信号処理系により行っている。Furthermore, conventionally, various signal processing such as contour compensation processing on a video signal has been performed on the analog video signal as it is in an analog signal processing system, or the video signal has been digitized and performed on the digital signal processing system.
ところで、従来の輪郭補償回路では、入力映像信号の信
号レベルに直線的に比例した輪郭信号をトランスバーサ
ルフィルタやバンドパスフィルタ等にて形成して、線形
動作のアナログ信号処理系やデジタル信号処理系により
輪郭補償を行っていたために、コントラストの低い部分
では補償量が小さく、画像の鮮鋭さの強調や見掛けのコ
ントラスト改善等の補償効果を十分に得ることができず
、また、コントラストの高い部分では補償ヱが大き過ぎ
て、不自然な画像になってしまうという問題点があった
。特に、映像信号をデジタル化してデジタル信号処理系
により輪郭補償処理を行う場合に、上記コントラストの
低い部分に対する補償不足およびコントラストの高い部
分に対する補償過剰の影響が顕著に現れる傾向が強い。By the way, in conventional contour compensation circuits, a contour signal linearly proportional to the signal level of an input video signal is formed using a transversal filter, a bandpass filter, etc. Because contour compensation was performed using , the amount of compensation was small in areas with low contrast, making it impossible to obtain sufficient compensation effects such as emphasizing image sharpness and improving apparent contrast, and in areas with high contrast. There was a problem in that the compensation ヱ was too large, resulting in an unnatural image. Particularly, when a video signal is digitized and contour compensation processing is performed by a digital signal processing system, there is a strong tendency for the effects of under-compensation for low-contrast areas and over-compensation for high-contrast areas to be noticeable.
そこで、本発明は、上述の如き従来の問題点に鑑み、入
力映像信号から形成した輪郭信号を上記入力映像信号に
加算して出力する輪郭補償回路において、上記輪郭信号
に非線形処理を施して上記人力映像信号に加算すること
により、コントラストの低い画像やコントラストの高い
画像に対しても自然な輪郭補償を行い得るようにした新
規な構成の輪郭補償回路を提供するものである。SUMMARY OF THE INVENTION In view of the above-mentioned conventional problems, the present invention provides a contour compensation circuit that adds a contour signal formed from an input video signal to the input video signal and outputs the result, in which the contour signal is subjected to non-linear processing. The present invention provides a contour compensation circuit with a novel configuration that can perform natural contour compensation even for low-contrast images and high-contrast images by adding it to a human video signal.
Ｃ問題点を解決するための手段〕
本発明は、上述の如き従来の問題点を解決するために、
入力映像信号から形成した輪郭信号を上記入力映像信号
に加算して出力する輪郭補償回路において、上記輪郭信
号の信号レベルを絶対値化して絶対値信号と符号信号を
発生する絶対値化回路と、上記絶対値化回路の出力が供
給されるそれぞれ異なる基準レベルの与えられた複数の
レベル比較回路と、上記レベル比較回路の出力にて制御
される係数選択回路と、上記係数選択回路にて選択され
た係数信号を上記絶対値化回路から出力される絶対値信
号と演算するとともに、上記絶対値化回路から出力され
る極性信号を付加する演算増幅器回路から成る非線形処
理回路を設け、上記絶対値化回路にて得られる絶対値信
号の値が大きくなるに従って段階的に入出力利得を小さ
くする非線形処理を上記非線形処理回路にて上記輪郭信
号に施すようにしたことを’ＩｊＦ徴としている。Means for Solving Problem C] In order to solve the above-mentioned conventional problems, the present invention has the following features:
In a contour compensation circuit that adds a contour signal formed from an input video signal to the input video signal and outputs the result, an absolute value conversion circuit that converts the signal level of the contour signal into an absolute value to generate an absolute value signal and a code signal; a plurality of level comparison circuits to which the output of the absolute value conversion circuit is supplied, each provided with a different reference level; a coefficient selection circuit controlled by the output of the level comparison circuit; and a coefficient selection circuit selected by the coefficient selection circuit. A non-linear processing circuit comprising an operational amplifier circuit is provided to calculate the coefficient signal output from the absolute value conversion circuit with the absolute value signal output from the absolute value conversion circuit, and add a polarity signal output from the absolute value conversion circuit. The 'IjF feature is that the contour signal is subjected to nonlinear processing in which the input/output gain is gradually reduced as the value of the absolute value signal obtained by the circuit increases.
本発明に係る輪郭補償回路では、入力映像信号から形成
した輪郭信号について、その信号レベルを絶対値化した
値が大きくなるに従って段階的に入出力利得を小さくす
るようにした非線形処理が非線形処理回路にて行われ、
上記非線形処理回路による非線形処理済の輪郭信号が上
記入力映像信号に加算される。In the contour compensation circuit according to the present invention, the nonlinear processing circuit performs nonlinear processing in which the input/output gain of the contour signal formed from the input video signal is gradually decreased as the absolute value of the signal level increases. It was held in
A contour signal that has been nonlinearly processed by the nonlinear processing circuit is added to the input video signal.
以下、本発明の一実施例について、開面に従い詳細に説
明する。Hereinafter, one embodiment of the present invention will be described in detail according to the open view.
第１図のブロック図に示す実施例において、入力映像信
号（Ｓｉｎ）は、信号入力端子１からアナログ・デジタ
ル（Ａ／［１）変換回路２に供給されており、上記Ａ／
Ｄ変換回路２にてデジタル化され映像データ（口ｉｎ）
として輪郭信号形成回路３と信号加算回路４に供給され
るようになっている。In the embodiment shown in the block diagram of FIG. 1, an input video signal (Sin) is supplied from a signal input terminal 1 to an analog-to-digital (A/[1) conversion circuit 2,
The video data is digitized by the D conversion circuit 2 (input)
The signal is supplied to the contour signal forming circuit 3 and the signal adding circuit 4 as a signal.
上記輪郭信号形成回路３は、上記映像データ（Ｄｉｎ）
から上記入力映像信号（Ｓｉｎ）にて示される画像の輪
郭部分の映像データを輪郭信号として抽出し、上記輪郭
信号の信号レベルを２の補数で表示した輪郭データ（Ｄ
ａｐ）を非線形処理回路１０を構成する絶対値化回路１
１に供給している。The contour signal forming circuit 3 inputs the video data (Din)
The video data of the contour part of the image indicated by the input video signal (Sin) is extracted from as a contour signal, and the signal level of the contour signal is expressed in two's complement as contour data (D
ap) to an absolute value converting circuit 1 constituting the nonlinear processing circuit 10.
1.
上記絶対値化回路１１は、第２図に具体的な構成を示し
であるように、上記輪郭データ（ｎａｐ）のビット故に
等しい（ｎ＋１）個の排他的論理和回路ＥＸＯＲ（０１
、ＥＸＯＲ＋ｌｌ 〜ＥＸＯＲ（１１−１１、ＥＸＯＲ
＋−＋と１個の加算回路ＡＤＤにて構成されている。上
記排他的論理和回路ＥＸＯＲＬｏｌ、 ＥＸＯＲ＋＋、
〜ＥＸＯＲ＋−＋ 、 ＥＸＯＲ＋−＋は、上記輪郭デ
ータ（Ｄａｐ）の各ビット（Ｂ （０１，Ｂ ｃｌ、〜
Ｂ （１１−１１，８＋、、＋）と符号ビット（Ｓｉｇ
ｎ Ｂｉｔ）との排他的論理和出力を上記加算回路ＡＤ
Ｄに供給している。As shown in FIG. 2, the absolute value converting circuit 11 includes (n+1) equal exclusive OR circuits EXOR(01) due to the bits of the contour data (nap).
, EXOR+ll ~EXOR (11-11, EXOR
+−+ and one adder circuit ADD. The above exclusive OR circuit EXORLol, EXOR++,
~EXOR+-+, EXOR+-+ is each bit (B (01, B cl, ~
B (11-11,8+,,+) and the sign bit (Sig
n Bit) and the exclusive OR output from the adder circuit AD.
It is supplied to D.
上記加算回路ＡＤ［＋は、上記排他的論理和回路ＥＸＯ
Ｒ＋ｏｒ 、 ＥＸＯＲ、ｌ、−ＥＸＯＲＴ１１− 、
） 、 ＥＸＯＲｆｌ ニよる排他的論理和出力にて示
される値の最下位ビｙ ト（ＬＳＢ）に上記符号ビット
（Ｓｉｇｎ Ｂｉｔ）にて示される論理「ｌ」あるいは
論理「０」を加算することにより、上記輪郭信号の信号
レベルを符号ビン） （ＳｒｇｎＢｆｔ）と絶対値デー
タ（ＡＢＳ ＋。＋ 、 ＡＢＳ ｆｉｌ〜Ａ３５（−
＋＋。The above adder circuit AD[+ is the above exclusive OR circuit EXO
R+or, EXOR, l, -EXORT11-,
), by adding logic "l" or logic "0" indicated by the above sign bit (Sign Bit) to the least significant bit (LSB) of the value indicated by the exclusive OR output by EXORfl. , the signal level of the contour signal is expressed as the code bin) (SrgnBft) and the absolute value data (ABS +.+, ABS fil~A35(-)
++.
ＡＢＳい、）にて示す符号付き絶対値表示の輪郭データ
（Ｄａｂｓ）に、２の補数表示の上記輪郭データ（Ｄａ
ｐ）を変換する。The above contour data (Da
p).
そして、上記絶対値化回路１１にて得られる符号付き絶
対値表示の輪郭データ（Ｄａｂｓ）は、その晩文４（直
データ（ＡＢＳ、。１．八ＢＳ（１）〜ＡＢＳ （、、
−１１、ＡＢＳい、）が３個の比較回路１２，１３．１
４と掛算回路１８に供給され、また、上記符号ピッ）
（Ｓｉｇｎ Ｂｉｔ）が上記加算回路４に供給されてい
る。Then, the signed absolute value display contour data (Dabs) obtained by the absolute value converting circuit 11 are converted into the late text 4 (direct data (ABS, .1.8 BS (1) to ABS (,,
-11, ABS,) are three comparison circuits 12, 13.1
4 and the multiplication circuit 18, and also the above sign p)
(Sign Bit) is supplied to the adder circuit 4.
上記比較回路１２，１３．１４は、それぞれ異なる値の
比較データ’ＸｏＪ、’ＸＩＪ、’ＸｔＪが与えられて
おり、この比較データ’ＸｏＪ 、 ’Ｘ＋Ｊ 。The comparison circuits 12, 13, and 14 are supplied with comparison data 'XoJ, 'XIJ, and 'XtJ of different values, respectively, and these comparison data 'XoJ, 'X+J.
「Ｘ２」と上記絶対値データ（ＡＢＳ 、。１．ＡＢＳ
ＩＩＩ 〜Ａ８５ （１１−１１−ＡＢＳ Ｃｈｉ ）
にて示される値「ｘ」を比べる。“X2” and the above absolute value data (ABS, 1.ABS
III ~A85 (11-11-ABS Chi)
Compare the value "x" shown in .
ここで、上記比較データ’ＸｏＪ 、 「Ｘ＋Ｊ 、
”Ｘ２Ｊは、Ｏ＜ｘａ＜ｘ、＜χ２に設定されている。Here, the above comparison data 'XoJ, 'X+J,
"X2J is set to O<xa<x, <χ2.
そして、上記比較回路１２．１３．１４にて得られる比
較出力は、エンコーダ１５に供給されている。上記エン
コーダ１５は、上記比較回路１２゜１３．１４による比
較出力から、上記絶対値データ（ＡＢＳ ＋ａ＋ 、＾
ＢＳ＋＋１〜ＡＢＳＩ−Ｉ１．ＡＢＳｌ、、ｌ）にて示
される値「ｘ」が、
（１） Ｏ＜ｘ＜ｘ。Comparison outputs obtained from the comparison circuits 12, 13, and 14 are supplied to the encoder 15. The encoder 15 receives the absolute value data (ABS +a+, ^
BS++1~ABSI-I1. The value "x" indicated by ABSl,,l) is (1) O<x<x.
（２） ｘ ｏ ＜ ｘ ＜ ｘ １
（３）ｘ＋＜ｘ＜ｘｚ
（４）ｘｚ＜ｘ
のどの範囲にあるかを示す２ビツトの制御データを形成
して２個の係数選択回路１６．１７に供給する。(2) x o < x < x 1 (3) x+<x<xz (4) 2-bit control data indicating the range of xz<x is formed and the two coefficient selection circuits 16.17 supply to.
上記係数選択回路１６には、この非線形処理回路１０の
入出力関数ｆ （ｘ）の１次（利得）係数として４種類
の係数’ａｏＪ、’ａ＋Ｊ、’ａｚＪ、’Ｏ」が与えら
れている。そして、この係数選択回路１６は、上記エン
コーダ１５から供給される２ピントの制御データにより
、上記絶対値データ（ＡＢＳ、。＋ 、 ＡＢＳ （１
１〜ＡＢＳ ＋−＋ 、 ＡＢＳい、）にて示される値
「Ｘ」の範囲（１）〜（４）に応じて、上記４種類の係
数’ａｏＪ、 ’ａ＋ｊ、 「ａｔ」、 ｒＯ，を（１
）Ｏ＜ｘ＜χ。 ：ａ。The coefficient selection circuit 16 is given four types of coefficients 'aoJ, 'a+J, 'azJ, and 'O' as the primary (gain) coefficients of the input/output function f(x) of the nonlinear processing circuit 10. . Then, this coefficient selection circuit 16 selects the absolute value data (ABS, .+, ABS (1
The above four types of coefficients 'aoJ, 'a+j, 'at', rO, are determined according to the range (1) to (4) of the value "X" indicated by (1
)O<x<χ. :a.
（２）ｘｏ＜ ｘ ＜ ｘ １ ： ａ １（３）
Ｘ ＋ ＜ ｘ ＜ ｘ ｔ ： ａ ｚ（４］ｘ、
＜ｘ ：Ｏ″
のように選択して上記掛算回路１８に供給する。(2) xo < x < x 1 : a 1 (3)
X + < x < x t: az(4]x,
<x:O'' is selected and supplied to the multiplication circuit 18.
この掛算回路１８は、上記絶対値化回路１１から供給さ
れる絶対値データ（ＡＢＳ＋。） 、 ＡＢＳ ｕ、〜
ＡＢＳ １ａ−１１，ＡＢＳＩＲ＋）にて示される値「
ｘ」に上記係数選択回路１６から選択的に供給される係
数’ａｏＪ。This multiplication circuit 18 receives absolute value data (ABS+.), ABS u, ~ supplied from the absolute value converting circuit 11.
ABS 1a-11, ABSIR+)
The coefficient 'aoJ' is selectively supplied from the coefficient selection circuit 16 to 'x'.
’ａｌＪ＋ ’ａｔＪあるいは「０」を掛けて、その
掛算出力を加算回路１９に供給する。'alJ+'atJ' or '0' is multiplied and the multiplied output is supplied to the adder circuit 19.
また、上記係数選択回路１７には、この非線形処理回路
１０の入出力関数ｒ （ｘ）の０次（オフセント）係数
として４種類の係数ｒ−ａ、（」、ｒｂ、４− ’ｂｚ
Ｊ 、 ’ｂｘＪ が与えられている。そして、この
係数選択回路１７は、上記エンコーダ１５から供給され
る２ビツトの制御データにより、上記絶対値データ （
ＡＢＳ（。＋、ＡＢＳｔｕ〜ＡＢＳ ＋−＋ 。In addition, the coefficient selection circuit 17 has four types of coefficients ra, ('', rb, 4-'bz) as zero-order (offcent) coefficients of the input/output function r(x) of the nonlinear processing circuit 10.
J, 'bxJ are given. Then, this coefficient selection circuit 17 uses the 2-bit control data supplied from the encoder 15 to select the absolute value data (
ABS(.+, ABStu~ABS +-+.
八ＢＳ ＋−＋ ）にて示される値「ｘ」の範囲（１）
〜（４）に応じて、上記４種類の係数’ ａｏｃＪ
、’ｂ＋Ｊ 。Range (1) of the value “x” indicated by 8BS +-+)
~(4), the above four types of coefficients'aocJ
,'b+J.
’ｂ２Ｊ、 「ｂｚＪを
（１） ０ ＜ｘ＜ｘ０ニーａＯｃ
（２１Ｘ ｏ ＜ Ｘ ＜ Ｘ １ ： ｂ １（３
） Ｘ Ｉ＜ Ｘ ＜ Ｘ ｚ 、 ： ｂ ｔ（４）
ｘｚ ＜ｘ ： ｂコのように選択して
上記加算回路１９に供給する。'b2J, 'bzJ (1) 0 < x < x0 nee aOc (21X o < X < X 1 : b 1(3
) X I < X < X z, : b t(4)
xz <x: Select b and supply it to the adder circuit 19.
この加算回路１９は、上記係数選択回路１７から供給さ
れる上記４種類の係数’ ａｏｃＪ、”ｂｌＪ。This adder circuit 19 selects the four types of coefficients 'aocJ,'blJ, supplied from the coefficient selection circuit 17.
「ｂ２」 あるいは「ｂユ」 を上記掛算回路１日に
よる掛算出力に加算して、アンダーフロー検出回路２０
に供給するとともに、スイッチ回路２１を介して上記加
算回路４に供給する。上記アンダーフロー検出回路２０
は、上記加算回路１９による加算結果が負になることを
検出して上記スイッチ回路２１の切り換え制御を行う。The underflow detection circuit 20 adds "b2" or "byu" to the multiplication output from the multiplication circuit 1 day
It is also supplied to the adder circuit 4 via the switch circuit 21. The above underflow detection circuit 20
detects that the addition result by the addition circuit 19 is negative and controls the switching of the switch circuit 21.
また、上記スイッチ回路２１は、定数「０」が与えられ
ており、上記絶対値データ（ＡＢＳ ＋。） 、 ＡＢ
Ｓ ｔ＋）〜ＡＢＳ（−ｎ□ＡＢＳ 、、、、 ）にて
示される値「Ｘ」がＱ＜ｘ＜ｃの範囲にあるときに上記
定数「０」を選択し、他の範囲にあるときに上記加算回
路１９による加算出力を選択する。Further, the switch circuit 21 is given a constant "0", and the absolute value data (ABS +.), AB
When the value "X" indicated by S t+) ~ ABS (-n□ABS , , , ) is in the range of Q<x<c, select the above constant "0", and when it is in another range The addition output from the addition circuit 19 is selected.
上記非線形処理回路ｌＯは、上記輪郭信号形成回路３に
て形成した輪郭データ（Ｄａｐ）について、上記絶対値
化回路１１にて得られる絶対値表示の輪郭データ（Ｄａ
ｂｓ）の絶対値データ （八ＢＳ ｔｏ）、 ＡＢＳ
ｕ＋〜ＡＢＳ ＋−ｎ 、 ＡＢＳ （１，ｌ ）に対
して、その値「ｘ」のｆｆｆｉ囲に応して、
■Ｏ＜ｘ＜ｃの範囲では
ｆ（ｘ）＝０
■ｃ ＜ ｘ ＜ Ｘｏの範囲では
ｆ（ｘ）−ａｏ（ｘ−ｃ）
■ｘ ｏ ＜ ｘ ＜ ｘ ＋ の範囲では［（ｘ）−
ａ、ｘ＋ｂ。The non-linear processing circuit IO converts the contour data (Dap) formed by the contour signal forming circuit 3 into absolute value display contour data (Da) obtained by the absolute value converting circuit 11.
Absolute value data of bs) (8BS to), ABS
For u+~ABS +-n, ABS (1, l), depending on the fffi range of the value "x": ■In the range of O<x<c, f(x)=0 ■c<x< In the range of Xo, f(x)-ao(x-c) ■ In the range of x o < x < x +, [(x)-
a, x+b.
■Ｘｌ＜Ｘ＜Ｘｉの範囲では
ｆ （ｘ）＝ ａ ｚＸ ＋ ｂｚ
■ｘｚ ＜ｘの範囲では
ｆ（ｘ）＝ｂｚ
となる非線形特性「（Ｘ）を上記掛算回路１８．加算回
路１９およびスイッチ回路２１にて与えて上記符号ビッ
ト（Ｓｉｇｎ Ｂｉｔ）を付加することにより、第３図
に入出力特性を示すような非線形処理を行う。すなわち
、上記非線形処理回路１０では、上記輪郭データ（Ｄａ
ｂｓ）の絶対値データ （ＡＢＳ （ａ＋ 、 ＡＢＳ
、１．〜ＡＢＳい−１１、ＡＢＳ （−） ）の値「Ｘ
」が大きくなるに従って段階的に入出力利得を小さくす
るようにした非線形処理が行われる。■In the range of Xl<X<Xi, f (x) = azX + bz ■In the range of xz <x, f(x) = bz. By adding the sign bit (Sign Bit) to the circuit 21, nonlinear processing is performed as shown in the input/output characteristics shown in FIG.
bs) absolute value data (ABS (a+, ABS
, 1. ~ABS-11, ABS (-)) value “X
Nonlinear processing is performed in which the input/output gain is made smaller in stages as `` becomes larger.
そして、上記非線形処理回路１０にて非線形処理を施し
た輪郭データ（Ｄａｂｓ”）が供給される上記加算回路
４は、上記Ａ／Ｄ変換回路２から供給される人力映像デ
ータ（Ｄｉｎ）に上記輪郭データ（ＤａｂＳｌ）を加算
して、輪郭補償処理済の映像データ（Ｄｏｕ ｔ）を形
成する。上記加算回路４にて得られる映像データ（Ｄｏ
ｕｔ）は、デジタル・アナログ（Ｄ／＾）変換回路５に
てアナログ化して、輪郭補償処理済の映像信号（Ｓｏｕ
ｔ）として信号出力端子６から出力される。The addition circuit 4, to which the contour data (Dabs'') subjected to non-linear processing in the non-linear processing circuit 10 is supplied, adds the contour data to the human video data (Din) supplied from the A/D conversion circuit 2. The data (DabSl) is added to form the video data (Dout) that has undergone contour compensation processing.
ut) is converted into an analog signal by a digital-to-analog (D/^) conversion circuit 5 and converted into a video signal (Sou
t) from the signal output terminal 6.
この実施例のように、入力映像信号から形成した輪郭信
号について、その信号レベルを絶対値化した値「Ｘ」が
大きくなるに従って段階的に入出力利得を小さくするよ
うにした非線形処理を上記非線形処理回路１０にて施す
ことにより、コントラストの低い部分に対しては、輪郭
補償量を大きくして鮮鋭度および見掛けのコントラスト
を向上させることができ、また、コントラストの高い部
分に対しては、輪郭補償量を小さくして自然な輪郭補償
を施すことができる。しかも、この実施例では、輪郭デ
ータ（Ｄａｂｓ）の絶対値データ（ＡＢＳ 、ｏ＋ 。As in this embodiment, nonlinear processing is performed on a contour signal formed from an input video signal, in which the input/output gain is gradually reduced as the absolute value "X" of the signal level becomes larger. By applying this in the processing circuit 10, it is possible to increase the amount of contour compensation for areas with low contrast to improve sharpness and apparent contrast, and to increase the amount of contour compensation for areas with high contrast. Natural contour compensation can be performed by reducing the amount of compensation. Furthermore, in this embodiment, the absolute value data (ABS, o+) of the contour data (Dabs).
ＡＢＳ＋ｌ１−ＡＢＳ＋、、−＋＋、八Ｂへ （ｎｌ
）が微小なＯ＜ｘ＜ｃの範囲■の輪郭信号は、ノイズと
見なしてｆ （ｘ）−〇として輪郭信号をゼロレベルに
クリップすることにより、ノイズによる画質劣化を抑え
ることができる。ABS+l1-ABS+,,-++,to 8B (nl
The contour signal in the range (3) where O<x<c, where ) is small, is regarded as noise and the contour signal is clipped to zero level as f (x)-0, thereby suppressing image quality deterioration due to noise.
：発明の効果〕
本発明に係る輪郭補償回路では、入力映像信号から形成
した輪郭信号を上記入力映像信号に加算して出力する輪
郭補償回路において、入力映像信号から形成した輪郭信
号について、その信号レベルを絶対値化した値が大きく
なるに従って段階的に入出力利得を小さくするようにし
た非線形処理が非線形処理回路にて行われ、上記非線形
処理回路による非線形処理済の輪郭信号が上記入力映像
信号に加算されるので、コントラストの低い画像やコン
トラストの高い画像に対しても自然な輪郭補償を行うこ
とができる。:Effects of the Invention] In the contour compensation circuit according to the present invention, in the contour compensation circuit that adds a contour signal formed from an input video signal to the input video signal and outputs the result, the contour signal formed from the input video signal is Nonlinear processing is performed in a nonlinear processing circuit in which the input/output gain is gradually reduced as the absolute value of the level increases, and the contour signal processed nonlinearly by the nonlinear processing circuit is the input video signal. Therefore, natural contour compensation can be performed even for images with low contrast or images with high contrast.
第１図は本発明の一実施例を示すブロック図であり、第
２図は上記実施例を構成する絶対値化回路の具体的な構
成を示すブロック図であり、第３図は上記実施例の動作
を説明するための入出力特性線図である。
１・・・信号入力端子
２・・・Ａ／Ｄ変換回路
３・・・輪郭信号形成回路
４・・・信号加算回路
５・・・Ｄ／Ａ変換回路
６・・・信号出力端子
１０・・・非線形処理回路
１１・・・絶対値化回路
１．２．１３．１４・・・比較回路
１５・・・エンコーダ
１６．１７・・・係数選択回路
１８・・・掛算回路
１９・・・加算回路FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a block diagram showing a specific configuration of an absolute value converting circuit constituting the above embodiment, and FIG. FIG. 3 is an input/output characteristic diagram for explaining the operation of the controller. 1...Signal input terminal 2...A/D conversion circuit 3...Contour signal forming circuit 4...Signal addition circuit 5...D/A conversion circuit 6...Signal output terminal 10...・Nonlinear processing circuit 11... Absolute value circuit 1.2.13.14... Comparison circuit 15... Encoder 16.17... Coefficient selection circuit 18... Multiplication circuit 19... Addition circuit
Claims (1)
に加算して出力する輪郭補償回路において、 上記輪郭信号の信号レベルを絶対値化して絶対値信号と
符号信号を発生する絶対値化回路と、上記絶対値化回路
の出力が供給されるそれぞれ異なる基準レベルの与えら
れた複数のレベル比較回路と、上記レベル比較回路の出
力にて制御される係数選択回路と、上記係数選択回路に
て選択された係数信号を上記絶対値化回路から出力され
る絶対値信号と演算するとともに、上記絶対値化回路か
ら出力される符号信号を付加する演算増幅器回路から成
る非線形処理回路を設け、 上記絶対値化回路にて得られる絶対値信号の値が大きく
なるに従って段階的に入出力利得を小さくする非線形処
理を上記非線形処理回路にて上記輪郭信号に施すように
したことを特徴とする輪郭補償回路。[Claims] In a contour compensation circuit that adds a contour signal formed from an input video signal to the input video signal and outputs the result, the signal level of the contour signal is converted into an absolute value to generate an absolute value signal and a code signal. an absolute value converting circuit; a plurality of level comparing circuits to which the output of the absolute value converting circuit is supplied, each provided with a different reference level; a coefficient selection circuit controlled by the output of the level comparing circuit; A nonlinear processing circuit comprising an operational amplifier circuit that operates the coefficient signal selected by the selection circuit with the absolute value signal output from the absolute value conversion circuit and adds a code signal output from the absolute value conversion circuit. characterized in that the nonlinear processing circuit performs nonlinear processing on the contour signal to gradually reduce the input/output gain as the value of the absolute value signal obtained by the absolute value conversion circuit increases. contour compensation circuit.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62147717A JP2773821B2 (en) | 1987-06-13 | 1987-06-13 | Contour compensation circuit |
| GB8806502A GB2203013B (en) | 1987-03-31 | 1988-03-18 | Aperture correction circuits |
| US07/171,764 US4855829A (en) | 1987-03-31 | 1988-03-22 | Aperture correction circuit |
| KR1019880003475A KR0139418B1 (en) | 1987-03-31 | 1988-03-30 | Aperture correction circuits |
| FR888804220A FR2613569B1 (en) | 1987-03-31 | 1988-03-30 | OPENING CORRECTION CIRCUIT FOR A VIDEO CAMERA |
| DE3810902A DE3810902C2 (en) | 1987-03-31 | 1988-03-30 | Gradation control circuit |
| KR97012441A KR970010202B1 (en) | 1987-03-31 | 1997-03-31 | Gradation control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62147717A JP2773821B2 (en) | 1987-06-13 | 1987-06-13 | Contour compensation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63311875A true JPS63311875A (en) | 1988-12-20 |
| JP2773821B2 JP2773821B2 (en) | 1998-07-09 |
Family
ID=15436599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62147717A Expired - Lifetime JP2773821B2 (en) | 1987-03-31 | 1987-06-13 | Contour compensation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773821B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990013968A1 (en) * | 1989-04-28 | 1990-11-15 | Ikegami Tsushinki Co., Ltd. | Contour emphasizing device for tv camera |
| JPH045772U (en) * | 1990-05-07 | 1992-01-20 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57168584A (en) * | 1981-04-10 | 1982-10-16 | Sony Corp | Nonlinear converter |
| JPS6171773A (en) * | 1984-09-14 | 1986-04-12 | Nec Corp | Contour emphasizing circuit |
-
1987
- 1987-06-13 JP JP62147717A patent/JP2773821B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57168584A (en) * | 1981-04-10 | 1982-10-16 | Sony Corp | Nonlinear converter |
| JPS6171773A (en) * | 1984-09-14 | 1986-04-12 | Nec Corp | Contour emphasizing circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990013968A1 (en) * | 1989-04-28 | 1990-11-15 | Ikegami Tsushinki Co., Ltd. | Contour emphasizing device for tv camera |
| US5247360A (en) * | 1989-04-28 | 1993-09-21 | Ikegami Tsushinki Co., Ltd. | Contour-emphasizing apparatus in television camera |
| JPH045772U (en) * | 1990-05-07 | 1992-01-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2773821B2 (en) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0127896B1 (en) | Video signal correction system | |
| US4833537A (en) | Noise reduction circuit for video signal having suitable nonlinear processing character | |
| GB2203013A (en) | Aperture correction circuits | |
| US4910694A (en) | Method for approximating a value which is a nonlinear function of the linear average of pixel data | |
| JPH04288781A (en) | Gamma correction circuit | |
| JPS63311875A (en) | Contour compensation circuit | |
| GB2118800A (en) | Digital television receiver automatic chroma control system | |
| JP2000324363A (en) | Gradation correction device | |
| JPS62204617A (en) | High resolution analog-digital converter | |
| JPS63260276A (en) | Picture quality improving device | |
| JP3045245B2 (en) | Gamma correction circuit | |
| JP3641402B2 (en) | Color correction circuit and color correction method | |
| JP2638148B2 (en) | Signal correction device | |
| KR900003775B1 (en) | Video contour compensating circuit | |
| JPS635308Y2 (en) | ||
| SU809657A1 (en) | Device for suppressing noise in television signal | |
| JPS63197175A (en) | Circuit for controlling level of digital video signal | |
| JP2568554B2 (en) | Video signal processing device | |
| JPH04363976A (en) | Gradation converter for video signal | |
| JPH06152411A (en) | A/d converter | |
| KR930003283B1 (en) | Negative image transformer of digital tv | |
| JP2586484B2 (en) | Imaging device | |
| JPS62299180A (en) | Adaptable type outline correcting device | |
| JPH02285813A (en) | Digital/analog converter | |
| JPH0410767A (en) | Contour emphasizing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080424 Year of fee payment: 10 |