JPS63311455A - Copy protection device for software - Google Patents

Copy protection device for software

Info

Publication number
JPS63311455A
JPS63311455A JP62146241A JP14624187A JPS63311455A JP S63311455 A JPS63311455 A JP S63311455A JP 62146241 A JP62146241 A JP 62146241A JP 14624187 A JP14624187 A JP 14624187A JP S63311455 A JPS63311455 A JP S63311455A
Authority
JP
Japan
Prior art keywords
copy protection
data
software
register
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62146241A
Other languages
Japanese (ja)
Other versions
JP2569564B2 (en
Inventor
Yasushi Fujinami
靖 藤波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62146241A priority Critical patent/JP2569564B2/en
Publication of JPS63311455A publication Critical patent/JPS63311455A/en
Application granted granted Critical
Publication of JP2569564B2 publication Critical patent/JP2569564B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

PURPOSE:To secure copy protection even to remodeling by collating data on software simultaneously with the reading action of the software and fetching a copy protection code via a register to inhibit the output of said code to the outside. CONSTITUTION:A decoder 24 is connected to an address bus 23 and outputs H as a selection signal when an address reaches another address where copy protection data is written. A gate circuit 25 receives a selection signal from the decoder 24 and switches a control bus 21. Then a selection signal SEL of H is supplied to the circuit 25 from the decoder 24 with a copy protection code when a floppy disk FD40 is read. At the same time, a chip-enable signal of the bus 21 is supplied to a register 11 and the copy protection code is written in the register 11. In this case, nothing is written in a cache RAM41. Thus a copying action is impossible for the floppy disk even with remodeling.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は記録媒体上のソフトウェアを読出し、他の記録
媒体にコピーを行うことを制限する装置に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an apparatus for reading software on a recording medium and restricting copying to another recording medium.

詳しくは、フロッピーディスクの如き記録媒体からソフ
トウェアを読み出して実行させる如きコンピュータ装置
に関し、読出したソフトウェアを他のフロッピーディス
クに無制限にコピーすることを防止するフロッピーディ
スクのコピー・プロテクト装置に関する。
Specifically, the present invention relates to a computer device that reads and executes software from a recording medium such as a floppy disk, and relates to a floppy disk copy protection device that prevents the read software from being copied to other floppy disks without restriction.

〔従来技術〕[Prior art]

ソフトウェアのコピーを防止する装置として、特開昭5
9−157747号などが公知となっている。このよう
な技術では、一般にフロッピーディスク上に本来のソフ
トウェアデータと、コピープロテクトデータとが混在し
て記録されており、コピープロテクトデータによりコン
ピュータ装置が自己判断してコピーを禁止する動作を行
う、このような装置をさらに図面を参照しながら、詳細
に説明をする。
As a device to prevent copying of software,
No. 9-157747 and the like are publicly known. In such technology, original software data and copy protection data are generally recorded on the floppy disk in a mixed manner, and the computer device uses the copy protection data to make a self-judgment and perform an operation to prohibit copying. Such a device will be described in detail with further reference to the drawings.

第3図は本願に係るコンピュータ装置30の構成を示す
。コンピュータ装置30はプロセッサー31 (以下c
puと称する)とメインRAM32がバス33を介して
接続されており、さらにフロッピーディスクドライブ装
置35(以下FDDと称する)を内蔵する。このFDD
35は内部にIC化された。フロッピーディスクコント
ローラ36(以下FDC)を有する。FDC36は、内
部にコントローラ37と記録・再生回路38とを持つ。
FIG. 3 shows the configuration of a computer device 30 according to the present application. The computer device 30 has a processor 31 (hereinafter c
pu) and a main RAM 32 are connected via a bus 33, and further includes a floppy disk drive device 35 (hereinafter referred to as FDD). This FDD
35 has an IC built into it. It has a floppy disk controller 36 (hereinafter referred to as FDC). The FDC 36 has a controller 37 and a recording/reproducing circuit 38 inside.

記録・再生回路38は磁気ヘッド39によりフロッピー
ディスク40 (以下FDと称する)上のデータの読出
し・書込みを行う、更にFDC35には比較的大容量の
キャッシュRAM41が接続されている。このキャッシ
ュRAM41はCPU31からのアクセスに対して、キ
ャッシュレジスタとしての効果と、バッファレジスタと
しての効果をもつ。
The recording/reproducing circuit 38 uses a magnetic head 39 to read and write data on a floppy disk 40 (hereinafter referred to as FD).Furthermore, a relatively large capacity cache RAM 41 is connected to the FDC 35. This cache RAM 41 has the effect of a cache register and a buffer register for access from the CPU 31.

さて、FD40上には、第4図に示すフォーマットのデ
ータが書き込まれている。尚、説明を簡略化する為1本
願に直接関係のないデータについては、斜線で示し、説
明を割愛した。aは1トラツクのデータフォーマットを
示す、1トラツクは4つのセクターS (1)〜5(4
)で構成され、各セクターは5765B (バイト)の
データに決められている。bは各セクターの内部構造を
示し、内部に0番から127番のデータフレームDF 
(0)〜DF(127)まで128(固のデータフレー
ムに分割されている。各データフレームは44Bの容量
に決められている。さらにCに示すように、各データフ
レームはIBのサブコード(S C)と32Bのコーデ
ィングデータ(CD)及び誤り訂正の為の8Bのパリテ
ィデータ(P D)に分割されている。各データフレー
ムにIBのサブコードが存在し、全データフレームでは
128Bのサブコードが存在することになる。これらの
サブコードはdに示すように4組の同じものよりなり、
各32Bに2Bのコピープロテクトコード(CP C)
が存在する。
Now, data in the format shown in FIG. 4 is written on the FD 40. In order to simplify the explanation, data that is not directly related to the present application is indicated by diagonal lines, and the explanation thereof is omitted. a indicates the data format of one track, one track consists of four sectors S (1) to 5 (4
), and each sector is determined to be 5765B (bytes) of data. b shows the internal structure of each sector, and there are data frames DF numbered from 0 to 127 inside.
(0) to DF (127) are divided into 128 data frames. Each data frame has a capacity of 44B. Furthermore, as shown in C, each data frame is divided into IB subcodes ( SC), 32B of coding data (CD), and 8B of parity data (PD) for error correction.There is an IB subcode in each data frame, and the entire data frame has 128B of subcodes. There will be a code.These subcodes consist of four sets of the same subcodes as shown in d.
2B copy protection code (CPC) for each 32B
exists.

さて、FDC36はFD40の各種データから。Now, FDC36 is based on various data of FD40.

誤り訂正されたデータとコピープロテクトコードとを外
部に出力可能とする。通常、これらのデータはキャッシ
ュRAM41に蓄積され、CPU31からの要求により
、データだけをメインRAM32に転送する。
It is possible to output error-corrected data and a copy protection code to the outside. Normally, these data are stored in the cache RAM 41, and only the data is transferred to the main RAM 32 upon request from the CPU 31.

コピープロテクトコードの使用方法は、以下第5図〜第
7図を参照しながら説明する。
The method of using the copy protection code will be explained below with reference to FIGS. 5 to 7.

まず、第5図において、50・51は夫々メインRAM
32・キャッシュRAM41のメモリマツプを概略で示
したものである。CPU31はキャッシュ41のコピー
プロテクトコード(000)を読み、CPU31自身が
持つコピープロテクトコード(000)と比較する。こ
のCPUの持つコピープロテクトコードは、ROM52
としてCPU31に組み込まれている。読み出されたデ
ータがオリジナルのFDのものであれば、コピープロテ
クトコード(000)は一致し、メインRAM32に転
送されているソフトウェアにより、正常に実行する。
First, in Fig. 5, 50 and 51 are the main RAMs, respectively.
32. This is a schematic representation of the memory map of the cache RAM 41. The CPU 31 reads the copy protection code (000) in the cache 41 and compares it with the copy protection code (000) that the CPU 31 itself has. The copy protection code of this CPU is in the ROM52.
It is incorporated into the CPU 31 as a. If the read data is from the original FD, the copy protection code (000) matches and the software transferred to the main RAM 32 executes normally.

さて、他のFD (X)にメインRAM32のソフトウ
ェアをコピーする場合、コントローラ37はコピープロ
テクトコードとして本来の(000)に換えて、ROM
52内のダミーのコード、例えば(XXX)を書き込む
ように動作する。こうしてコピーされたFD (X)の
ソフトウェアは、コピープロテクトコードだけが(X 
X X)となったソフトウェアとなる(第6図)。
Now, when copying the software in the main RAM 32 to another FD (X), the controller 37 replaces the original (000) as the copy protection code with the ROM
It operates to write a dummy code in 52, for example (XXX). The FD (X) software copied in this way has only the copy protection code (X).
The software becomes (Figure 6).

このコピーのFD(X)を読出して動作させようとする
と、キャッシュRAM41のコピープロテクトコードは
(x x x)であり、CPU31の持つコピープロテ
クトコード(○○○)と異なることになる。そこでCP
U31はFD (X)が違法にコピーされたものである
ことを検知し、正常な動作を禁止することができる(第
7図)。
When attempting to read and operate this copy of FD (X), the copy protection code of the cache RAM 41 is (x x x), which is different from the copy protection code (○○○) of the CPU 31. So CP
U31 can detect that FD (X) has been illegally copied and prohibit normal operation (FIG. 7).

さて2以上の構成によれば、FD (X)は通常の行為
では動作させることができないが1次のような改造によ
り、動作させることが可能であることがわかった。即ち
、予めオリジナルのFDを読み出した時、キャッシュR
AM41書き込まれたコピープロテクトコード(○O○
)を知っておく。
Now, according to two or more configurations, it has been found that although FD (X) cannot be operated by normal actions, it is possible to operate it by the first modification. That is, when the original FD is read in advance, the cache R
AM41 written copy protection code (○O○
).

次ぎにコピーのFD(X)からデータを読出した時、キ
ャツシュRAM41上のコピープロテクトコード(XX
X)を外部からの操作により、  (000)に書き換
えてしまうのである。こうすると。
Next, when data is read from the copy FD (X), the copy protection code (XX
X) is rewritten to (000) by an external operation. If you do this.

FD (X)がコピーであるのにもかかわらす9CPU
31からコピープロテクトコードをアクセスすると、 
 (000)が存在するので、メインRAM32のソフ
トウェアは実行可能となってしまう。
9 CPU even though FD (X) is a copy
If you access the copy protection code from 31,
(000) exists, the software in the main RAM 32 becomes executable.

FDC36に対して、キャッシュRAM41は外付けに
されているので、この間のバス34にメモリの内容を書
き換える治具を挿入するなどして。
Since the cache RAM 41 is external to the FDC 36, a jig for rewriting the contents of the memory is inserted into the bus 34 between them.

部分書き換えを行うことは、高度の電子技術を持つ者に
は比較的容易に可能である。このような改造行為は、明
らかに著作権法に違反し、処罰の対象となるが、未然に
防止できることが好ましい。
Partial rewriting is relatively easily possible for those with advanced electronic technology. Although such modification clearly violates copyright law and is subject to punishment, it is preferable that it can be prevented.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、前述のような改造に対してもコピープ
ロテクトを可能とすることを目的とし、具体的にはコピ
ープロテクトコードを外付けのキャッシュRAMに出力
しないようにすることにある。
An object of the present invention is to enable copy protection even against the above-mentioned modifications, and specifically, to prevent copy protection codes from being output to an external cache RAM.

さらに具体的にいえば、1チツプ化したFDC内部に比
較的小容量のレジスタを設け1通常のデータは外部のR
AMに出力可能とするとともに、コピープロテクトコー
ドに関しては、外部に出力することを禁止し、FDC内
のレジスタに書き込むことを特徴とする。
More specifically, a relatively small-capacity register is installed inside the single-chip FDC, and 1 normal data is stored in an external register.
It is characterized in that it can be output to the AM, and that the copy protection code is prohibited from being output to the outside and is written to a register within the FDC.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明の実施例を添付図面に即して詳細に説明
する。
Embodiments of the present invention will be described in detail below with reference to the accompanying drawings.

第1図は本発明によるFDCの構成を示す。従来と同じ
ものについては、第3図の説明で使用した番号をそのま
ま使用している。本発明の特徴は。
FIG. 1 shows the configuration of an FDC according to the present invention. For the same parts as before, the numbers used in the explanation of FIG. 3 are used as they are. The characteristics of the present invention are as follows.

1チツプのICであるFDCIO内に、レジスタ11を
設けた点にある。このレジスタ11はコピープロテクト
データが一時記憶できる程度の比較的小容量で良い0本
発明の実施例では、2Bで構成した。コントローラ37
はデータ列又はアドレスを検知しており、コピープロテ
クトコード部になると、キャッシュRAM41へのデー
タ出力を禁止し、レジスタ11への書込み動作を行う。
The point is that a register 11 is provided within the FDCIO, which is a one-chip IC. This register 11 may have a relatively small capacity that can temporarily store copy protection data.In the embodiment of the present invention, it is configured with 2B. controller 37
detects a data string or address, and when the copy protection code portion is reached, data output to the cache RAM 41 is prohibited and a write operation to the register 11 is performed.

キャッシュRAM41からメインRAM32へのデータ
転送は通常のように行われる。実行に際しては、CPU
31がコピープロテクトコードを要求すると、コントロ
ーラ37はレジスタ11のコピープロテクトコードを返
す。
Data transfer from cache RAM 41 to main RAM 32 is performed as usual. During execution, the CPU
31 requests a copy protection code, controller 37 returns the copy protection code of register 11.

以上のように、オリジナルのFDであれば、従来と動作
上具なることはない。
As mentioned above, if it is an original FD, there is no difference in operation from the conventional one.

コピーのFD(X)を読み出した場合、キャッシュRA
M41にはデータが、レジスタ11にはコピープロテク
トコード(X X X)が書き込まれる。
When reading the copy FD(X), the cache RA
Data is written to M41, and a copy protection code (X X X) is written to register 11.

このコピープロテクトコード(X X X)は1チツプ
化されたFDCIOにあるので、外部から書き換え操作
を行うことは不可能である。CPU31とFDD35と
の間のバス33を介して、コピープロテクトデータが盗
まれる可能性はあるが、レジスタ11のコピープロテク
トコードを書き換えることができないので、コピーのF
D (X)を実行することは不可能である。
Since this copy protection code (X There is a possibility that the copy protection data may be stolen via the bus 33 between the CPU 31 and the FDD 35, but since the copy protection code in the register 11 cannot be rewritten,
It is impossible to perform D (X).

第2図は上述の実施例をさらに具体構成で示したもので
ある。FDCIO内にはコントロールバス21、データ
バス22及びアドレスバス23がある。各バスは、夫々
以下に述べる各デバイスに接続されている。記録・再生
回路38.及びコントローラ37については既に述べた
ので説明を割愛する。レジスタ11は各バスに接続され
、キャッシュRAM41と並列の関係に設けられている
FIG. 2 shows a more specific configuration of the above-described embodiment. There are a control bus 21, a data bus 22, and an address bus 23 within the FDCIO. Each bus is connected to each device described below. Recording/playback circuit 38. Since the controller 37 and the controller 37 have already been described, their explanation will be omitted. The register 11 is connected to each bus and is provided in parallel with the cache RAM 41.

デコーダ24はアドレスバス23に接続され、アドレス
がコピープロテクトデータの書き込まれているアドレス
に至ると2選択信号としてrHJを出力する。ゲート回
路25はデコーダ24の選択信号を受けてコントールバ
ス21を切り換える。
The decoder 24 is connected to the address bus 23, and outputs rHJ as a 2 selection signal when the address reaches an address where copy protection data is written. The gate circuit 25 receives the selection signal from the decoder 24 and switches the control bus 21.

コントロールバス21は1例えばキャッシュRAM41
及びレジスタ11のチップイネーブル端子(CE)に接
続されているので、キャッシュRAM41又はレジスタ
11を択一動作させる。
The control bus 21 is 1, for example, the cache RAM 41.
Since it is connected to the chip enable terminal (CE) of the register 11, the cache RAM 41 or the register 11 is selectively operated.

FD40の読出し動作において1通常のデータ列ではゲ
ート回路25がキャッシュRAM41を選択しているの
で、データがキャツシュRAM41上に書き込まれる。
In the read operation of the FD 40, since the gate circuit 25 selects the cache RAM 41 for one normal data string, data is written onto the cache RAM 41.

所定のアドレスに至り、コピープロテクトコードとなる
と、デコーダ24よりrHJの選択信号(S E L)
がゲート回路25に供給され、ゲート回路25はコント
ロールバス21のチップイネーブル信号をレジスタ11
に供給し、コピープロテクトコードはレジスタ11に書
き込まれる。この時、キャッシュRAM41には何も書
き込まれない。
When the predetermined address is reached and the copy protection code is reached, the rHJ selection signal (SEL) is sent from the decoder 24.
is supplied to the gate circuit 25, and the gate circuit 25 transfers the chip enable signal from the control bus 21 to the register 11.
The copy protection code is written to register 11. At this time, nothing is written to the cache RAM 41.

この実施例では、コピープロテクトコードのアドレスが
決まっていることを前提に、デコーダ24の入力ををア
ドレスバス23に接続した。他の方法としては、データ
を常に監視する回路をデータバス22に接続し、データ
バスにコピープロテクトコードの開始を表すコードの存
在を検知したら。
In this embodiment, the input of the decoder 24 is connected to the address bus 23 on the premise that the address of the copy protection code is determined. Another method is to connect a circuit that constantly monitors data to the data bus 22 and detects the presence of a code indicating the start of a copy protection code on the data bus.

ゲート回路25に選択信号(SEL)を供給してもよい
A selection signal (SEL) may be supplied to the gate circuit 25.

〔発明の効果〕〔Effect of the invention〕

以上説明したように1本発明のコピープロテクト装置に
よれば、改造によってもフロッピーディスクのコピーが
不可能となる。
As explained above, according to the copy protection device of the present invention, it becomes impossible to copy a floppy disk even if it is modified.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のコピープロテクト装置の概念を示すブ
ロック図、第2図は本発明の実施例を詳細に示したブロ
ック図、第3図は従来のコピープロテクト装置のブロッ
ク図、第4図は本発明に係るフロッピーディスク上のデ
ータフォーマットの概念図、第5図〜第7図は本発明を
理解する為のメモリマツプを示す。 系 + 巴
FIG. 1 is a block diagram showing the concept of a copy protection device of the present invention, FIG. 2 is a block diagram showing an embodiment of the invention in detail, FIG. 3 is a block diagram of a conventional copy protection device, and FIG. 4 1 is a conceptual diagram of a data format on a floppy disk according to the present invention, and FIGS. 5 to 7 are memory maps for understanding the present invention. system + tomoe

Claims (1)

【特許請求の範囲】[Claims] ソフトウェアが書き込まれた記録媒体を読出すと共に、
ソフトウェアの書込みを行う装置であって、書込み・読
出しを制御するコントロール回路と、このコントロール
回路に設けられたレジスタと、このコントロール回路に
より記録媒体に書込み・読出し動作を行う記録・再生回
路とよりなり、ソフトウェアの読出し動作と同時にその
ソフトウェアのデータを照合し、通常のデータに関して
は外部に出力可能とし、コピープロテクトコードに関し
ては上記レジスタに取り込むことで外部への出力を禁止
したことを特徴とする、ソフトウェアのコピープロテク
ト装置。
In addition to reading the recording medium on which the software is written,
A device for writing software, which consists of a control circuit that controls writing and reading, a register provided in this control circuit, and a recording/playback circuit that performs writing and reading operations on a recording medium using this control circuit. , the data of the software is collated simultaneously with the read operation of the software, normal data can be outputted to the outside, and copy protection codes are prohibited from being outputted to the outside by being captured in the above-mentioned register. Software copy protection device.
JP62146241A 1987-06-13 1987-06-13 Software copy protection device Expired - Lifetime JP2569564B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62146241A JP2569564B2 (en) 1987-06-13 1987-06-13 Software copy protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62146241A JP2569564B2 (en) 1987-06-13 1987-06-13 Software copy protection device

Publications (2)

Publication Number Publication Date
JPS63311455A true JPS63311455A (en) 1988-12-20
JP2569564B2 JP2569564B2 (en) 1997-01-08

Family

ID=15403292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62146241A Expired - Lifetime JP2569564B2 (en) 1987-06-13 1987-06-13 Software copy protection device

Country Status (1)

Country Link
JP (1) JP2569564B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7290137B2 (en) 2000-08-15 2007-10-30 Sony Computer Entertainment Inc. Information processing apparatus, executable module generating method, and storage medium
JP2013222272A (en) * 2012-04-13 2013-10-28 Lapis Semiconductor Co Ltd Semiconductor device, confidential data management system, and confidential data management method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61195427A (en) * 1985-02-26 1986-08-29 Mitsubishi Electric Corp Program identifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61195427A (en) * 1985-02-26 1986-08-29 Mitsubishi Electric Corp Program identifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7290137B2 (en) 2000-08-15 2007-10-30 Sony Computer Entertainment Inc. Information processing apparatus, executable module generating method, and storage medium
JP2013222272A (en) * 2012-04-13 2013-10-28 Lapis Semiconductor Co Ltd Semiconductor device, confidential data management system, and confidential data management method

Also Published As

Publication number Publication date
JP2569564B2 (en) 1997-01-08

Similar Documents

Publication Publication Date Title
JPH10107649A (en) Code error correction/detection decoder
US6216201B1 (en) Data processing apparatus using paged buffer memory for efficiently processing data of a compact digital disk
JPH08106733A (en) Information storage-medium utilization system
JPS63311455A (en) Copy protection device for software
JPH0782708B2 (en) Additional data writing method
JPH08286840A (en) Information recording medium and information reproducing device
JPH0628779A (en) Method for recording and controlling data in disk device
JP3637604B2 (en) Information reproducing apparatus and method
JPS6161273A (en) Control system of memory device
JP3917710B2 (en) Signal processing circuit
JPS58223860A (en) Magnetic disk controller
JPS58175065A (en) Processing system of multiplex volume
JP2689559B2 (en) Magnetic disk controller
JPS63253461A (en) Data transfer buffer
JPS58211257A (en) Write controlling system of magnetic disk device
JPH04205132A (en) Control method for magnetic tape device
JPS61283074A (en) Optical system information device
JP2000331419A (en) Recording medium which prevents the use of unlawfully duplicated program or data on computer
JPS61204807A (en) Control system of magnetic disc device
JPS6381663A (en) Data checking system for magnetic disk
JPH1116298A (en) Code error correcting device
JPH11144374A (en) Digital data reproducing device
JPH04341977A (en) Data reproducing control system
JPH03286473A (en) Disk recording/reproducing device and data address control method for the same
JPH0519979A (en) Magnetic disk processor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 11