JPS63308574A - 停電検出回路 - Google Patents
停電検出回路Info
- Publication number
- JPS63308574A JPS63308574A JP14481887A JP14481887A JPS63308574A JP S63308574 A JPS63308574 A JP S63308574A JP 14481887 A JP14481887 A JP 14481887A JP 14481887 A JP14481887 A JP 14481887A JP S63308574 A JPS63308574 A JP S63308574A
- Authority
- JP
- Japan
- Prior art keywords
- level
- voltage
- power failure
- power source
- failure detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 238000012544 monitoring process Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000005856 abnormality Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分野）
この発明は、交流電源の状態を監視し、停電。
電圧低下などの異常があった場合にその旨の信号を送出
する停電検出回路の改良に関する。
する停電検出回路の改良に関する。
（発明の概要）
この発明では、入力レベル監視回路部とタイマ回路部と
を備えた停電検出回路において、タイマ回路部を構成す
るコンデンサの放電回路に所定の時定数を付与すること
により、交流電源レベルが低くなればなるほど停電検出
応答時間を短くして、直流電源の保持時間に応じＣＰＵ
等における停電処理の確実性を担保したものである。
を備えた停電検出回路において、タイマ回路部を構成す
るコンデンサの放電回路に所定の時定数を付与すること
により、交流電源レベルが低くなればなるほど停電検出
応答時間を短くして、直流電源の保持時間に応じＣＰＵ
等における停電処理の確実性を担保したものである。
（従来技術とその問題点）
第３図に示されるように、一般にＣＰＵ等に電力を供給
する直流電源装置には数ｍｓ〜数十ｍｓ程度の保持時間
が持たされているので、停電、電圧低下などの交流電源
異常が生じた場合には、この保持時間の間にメモリの保
ｉ、ｃｐｕのリセット等の処理を行なうようになされて
いる。
する直流電源装置には数ｍｓ〜数十ｍｓ程度の保持時間
が持たされているので、停電、電圧低下などの交流電源
異常が生じた場合には、この保持時間の間にメモリの保
ｉ、ｃｐｕのリセット等の処理を行なうようになされて
いる。
例えば、第４図に示されるように、ｃｐｕ、メモ１ハコ
ントローラ等の制御装置ａによってモータ等の交流駆動
機器すを制御しているようなシステムを想定すると、交
流電源に異常が生じた場合、これを停電検出回路Ｃによ
り早期のうちに検出し、直流電源電圧が保持されている
間に、メモリの保護、ｃｐｕのリセット等の処理を制御
装置ａで行なうわけでおる。
ントローラ等の制御装置ａによってモータ等の交流駆動
機器すを制御しているようなシステムを想定すると、交
流電源に異常が生じた場合、これを停電検出回路Ｃによ
り早期のうちに検出し、直流電源電圧が保持されている
間に、メモリの保護、ｃｐｕのリセット等の処理を制御
装置ａで行なうわけでおる。
第５図は、従来の停電検出回路の一例を示す回路図、第
６図は第５図における各部の信号状態を示す波形図であ
る。
６図は第５図における各部の信号状態を示す波形図であ
る。
第５図において、交流電源１は整流素子２によって仝波
整流される。
整流される。
入力レベル監視回路部３では、基準電圧３ｂに基づき、
比較器３ａによって、整流電圧レベルを監視する。ずな
わら、比較器３ａの出力側には、整流電圧レベルが基準
電圧３ｂ以上のとぎに“Ｌパが、また基準電圧３ｂ未満
のときに“ト１″か出力される。
比較器３ａによって、整流電圧レベルを監視する。ずな
わら、比較器３ａの出力側には、整流電圧レベルが基準
電圧３ｂ以上のとぎに“Ｌパが、また基準電圧３ｂ未満
のときに“ト１″か出力される。
タイマ回路部４では、コンデンサ４Ｇを抵抗器４ｄを介
して充電するようになされてあり、このコンデンサ４Ｇ
の充電電圧は、入力レベル監視回路部３内の比較器３ａ
の″ド′出力で瞬時に放電されるようになされている。
して充電するようになされてあり、このコンデンサ４Ｇ
の充電電圧は、入力レベル監視回路部３内の比較器３ａ
の″ド′出力で瞬時に放電されるようになされている。
そして、コンデンサ４Ｇの充電電圧が、基準電圧４ｂを
越えると、比較器４ａが動作して電源異常出力ＰＦ”Ｌ
”が出力される。
越えると、比較器４ａが動作して電源異常出力ＰＦ”Ｌ
”が出力される。
しかしながら、このような従来の停電検出回路にあって
は、比較器３ａの出力がＩＩ ＨＴＴから１１１ ＩＩ
に変化すると、コンデンサ４Ｇは瞬時（すなわち、時定
数零）に放電されるため、コンテン４ノー４Ｇは常にＯ
ポル［へから充電開始されることとなり、充電開始から
充電完了（ずなわら、電源異常検出〉に至る停電検出応
答時間ｔ３は、交流電源１の電圧の高低にかかわらず常
に一定となる。
は、比較器３ａの出力がＩＩ ＨＴＴから１１１ ＩＩ
に変化すると、コンデンサ４Ｇは瞬時（すなわち、時定
数零）に放電されるため、コンテン４ノー４Ｇは常にＯ
ポル［へから充電開始されることとなり、充電開始から
充電完了（ずなわら、電源異常検出〉に至る停電検出応
答時間ｔ３は、交流電源１の電圧の高低にかかわらず常
に一定となる。
一方、直流電源装置の電源保持時間は、交流電源電圧が
低くなればなるほど短くなる。
低くなればなるほど短くなる。
このため、交流電源電圧が比較的低い状態にａういて停
電が生ずると、ＣＰＵ側ではメモリ保護などの処理がで
きなかったり、あるいは充分な処理時間がとれなかった
りするという問題点力場る。
電が生ずると、ＣＰＵ側ではメモリ保護などの処理がで
きなかったり、あるいは充分な処理時間がとれなかった
りするという問題点力場る。
（発明の目的）
この発明の目的は、この種の停電検出回路において、交
流電源電圧の高低に応じ、停電検出応答時間を最適な値
に自動調整し、これによりＣＰＵ側におけるメモリ保護
等のための充分な処理時間を確保することにある。
流電源電圧の高低に応じ、停電検出応答時間を最適な値
に自動調整し、これによりＣＰＵ側におけるメモリ保護
等のための充分な処理時間を確保することにある。
（発明の構成と効果）
この発明は上記の目的を達成するために、所定の設定レ
ベルを基準として交流電源レベルを監視する入力レベル
監視回路部と、 前記入力レベル監視回路部により設定レベル未満と監視
される期間では所定の時定数で充電され、かつ設定レベ
ル以上と監視される期間では放電されるコンデンサを有
し、該コンデンサの充電電圧が所定値に達するとＯＮし
て停電出力を発するタイマ回路部と、 を備えた停電検出回路において、 前記タイマ回路部を構成するコンデンサの放電回路に所
定の時定数を付与したことを特徴とするものである。
ベルを基準として交流電源レベルを監視する入力レベル
監視回路部と、 前記入力レベル監視回路部により設定レベル未満と監視
される期間では所定の時定数で充電され、かつ設定レベ
ル以上と監視される期間では放電されるコンデンサを有
し、該コンデンサの充電電圧が所定値に達するとＯＮし
て停電出力を発するタイマ回路部と、 を備えた停電検出回路において、 前記タイマ回路部を構成するコンデンサの放電回路に所
定の時定数を付与したことを特徴とするものである。
このような構成によれば、交流電源電圧が低下すればす
るほど、コンデンサの充電開始電圧が上昇することとな
り、このため直流電源保持時間が短くなればなるほど、
停電検出応答時間も早くなり、この結果ＣＰＵ側におけ
るメモリ保護等の処理時間を充分に確保することが可能
となる。
るほど、コンデンサの充電開始電圧が上昇することとな
り、このため直流電源保持時間が短くなればなるほど、
停電検出応答時間も早くなり、この結果ＣＰＵ側におけ
るメモリ保護等の処理時間を充分に確保することが可能
となる。
（実施例の説明）
第１図は本発明に係わる停電検出回路の一実施例を示ず
回路図、第２図（Ａ＞は交流電圧レベル平常時における
各部の信号状態を示す波形図、第２図（’Ｂ）は交流電
圧レベル低下時における各部の信号状態を示す波形図で
おる。
回路図、第２図（Ａ＞は交流電圧レベル平常時における
各部の信号状態を示す波形図、第２図（’Ｂ）は交流電
圧レベル低下時における各部の信号状態を示す波形図で
おる。
なお、第１図において、前記第５図の従来例と同一構成
部分について同符号を付して説明は省略する。
部分について同符号を付して説明は省略する。
第１図に示されるように、この実施例回路の特徴は、コ
ンデンサ４Ｃの充電回路に抵抗４ｆを挿入し、これによ
り充電時のみならず、放電時においても所定の時定数を
付与するようにしたものでおる。
ンデンサ４Ｃの充電回路に抵抗４ｆを挿入し、これによ
り充電時のみならず、放電時においても所定の時定数を
付与するようにしたものでおる。
すなわち、入力レベル監視回路部３内の比較器３ａの出
力がｉｔ Ｈｌ＋の状態では、コンデンサ４Ｇは抵抗器
４ｄを介して所定の時定数で充電され、−〇 − また比較器３ａの出力が″ビ′のときには、コンデンサ
４Ｇは抵抗器４ｆを介して所定の時定数で放電されるわ
けである。
力がｉｔ Ｈｌ＋の状態では、コンデンサ４Ｇは抵抗器
４ｄを介して所定の時定数で充電され、−〇 − また比較器３ａの出力が″ビ′のときには、コンデンサ
４Ｇは抵抗器４ｆを介して所定の時定数で放電されるわ
けである。
次に、本実施例回路の動作を、第２図（Ａ＞および第２
図（Ｂ）を参照しながら説明する。
図（Ｂ）を参照しながら説明する。
交流電源１のレベルが平常レベルにある場合には、第２
図（Ａ＞に示されるように、コンデンサ４Ｇの充電電圧
は、所定の時定数カーブを描いて充放電を繰り返してい
る。ここで、これを第６図の従来例と比べると明らかな
ように、充電開始電圧の値はＯボルトとはならず、比較
器３ａ出力のデユーティ比に応じて変動することとなる
。ここで、充電開始から充電完了に至る停電検出応答時
間を１１とする。
図（Ａ＞に示されるように、コンデンサ４Ｇの充電電圧
は、所定の時定数カーブを描いて充放電を繰り返してい
る。ここで、これを第６図の従来例と比べると明らかな
ように、充電開始電圧の値はＯボルトとはならず、比較
器３ａ出力のデユーティ比に応じて変動することとなる
。ここで、充電開始から充電完了に至る停電検出応答時
間を１１とする。
これに対して、交流電源１のレベルが低くなると、第２
図（Ｂ）に示されるように、比較器３ａ出力のデユーテ
ィ比が変化する結果、コンデンサ４Ｃの充電開始電圧は
上昇することとなる。この結果、この状態において停電
が生ずると、充電開始電圧は高めに設定されているため
、直ちに基準このときの停電検出応答時間をｔ２とする
。
図（Ｂ）に示されるように、比較器３ａ出力のデユーテ
ィ比が変化する結果、コンデンサ４Ｃの充電開始電圧は
上昇することとなる。この結果、この状態において停電
が生ずると、充電開始電圧は高めに設定されているため
、直ちに基準このときの停電検出応答時間をｔ２とする
。
第２図（Ａ＞および第２図（Ｂ）を比較して明らかなよ
うに、停電検出応答時間は１．＞１２となり、交流電源
１のレベルが低下すればするほど、停電検出応答時間は
短くなり、常に直流電源保持時間に対応することとなる
。
うに、停電検出応答時間は１．＞１２となり、交流電源
１のレベルが低下すればするほど、停電検出応答時間は
短くなり、常に直流電源保持時間に対応することとなる
。
従って、この実施例回路によれば、交流電源電圧の高低
にかかわらず、常にＣＰＵ装置側においてメモリ保護等
のための最適処理時間を確保することが可能となる。
にかかわらず、常にＣＰＵ装置側においてメモリ保護等
のための最適処理時間を確保することが可能となる。
第１図は本発明に係わる停電検出回路の一実施例を示す
回路図、第２図（Ａ）は交流電源レベル平常時における
各部の信号状態を示す波形図、第２図（Ｂ）は交流電源
レベル低下時における各部の信号状態を示す波形図、第
３図は交流電源停電の際の直流電源出力、停電信号の状
態を示すタイ停電検出回路の一例を示す回路図、第６図
は第５図における各部の信号状態を示す波形図である。 １・・・交流電源 ２・・・整流素子 ３・・・入力レベル監視回路部 ３ａ・・・比較器 ３ｂ・・・基準電圧 ４・・・タイマ回路部 ４ａ・・・比較器 ４ｂ・・・基準電圧 ４Ｇ・・・コンデンサ ４ｄ〜４ｆ・・・抵抗器 ５・・・停電出力
回路図、第２図（Ａ）は交流電源レベル平常時における
各部の信号状態を示す波形図、第２図（Ｂ）は交流電源
レベル低下時における各部の信号状態を示す波形図、第
３図は交流電源停電の際の直流電源出力、停電信号の状
態を示すタイ停電検出回路の一例を示す回路図、第６図
は第５図における各部の信号状態を示す波形図である。 １・・・交流電源 ２・・・整流素子 ３・・・入力レベル監視回路部 ３ａ・・・比較器 ３ｂ・・・基準電圧 ４・・・タイマ回路部 ４ａ・・・比較器 ４ｂ・・・基準電圧 ４Ｇ・・・コンデンサ ４ｄ〜４ｆ・・・抵抗器 ５・・・停電出力
Claims (1)
- （１）所定の設定レベルを基準として交流電源レベルを
監視する入力レベル監視回路部と、 前記入力レベル監視回路部により設定レベル未満と監視
される期間では所定の時定数で充電され、かつ設定レベ
ル以上と監視される期間では放電されるコンデンサを有
し、該コンデンサの充電電圧が所定値に達するとＯＮし
て停電出力を発するタイマ回路部と、 を備えた停電検出回路において、 前記タイマ回路部を構成するコンデンサの放電回路に所
定の時定数を付与したこと、 を特徴とする停電検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14481887A JPS63308574A (ja) | 1987-06-10 | 1987-06-10 | 停電検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14481887A JPS63308574A (ja) | 1987-06-10 | 1987-06-10 | 停電検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63308574A true JPS63308574A (ja) | 1988-12-15 |
Family
ID=15371171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14481887A Pending JPS63308574A (ja) | 1987-06-10 | 1987-06-10 | 停電検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63308574A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59206773A (ja) * | 1983-05-11 | 1984-11-22 | Tohoku Oki Denki Kk | 交流電源異常検出回路 |
-
1987
- 1987-06-10 JP JP14481887A patent/JPS63308574A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59206773A (ja) * | 1983-05-11 | 1984-11-22 | Tohoku Oki Denki Kk | 交流電源異常検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828207A (en) | Hold-up circuit with safety discharge for preventing shut-down by momentary power interruption | |
| US5428252A (en) | Power supply interruption detection and response system for a microcontroller | |
| US5726573A (en) | Test circuit for back-up battery with protection during test mode | |
| JPH10243544A (ja) | 過電流保護回路と過電流保護回路の過電流保護方法 | |
| JPH08234852A (ja) | 安定化電源の過負荷保護方式 | |
| JPS63308574A (ja) | 停電検出回路 | |
| JPS58139651A (ja) | バツテリ−急速充電回路 | |
| JPH05103430A (ja) | バツテリ充電回路 | |
| JPH05122859A (ja) | 電池充電制御装置 | |
| JP2001016863A (ja) | 電源装置 | |
| US11025158B2 (en) | Power supply apparatus capable to extend hold-up time length of output voltage | |
| KR930004365Y1 (ko) | 시스템 보호펄스 발생장치 | |
| JP2500592B2 (ja) | 無停電電源装置 | |
| JPH0595632A (ja) | 過充電防止方式 | |
| JPH09117132A (ja) | スイッチング電源装置の過電流保護回路 | |
| JP2002233079A (ja) | 無停電性スイッチングレギュレータ | |
| JPH08205391A (ja) | 計算機の給電装置 | |
| JPS63313077A (ja) | 停電検出回路 | |
| JPH0470582A (ja) | 電源回路におけるバッテリテスト方法 | |
| JP2976345B2 (ja) | 停電検出回路 | |
| EP0357448B1 (en) | Electrical power supplies | |
| JP2599403Y2 (ja) | 直流電源装置 | |
| JPS6070928A (ja) | 突入電流防止装置 | |
| JPH0639439Y2 (ja) | 直流安定化電源の停電警報回路 | |
| JPH04417Y2 (ja) |