JPS63302687A - White balance device - Google Patents

White balance device

Info

Publication number
JPS63302687A
JPS63302687A JP62138613A JP13861387A JPS63302687A JP S63302687 A JPS63302687 A JP S63302687A JP 62138613 A JP62138613 A JP 62138613A JP 13861387 A JP13861387 A JP 13861387A JP S63302687 A JPS63302687 A JP S63302687A
Authority
JP
Japan
Prior art keywords
circuit
signal
output
level
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62138613A
Other languages
Japanese (ja)
Other versions
JP2579314B2 (en
Inventor
Hideaki Yoshida
英明 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP62138613A priority Critical patent/JP2579314B2/en
Publication of JPS63302687A publication Critical patent/JPS63302687A/en
Application granted granted Critical
Publication of JP2579314B2 publication Critical patent/JP2579314B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Color Television Image Signal Generators (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

PURPOSE:To remove only a color signal exceeding a saturation level and to prevent a malfunction by stopping an input signal to an integrating means in a time interval in which the level value of the color signal exceeds a prescribed level. CONSTITUTION:G, R, B signals are integrated during one field for reading a charge from an image pickup element in field integrating holding circuits 16, 17, 18, inputted to a removing and digital sample hold circuit 20 to maintain the ratio of R/G, B/G, at the time of a still photographing, the gain of the G, R, B signals is controlled by an open control output circuit 30 and at the time of a movie photographing, it is controlled by a feed back control output circuit and a gain control amplifier 4 and during the time interval in which the one signal level of the G, R, B signals exceeds the prescribed level the signal input to the field integrating and holding circuits 16, 17, 18 is stopped by a high level cut circuit 10.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ホワイトバランス装置、さらに詳しくは、電
子カメラ等のカラー撮像装置に用いられるホワイトバラ
ンス装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a white balance device, and more particularly, to a white balance device used in a color imaging device such as an electronic camera.

[従来の技術] 従来のカラービデオカメラ等におけるホワイトバランス
装置として、R(赤)、G(緑)、B(青)の3原色の
色光に関して、光電変換素子の出力をローパスフィルタ
(以下、LPFと略記する)を通して演算回路に導き、
同演算回路によりビデオ信号系におけるカラー信号ゲイ
ンコントロールアンプ(以下、OCAと略記する)でカ
ラー信号R,G、 Bの比を1:1:1になるように調
整するものがあった。ここで、LPFが用いられている
のは、信号より高い周波数のノイズを防止したり、光の
中に含まれているリップル成分を除いて信号の安定化を
図るためであり、一般には、抵抗とコンデンサから構成
される遅延伝達系で、入力信号と出力信号との間に遅延
時間を有する。
[Prior Art] As a white balance device in a conventional color video camera, etc., the output of a photoelectric conversion element is filtered through a low-pass filter (hereinafter referred to as LPF) for the three primary color lights of R (red), G (green), and B (blue). ) to the arithmetic circuit,
There was a color signal gain control amplifier (hereinafter abbreviated as OCA) in a video signal system using the same arithmetic circuit to adjust the ratio of color signals R, G, and B to 1:1:1. The LPF is used here to prevent noise at frequencies higher than the signal and to stabilize the signal by removing ripple components contained in the light. A delay transmission system consisting of a capacitor and a capacitor, and has a delay time between an input signal and an output signal.

したがって、このようなLPFを有したホワイトバラン
ス装置は、電子スチルカメラのように高速応答を要求さ
れるものには適さない。
Therefore, a white balance device having such an LPF is not suitable for devices that require high-speed response, such as electronic still cameras.

また、他のホワイトバランス装置として、OCAの出力
をフィードバックして比較制御回路に入力させ、同比較
制御回路で基準信号発生回路の出力とを比較してこれら
の誤差をOCAに導き、誤差が少なくなる方向にOCA
を制御していた。しかし、このホワイトバランス装置に
おいても、一般に数フイールド以上に亘ってビデオ信号
を平均化するためのLPFを設けることが必要であり、
さらに、この装置はフィードバック系であるために応答
性が悪く、より一層電子スチルカメラに適さないものと
なっていた。
In addition, as another white balance device, the output of the OCA is fed back and inputted to a comparison control circuit, and the comparison control circuit compares the output of the reference signal generation circuit and guides these errors to the OCA, reducing errors. OCA in the direction of becoming
was under control. However, even in this white balance device, it is generally necessary to provide an LPF to average the video signal over several fields.
Furthermore, since this device is a feedback system, its responsiveness is poor, making it even less suitable for electronic still cameras.

[発明が解決しようとする問題点] そこで、先に本出願人は、光電変換素子のRlG、Bの
各カラー出力信号を積分手段によりそれぞれ所定時間積
分したのち、これら各積分出力に基づいた演算を行なっ
てGCAにおける各カラー信号の利得を制御するように
したホワイトバランス装置を、特願昭62−04830
2号によって提案した。このホワイトバランス装置では
、実際に用いられている撮影光に対して適正なホワイト
バランス調整が行なわれるとともに、回路に遅延要素を
含まないため特に電子スチルカメラに適した応答性の良
好な利得制御がなされる。
[Problems to be Solved by the Invention] Therefore, the applicant first integrated each of the RlG and B color output signals of the photoelectric conversion element for a predetermined time using an integrating means, and then performed calculations based on these integrated outputs. Japanese Patent Application No. 62-04830 describes a white balance device that controls the gain of each color signal in GCA by performing
Proposed by No. 2. This white balance device performs appropriate white balance adjustment for the actual shooting light used, and since the circuit does not include any delay elements, it provides gain control with good responsiveness that is especially suitable for electronic still cameras. It will be done.

しかし、この場合、積分手段の前段で、カラー信号のレ
ベルが撮像手段のダイナミックレンジを超えるような飽
和レベルに達した場合、このような飽和レベルの信号ま
でも積分手段で時間積分し、この積分出力によりカラー
信号の利得を制御すると装置が誤動作してしまう虞れが
ある。
However, in this case, if the level of the color signal reaches a saturation level that exceeds the dynamic range of the imaging means before the integrating means, even the signal at such a saturation level is time-integrated by the integrating means, and this integral If the gain of the color signal is controlled by the output, there is a risk that the device will malfunction.

オートホワイトバランス装置で、従来、誤動作の虞れが
ある場合には、ストロボを使用する場合と同様にプリセ
ット手段により対処していた。しかし、この場合、装置
の誤動作の判断基準が難しく、住かな1誤動作の虞れ”
のためにプリセット手段に切り換えると、はとんどの場
合がプリセット撮影になってしまい、オートホワイトバ
ランスの意味がなくなってしまう。と同時に、プリセッ
ト状態に切り換えることは、外光(被写体光)の情報を
全く無視してしまうことになるので好ましくない。
Conventionally, when there is a risk of malfunction in an auto white balance device, it has been dealt with by presetting means, similar to when using a strobe. However, in this case, it is difficult to determine the criteria for equipment malfunction, and there is a risk of malfunction.
If you switch to a preset method for this purpose, you will end up shooting with a preset in most cases, and the auto white balance will lose its meaning. At the same time, switching to the preset state is not preferable because information about external light (subject light) will be completely ignored.

本発明は、このような問題点に鑑み、応答性に優れ、し
かもカラー信号が撮像手段のダイナミックレンジを超え
る場合にはプリセット状態に切り換えることなく飽和レ
ベルを超えたカラー信号のみを除去することにより誤動
作のない良好なホワイトバランス装置を提供することを
目的とする。
In view of these problems, the present invention has excellent responsiveness and, moreover, eliminates only the color signal exceeding the saturation level without switching to a preset state when the color signal exceeds the dynamic range of the imaging means. The purpose of the present invention is to provide a good white balance device that does not malfunction.

E問題点を解決するための手段および作用]本発明のホ
ワイトバランス装置は、複数のカラー信号に関する各時
間積分値を積分手段より得て、この積分手段の出力に基
づいて上記複数のカラー信号に関する利得を制御する。
Means and operation for solving problem E] The white balance device of the present invention obtains each time integral value regarding a plurality of color signals from an integrating means, and calculates the time integral value regarding the plurality of color signals based on the output of the integrating means. Control gain.

そして、上記複数のカラー信号のうちの少なくとも1つ
のカラー信号のレベルが所定レベルを超えたとき、その
時間区間上記積分手段に対する信号入力を停止するよう
にした。
When the level of at least one of the plurality of color signals exceeds a predetermined level, signal input to the integrating means is stopped for that time period.

[実 施 例] 第1図は、本発明の一実施例を示すホワイトバランス装
置のブロック図である。
[Embodiment] FIG. 1 is a block diagram of a white balance device showing an embodiment of the present invention.

この第1図に示したホワイトバランス装置は、スチル撮
影およびムービ撮影が可能な電子カメラに適用されてい
る。このホワイトバランス装置のホワイトバランス制御
のための測光(il1色)用センサとして、この電子カ
メラの図示しない撮像素子が兼用されている。この撮像
索子よりライン1を通じて映像プロセス回路3に線順次
でカラービデオ信号のR信号とB信号が交互に伝送され
、ライン2を通じてG信号が伝送される。映像プロセス
回路3内ではホワイトバランス調整のために上記線順次
のライン1にGCA4が挿入されている。
The white balance device shown in FIG. 1 is applied to an electronic camera capable of still photography and movie photography. An image sensor (not shown) of this electronic camera is also used as a photometric (il 1 color) sensor for white balance control of this white balance device. From this imaging cable, R and B signals of the color video signal are alternately transmitted line-sequentially to the video processing circuit 3 through line 1, and G signal is transmitted through line 2. In the video processing circuit 3, a GCA 4 is inserted in line 1 of the above line sequence for white balance adjustment.

このGCA4は後出の制御ライン48から送られる2系
統の制御信号によりそれぞれ独立にコントロールされる
2つのOCAを含んでなり、それによってR信号とB信
号のゲインがそれぞれ設定されるようになっていて、こ
のGCA4の出力ライン5のR,Bのカラー信号とライ
ン2の6のカラー信号は映像信号として次段の回路に送
られると同時にGCA4の利得制御のための制御情報と
して用いられる。つまり、このホワイトバランス装置で
GCA4の利得制御が行なわれることにより、R,B、
 Gのカラー信号レベルが1:1:1となる。
This GCA 4 includes two OCAs that are each independently controlled by two systems of control signals sent from a control line 48, which will be described later, so that the gains of the R signal and B signal are set respectively. The R and B color signals on the output lines 5 and the color signals on the lines 2 and 6 of the GCA 4 are sent as video signals to the next stage circuit, and at the same time are used as control information for gain control of the GCA 4. In other words, by controlling the gain of GCA4 with this white balance device, R, B,
The G color signal level is 1:1:1.

上記G信号のライン2にはバッファ回路8が接続され、
GCA4の出力側のR/B信号のライン5にはバッファ
回路9が接続されている。バッファ回路8の出力端子は
ハイレベルカット回路10めスイッチ11に接続され、
バッファ回路9の出力端子はハイレベルカット回路10
のスイッチ12に接続されている。ハイレベルカット回
路10は、G、R/B信号のレベルが略飽和レベルにま
で達したときこれらのカラービデオ信号の伝達をカット
する回路で、上記スイッチ11,12.可変抵抗13お
よびコンパレータ14からなる。つまり、撮像素子のダ
イナミックレンジには限界があるので、撮像素子が高輝
度像を受光したとき、カラービデオ信号の高輝度成分が
飽和してしまうが、この飽和したレベルの信号が後述す
る積分回路により積分されるのを防ぐために、ハイレベ
ルカット回路10が用いられている。
A buffer circuit 8 is connected to the G signal line 2,
A buffer circuit 9 is connected to the R/B signal line 5 on the output side of the GCA 4. The output terminal of the buffer circuit 8 is connected to a high level cut circuit 10 switch 11,
The output terminal of the buffer circuit 9 is a high level cut circuit 10
It is connected to the switch 12 of. The high level cut circuit 10 is a circuit that cuts the transmission of the color video signals when the levels of the G and R/B signals reach approximately the saturation level, and is connected to the switches 11, 12 . It consists of a variable resistor 13 and a comparator 14. In other words, the dynamic range of the image sensor has a limit, so when the image sensor receives a high-brightness image, the high-brightness component of the color video signal becomes saturated. A high level cut circuit 10 is used to prevent the signal from being integrated.

このハイレベルカット回路10では、バッファ回路8の
出力、すなわちG信号のレベルを可変抵抗13で設定し
た基準レベルと比較し、G信号のレベルが基準レベルを
超えたときコンパレータ14の出力によりスイッチ11
.12をオン状態からオフ状態にして、バッファ回路8
.9の出力を後段に送るのを断つようにしている。G信
号のレベルを検出することによってスイッチ11.12
を制御しているのは、通常の光分布の高輝度被写体を撮
像した場合において、撮像素子の出力のRlB、Gのカ
ラービデオ信号が一様に飽和レベルに達するのではなく
、多くの場合まず、G信号の成分が飽和レベルに達する
からである。スイッチUの出力端子はフィールド積分保
持回路16に接続され、スイッチ12の出力端子はR/
B信号分離回路15を介してフィールド積分保持回路1
7゜18に接続されている。
This high level cut circuit 10 compares the output of the buffer circuit 8, that is, the level of the G signal, with a reference level set by a variable resistor 13, and when the level of the G signal exceeds the reference level, the output of the comparator 14 causes a switch 11 to
.. 12 from the on state to the off state, the buffer circuit 8
.. The output of 9 is cut off from being sent to the subsequent stage. Switch 11.12 by detecting the level of the G signal
The reason for controlling this is that when imaging a high-brightness subject with a normal light distribution, the RlB and G color video signals output from the image sensor do not uniformly reach the saturation level, but in many cases first. This is because the components of the G signal reach the saturation level. The output terminal of switch U is connected to field integral holding circuit 16, and the output terminal of switch 12 is connected to R/
Field integral holding circuit 1 via B signal separation circuit 15
Connected to 7°18.

フィールド積分保持回路16はG信号を1フイールドの
有効走査期間に亘って積分してこれを保持するものであ
り、フィールド積分保持回路17゜18は、R/B信号
分離回路15で分離されたR信号、B信号をそれぞれ同
じく1フイールドの期間に亘って積分し保持する。フィ
ールド積分保持回路16.17および18はその後段の
除算兼ディジタルサンプルホールド回路20に接続され
る。
The field integral holding circuit 16 integrates the G signal over the effective scanning period of one field and holds it. The signal and the B signal are similarly integrated over the period of one field and held. Field integration and hold circuits 16, 17 and 18 are connected to a division and digital sample and hold circuit 20 at the subsequent stage.

除算兼ディジタルサンプルホールド回路20は、R,B
の各カラー信号に関するフィールド積分保持回路17.
18の各出力を、垂直ブランキング期間において取り込
んで、Gのカラー信号に関するフィールド積分保持回路
16の出力で除算し、それぞれの比率R/G、B/Gを
求めてホールド−する回路である。この除算兼ディジタ
ルサンプルホールド回路20には、デュアルタイプの電
流加算型D/Aコンバータ21が設けられている。この
D/Aコンバータ21内の2つのD/A変換部22.2
3はこのD/Aコンバータ21に接続された自走式のカ
ウンタ24のカウント値をそれぞれアナログ値に変換す
る。D/A変換部22はR信号に係るものであり、D/
A変換部23はB信号に係るものである。D/Aコンバ
ータ21の基準入力端子refには切換信号Slによっ
てフィールド積分保持回路16の出力と、基準電圧発生
回路26の基準電圧V retとを切り換えるための切
換スイッチ25が接続されている。除算兼ディジタルサ
ンプルホールド回路20のラッチ入力端子1 a t 
c hには、コンパレータ27の出力端子が接続されて
いる。コンパレータ27の両入力端子には切換信号S2
によって切り変えられる切換スイッチ28.29が接続
されている。切換スイッチ28はフィールド積分保持回
路17と18の出力を切り変えてコンパレータ27の一
方の入力端子に入力させるものであり、切換スイッチ2
9はD/A変換部22と23の出力を切り変えてコンパ
レータ27の他方の入力端子に入力させるものである。
The division/digital sample hold circuit 20 has R, B
Field integral holding circuit 17 for each color signal.
18 during the vertical blanking period, and divides it by the output of the field integration holding circuit 16 regarding the G color signal to obtain and hold the respective ratios R/G and B/G. This division/digital sample and hold circuit 20 is provided with a dual type current addition type D/A converter 21. Two D/A converters 22.2 in this D/A converter 21
3 converts the count values of the self-running counter 24 connected to this D/A converter 21 into analog values. The D/A converter 22 is related to the R signal, and the D/A converter 22 is related to the R signal.
The A converter 23 is related to the B signal. A changeover switch 25 is connected to the reference input terminal ref of the D/A converter 21 for switching between the output of the field integration holding circuit 16 and the reference voltage V ret of the reference voltage generation circuit 26 in response to a changeover signal Sl. Latch input terminal 1 a t of division/digital sample hold circuit 20
The output terminal of the comparator 27 is connected to ch. Both input terminals of the comparator 27 are supplied with a switching signal S2.
A selector switch 28, 29 which can be switched by is connected. The changeover switch 28 is used to change over the outputs of the field integral holding circuits 17 and 18 and input it to one input terminal of the comparator 27.
Reference numeral 9 switches the outputs of the D/A converters 22 and 23 and inputs them to the other input terminal of the comparator 27.

また、切換信号S2が印加されるD/Aコンバータ21
の入力選択端子selは、自走式カウンタ24からのデ
ィジタル入力およびラッチ入力端子1atchより入力
されるコンパレータ27の出力であるラッチ信号を切換
信号S2に同期してそれぞれR信号系、B信号系に対応
するD/A変換部22.23に振分けるためものである
。なお、選択されていない方のD/A変換部については
、その出力は選択されていたときの最後の状態にホール
ドされる。
Further, the D/A converter 21 to which the switching signal S2 is applied
The input selection terminal sel selects the digital input from the self-running counter 24 and the latch signal, which is the output of the comparator 27 inputted from the latch input terminal 1atch, into the R signal system and the B signal system, respectively, in synchronization with the switching signal S2. This is for distributing the data to the corresponding D/A converters 22 and 23. Note that the output of the unselected D/A converter is held at the last state when it was selected.

除算兼ディジタルサンプルホールド回路20の出力段と
しては、オープン制御出力回路30と、フィードバック
制御出力回路34とが設けられている。
As the output stage of the division/digital sample and hold circuit 20, an open control output circuit 30 and a feedback control output circuit 34 are provided.

オーブン制御出力回路30はスチル撮影時において用い
られる回路で、上記D/A変換部22゜23の出力をそ
れぞれ増幅する反転増幅器31゜32と、この反転増幅
器31.32の出力を出力選択回路46に送る出力ライ
ン33からなる。
The oven control output circuit 30 is a circuit used during still photography, and includes inverting amplifiers 31 and 32 that amplify the outputs of the D/A converters 22 and 23, respectively, and an output selection circuit 46 that outputs the outputs of the inverting amplifiers 31 and 32. It consists of an output line 33 that sends to.

フィードバック制御出力回路34は、ムービ撮影時にお
いて用いられる回路で、上記D/A変換部22.23の
出力をそれぞれ可変抵抗35゜36の基準電圧V re
rl、 V rer2と比較する差動増幅器37.38
と、系の安定性のために差動増幅器37.38の出力側
に接続されたローパスフィルタ(以下、LPFと略記す
る)39.40と、このLPF39.40の出力を出力
選択回路46に送る出力ライン41とからなる。
The feedback control output circuit 34 is a circuit used during movie shooting, and converts the outputs of the D/A converters 22 and 23 into reference voltages V re of variable resistors 35 and 36, respectively.
rl, differential amplifier compared with V rer2 37.38
A low pass filter (hereinafter abbreviated as LPF) 39.40 is connected to the output side of the differential amplifier 37.38 for system stability, and the output of this LPF 39.40 is sent to the output selection circuit 46. It consists of an output line 41.

また、GCA4のゲインを既知の値にプリセットするた
めのプリセット出力回路42が設けられていて、同プリ
セット出力回路42は基準電圧Vrer3. Vref
4 (ストロボ光に適したプリセットでは基準電圧Vr
ef3’ 、 Vrer4’ )を設定してRlBのカ
ラー信号ゲインを調整するための可変抵抗43.44と
、この可変抵抗43.44により設定された基準電圧V
ref3. Vref4 (Vref3’ 。
Further, a preset output circuit 42 is provided for presetting the gain of the GCA 4 to a known value, and the preset output circuit 42 is connected to the reference voltage Vrer3. Vref
4 (In the preset suitable for strobe light, the reference voltage Vr
ef3', Vrer4') to adjust the RlB color signal gain, and a reference voltage V set by this variable resistor 43.44.
ref3. Vref4 (Vref3'.

Vref4’ )のレベルを出力選択回路46に送る出
力ライン45からなる。
It consists of an output line 45 that sends the level of Vref4') to an output selection circuit 46.

出力選択回路46には選択スイッチ47が設けられてい
て、同スイッチ47の接点端子47a。
The output selection circuit 46 is provided with a selection switch 47, and a contact terminal 47a of the switch 47.

47b、47Cにそれぞれ上記出力ライン45゜33.
41が接続され、切換信号S3によって切り換えられて
接点端子47a、47b、47cのいずれかに接続する
接点端子47dは制御ライン48によりGCA4の利得
制御用端子に接続されている。切換信号SL、S2.S
3はタイミング制御回路49により発生される。
47b and 47C are respectively connected to the above output lines 45°33.
41 is connected, and a contact terminal 47d, which is switched by the switching signal S3 and connected to any one of the contact terminals 47a, 47b, and 47c, is connected to a gain control terminal of the GCA 4 by a control line 48. Switching signals SL, S2. S
3 is generated by the timing control circuit 49.

なお、上記出力ライン33.41,45.出力選択回路
46およびこれを構成する選択スイッチ47 (47a
、47b、47c、47d)、制御ライン48は2系統
並列(独立)の系であって、第1図ではそれを簡略化し
た状態で示している。
Note that the output lines 33, 41, 45 . Output selection circuit 46 and selection switch 47 (47a
, 47b, 47c, 47d), and the control line 48 is a two-system parallel (independent) system, which is shown in a simplified state in FIG.

二こで、上記ホワイトバランス装置が適用されている電
子カメラのシステム全体の概略構成を第2図によって説
明すると、上記ホワイトバランス装F1150および露
出制御装置51はマイクロコンビエータを含んでなるシ
ステムコントローラ52との間の信号の授受によって制
御される。システムコントローラ52は上記切換信号S
1.S2.83等を発生するタイミング制御回路49の
機能および測光情報処理機能等を有している。露出制御
袋W151はストロボ、絞り、シャッター等の各制御回
路ををして構成されている。
Now, the general configuration of the entire system of an electronic camera to which the above white balance device is applied will be explained with reference to FIG. It is controlled by sending and receiving signals between the The system controller 52 outputs the switching signal S
1. It has a function of a timing control circuit 49 that generates S2.83, etc., a photometric information processing function, and the like. The exposure control bag W151 includes control circuits for a strobe, an aperture, a shutter, and the like.

システムコントローラ52の入力端子にはストロボ選択
スイッチ53.スチル/ムービ選択スイッチ54および
測光用センサ55が接続されている。例えば、ストロボ
の使用時でストロボ選択スイッチ53がオンになり、ス
トロボ不使用時でプルアップ抵抗56によりH”になっ
ていた入力端子がこのとき“Loになる。また、スチル
/ムービ選択スイッチ54は、例えば、スチル撮影時に
オフで、プルアップ抵抗57によりシステムコントロー
ラ52の入力端子を“Hoにし、ムービ撮影時にオンし
て入力端子を1L”にする。さらに、この実施例では、
露出制御のための測光用センサ55としては、撮像素子
と独立してカメラの適宜位置に配設した周知のセンサと
しているが、勿論、撮像素子を露出制御のための測光用
センサ55と兼用するものであってもよい。
The input terminal of the system controller 52 includes a strobe selection switch 53. A still/movie selection switch 54 and a photometric sensor 55 are connected. For example, when a strobe is used, the strobe selection switch 53 is turned on, and the input terminal, which is set to H by the pull-up resistor 56 when the strobe is not used, becomes "Lo" at this time. Further, the still/movie selection switch 54 is, for example, turned off during still shooting to set the input terminal of the system controller 52 to "Ho" by the pull-up resistor 57, and turned on during movie shooting to set the input terminal to 1L. Furthermore, in this example,
The photometric sensor 55 for exposure control is a well-known sensor disposed at an appropriate position on the camera independently of the image sensor, but of course the image sensor can also be used as the photometric sensor 55 for exposure control. It may be something.

次に、上記ホワイトバランス装置の動作を説明する。ラ
イン1.2には撮像素子の出力に基づく利得制御すべき
画像信号が供給される。この画像信号は第3図に示すよ
うに、フィールド期間fl。
Next, the operation of the above white balance device will be explained. An image signal whose gain is to be controlled based on the output of the image sensor is supplied to line 1.2. As shown in FIG. 3, this image signal has a field period fl.

f2.f8・・・の各信号間に垂直ブランキング期間B
l、B2.BS・・・を有してなる。
f2. Vertical blanking period B between each signal of f8...
l, B2. It has BS...

まず、スチル撮影の場合について説明する。スチル撮影
の場合には、出力選択回路46の選択スイッチ47の出
力用接点端子47dは、始めプリセット用接点端子47
aに接続されている。したがって、プリセット出力回路
42の出力ライン45が制御ライン48に接続され、可
変抵抗43゜44でプリセットされた電圧Vref3.
  Vref’4がGCA4の利得制御用端子に入力さ
れる。これにより、GCA4はスチル撮影におけるホワ
イトバランスのための基準の利得に制御されている。こ
の後、シャッター釦を押すと、最初の1フイールドの期
間fL内でシャッターが開いてホワイトバランスのため
の露光が行なわれる。露光が終了すると、次のフィール
ド期間f2で露光量に応じたビデオ信号が撮像素子より
読み出されるので、ライン1にR,B信号が入力され、
ライン2にG信号が入力される。この読み出しのフィー
ルド期間f2では、GCA4の利得制御信号として上記
プリセット出力回路42でプリセットされた基準値が与
えられる。そして、この読み出しのフィールド期間f2
のビデオ信号は、この後のフィールド期間f3で行なわ
れる実際のホワイトバランス制御のために、ライン2.
5よりバッファ回路8゜9に入力される。バッファ回路
8を通過したG信号はハイレベルカット回路10のスイ
ッチ11を経てフィールド積分保持回路16に入力され
、また、バッファ回路9を通過したR、 B信号はハイ
レベルカット回路10のスイッチ12を経た後R/B信
号分離口路15で分離されて、それぞれフィールド積分
保持回路17.18に入力される。
First, the case of still photography will be explained. In the case of still photography, the output contact terminal 47d of the selection switch 47 of the output selection circuit 46 is initially connected to the preset contact terminal 47.
connected to a. Therefore, the output line 45 of the preset output circuit 42 is connected to the control line 48, and the preset voltage Vref3.
Vref'4 is input to the gain control terminal of GCA4. Thereby, the GCA 4 is controlled to a reference gain for white balance in still photography. Thereafter, when the shutter button is pressed, the shutter opens within the first field period fL and exposure for white balance is performed. When the exposure is completed, a video signal corresponding to the exposure amount is read out from the image sensor in the next field period f2, so R and B signals are input to line 1.
A G signal is input to line 2. During this read field period f2, the reference value preset by the preset output circuit 42 is given as the gain control signal of the GCA 4. Then, the field period f2 of this readout
The video signals of lines 2, .
5 to the buffer circuit 8.9. The G signal that has passed through the buffer circuit 8 is input to the field integral holding circuit 16 via the switch 11 of the high level cut circuit 10, and the R and B signals that have passed through the buffer circuit 9 are input to the switch 12 of the high level cut circuit 10. After passing through the R/B signal separation path 15, the signals are separated and input to field integral holding circuits 17 and 18, respectively.

フィールド積分保持回路16.17.18は、それぞれ
G、R,B信号を撮像素子からの電荷読み出しの1フイ
一ルド期間f2に亘って積分するが、被写体光が非常に
強く、撮像素子のダイナミックレンジの上限に相当する
飽和レベルまでG信号レベルが上がった場合には、この
高輝度部分の範囲がハイレベルカット回路10によりカ
ットされて有効成分のみが積分される。
The field integration holding circuits 16, 17, and 18 integrate the G, R, and B signals, respectively, over one field period f2 of charge readout from the image sensor, but the subject light is very strong and the dynamic of the image sensor When the G signal level rises to a saturation level corresponding to the upper limit of the range, this high brightness range is cut off by the high level cut circuit 10 and only the effective component is integrated.

1フイ一ルド期間に亘って積分されたG、R。G, R integrated over one field period.

B信号はそのフィールド期間f2の終了時にレベル保持
されて除算兼ディジタルサンプルホールド回路20に入
力される。そして、上記フィールド期間f2に続く垂直
ブランキング期間B2で除算兼ディジタルサンプルホー
ルド回路20が作動する。始め切換信号Slにより切換
スイッチ25は図示のようにフィールド積分保持回路1
6の出力側に切り換えられていて、1フイ一ルド期間に
亘って積分されたG信号はD/Aコンバータ21の基準
入力端子refに入力される。また、切換スイッチ28
.29は切換信号S2に同期して交互にR,B信号のい
ずれかの側に切り換えられる。
At the end of the field period f2, the B signal is held in level and input to the division/digital sample and hold circuit 20. Then, the division/digital sample and hold circuit 20 operates during the vertical blanking period B2 following the field period f2. The changeover switch 25 is activated by the start changeover signal Sl as shown in the figure.
The G signal integrated over one field period is input to the reference input terminal ref of the D/A converter 21. In addition, the changeover switch 28
.. 29 is alternately switched to either the R or B signal side in synchronization with the switching signal S2.

すなわち1図示の状態で切換信号S2によりR信号側が
選択されていて、フィールド積分保持回路17の出力と
D/A変換部22の出力とがコンパレータ27により比
較される。D/A変換部22は入力選択端子selに入
力される切換信号S2によって自走式カウンタ24の出
力をD/A変換し始めると、このD/Am換部22の出
力は切換スイッチ29を通じてコンパレータ27に導か
れてフィールド積分保持回路17の出力と比較される。
That is, in the state shown in FIG. 1, the R signal side is selected by the switching signal S2, and the output of the field integration holding circuit 17 and the output of the D/A converter 22 are compared by the comparator 27. When the D/A converter 22 starts D/A converting the output of the self-running counter 24 in response to the switching signal S2 input to the input selection terminal sel, the output of the D/Am converter 22 is converted to a comparator via the changeover switch 29. 27 and is compared with the output of the field integration holding circuit 17.

そして、D/Aa換部22の出力レベルがフィールド積
分保持回路17の出力レベルに一致したとき、コンパレ
ータ27の出力がラッチ入力端子1atchに送られ、
D/A変換部22のアナログ値がラッチされる。このと
きのD/A変換部22のアナログ値は、フィールド積分
保持回路17の出力信号Rに等しい。
Then, when the output level of the D/Aa converter 22 matches the output level of the field integral holding circuit 17, the output of the comparator 27 is sent to the latch input terminal 1atch,
The analog value of the D/A converter 22 is latched. The analog value of the D/A converter 22 at this time is equal to the output signal R of the field integral holding circuit 17.

D/A変換部22によるD/A変換が終わると、このあ
と引き続き同じ垂直ブランキング期間B2の後半で、切
換信号S2によりB信号側が選択され、フィールド積分
保持回路18の出力とD/A変換部23の出力とがコン
パレータ27により比較され、コンパレータ27の再入
力が一致したときにD/A変換部23のアナログ値がラ
ッチされる。こあときのD/A変換部23のアナログ値
は、フィールド積分保持回路18の出力信号Bに等しい
。両り/A変換部22.23によるD/A変換が終了す
ると、この垂直ブランキング期間B2の終了時点で切換
信号S1により切換スイッチ25が基準電圧発生回路2
6の出力側に切り換えられ、基準電圧V refがD/
Aコンバータ21の基準入力端子refに入力される。
After the D/A conversion by the D/A converter 22 is completed, the B signal side is selected by the switching signal S2 in the second half of the same vertical blanking period B2, and the output of the field integral holding circuit 18 and the D/A conversion are The output of the D/A converter 23 is compared with the output of the D/A converter 23 by the comparator 27, and when the re-inputs of the comparator 27 match, the analog value of the D/A converter 23 is latched. The analog value of the D/A converter 23 at this time is equal to the output signal B of the field integral holding circuit 18. When the D/A conversion by the dual/A converters 22 and 23 is completed, the changeover switch 25 is switched to the reference voltage generation circuit 2 by the changeover signal S1 at the end of this vertical blanking period B2.
6 and the reference voltage V ref is switched to the output side of D/
It is input to the reference input terminal ref of the A converter 21.

すると、D/A変換部22.23のアナログ値R,Bに
、それぞれ切り換えられた基準入力電圧の比Vrer/
Gが係数として乗算されるので、D/A変換部22の出
力はVrOrXR/Gに保持され、D/A変換部23の
出力はVrefXB/Gに保持される。
Then, the ratio Vrer/of the reference input voltages switched to the analog values R and B of the D/A converters 22 and 23, respectively.
Since G is multiplied as a coefficient, the output of the D/A converter 22 is held at VrOrXR/G, and the output of the D/A converter 23 is held at VrefXB/G.

そして、上記垂直ブランキング期間B2が終了し、次の
フィールド期間f3が立ち上がると、このフィールド期
間f3の立上り時点で、出力選択回路46の選択スイッ
チ47の出力用接点端子47dがオープン制御用接点端
子47bに接続を切り換えるので、上記D/A変換部2
2.23の出力は、オープン制御出力回路30の反転増
幅器31.32によりそれぞれ増幅され、出力ライン3
3から制御ライン48を通ってGCA4の利得制御端子
に入力される。したがって上記フィールド期間f3以後
は、第1のフィールド期間fl内で撮影したスチル画像
に最適のホワイトバランスの得られる利得制御がGCA
4においてなされることになる。
Then, when the vertical blanking period B2 ends and the next field period f3 starts, the output contact terminal 47d of the selection switch 47 of the output selection circuit 46 changes to the open control contact terminal at the start of the next field period f3. Since the connection is switched to 47b, the D/A converter 2
The outputs of 2.23 are amplified by inverting amplifiers 31.32 of the open control output circuit 30, respectively, and the outputs of the output lines 3
3 through a control line 48 to the gain control terminal of the GCA 4. Therefore, after the field period f3, the gain control that provides the optimal white balance for the still image photographed within the first field period fl is GCA.
This will be done in 4.

なお、スチル撮影においてストロボが用いられる場合に
は、ストロボ光はデーライトと異なり分光特性が定まっ
ているので、上記のようなオープン制御は不必要である
。したがって、この場合、切換信号S3により切換スイ
ッチ47の出力用接点端子47dはプリセット用接点端
子47aに接続される。そして、この場合には、出力用
接点端子47dは途中でオープン制御用接点端子47b
に接続を切り換えることなく、ブ1ジセット用接点端子
47aに接続されたままで、ストロボ光による露光が行
なわれ、撮像素子55より取出されたデータがGCA4
に入力されると、プリセット出力回路42の可変抵抗4
3.44で設定されているストロボ光に適した基準電圧
Vrcf’3’ 、 Vrcl’4’がGCA4の利得
制御端子に与えられストロボに適したホワイトバランス
制御がなされる。したがって、このホワイトバランス装
置では、上記プリセット出力回路42はオープンループ
制御用の基準値を与えるためのプリセット回路とストロ
ボ用プリセット回路とを兼用し、簡便な構成になってい
る。なお、ストロボ時の「プリセットモード」はいわゆ
るオートプリセットも含むものとする。
Note that when a strobe light is used in still photography, the open control as described above is unnecessary because strobe light has fixed spectral characteristics unlike daylight. Therefore, in this case, the output contact terminal 47d of the changeover switch 47 is connected to the preset contact terminal 47a by the switching signal S3. In this case, the output contact terminal 47d is opened midway through the open control contact terminal 47b.
Exposure to strobe light is performed without switching the connection to the digital camera set contact terminal 47a, and the data taken out from the image sensor 55 is transferred to the GCA 4.
variable resistor 4 of the preset output circuit 42.
The reference voltages Vrcf'3' and Vrcl'4' suitable for the strobe light set in 3.44 are applied to the gain control terminal of the GCA 4, and white balance control suitable for the strobe light is performed. Therefore, in this white balance device, the preset output circuit 42 has a simple configuration, serving both as a preset circuit for providing a reference value for open loop control and as a strobe preset circuit. It should be noted that the "preset mode" during strobe lighting also includes so-called auto preset.

また、上記プリセット出力回路42を設ける代わりに、
自走式カウンタ24のプリセット機能を用い、D/Aコ
ンバータ21によりプリセット信号を発生させるように
することもできる。
Also, instead of providing the preset output circuit 42,
It is also possible to use the preset function of the self-propelled counter 24 and cause the D/A converter 21 to generate a preset signal.

ところで、上記スチル撮影時に用いられるオープン制御
に関してのみいえば、ホワイトバランス制御のためのデ
ータを、GCA4の入力端から取出すようにしてもよく
、その場合はホワイトバランス情報を取り込むためのG
CA4の基準値制御(フィールド期間f2の間、出力選
択回路46の端子47dを端子47aに接続)が不要に
なるが、このホワイトバランス装置では、次に述べるム
ービ撮影時のフィードバック制御と兼用する便宜上から
、GCA4の出力側からデータを取出すようにしている
By the way, regarding only the open control used during still photography, the data for white balance control may be taken out from the input terminal of the GCA 4, in which case the G
Although the reference value control of CA4 (connecting the terminal 47d of the output selection circuit 46 to the terminal 47a during the field period f2) is no longer necessary, in this white balance device, for convenience, it is also used for feedback control during movie shooting, which will be described below. From there, data is extracted from the output side of GCA4.

次にムービ撮影の場合を説明する。ムービ撮影の場合に
は、出力選択回路46の選択スイッチ47の接点端子4
7dは、接点端子4?cに接続されるので、フィードバ
ック制御出力回路34の出力ライン41が制御ライン4
8に接続される。
Next, the case of movie shooting will be explained. In the case of movie shooting, the contact terminal 4 of the selection switch 47 of the output selection circuit 46
7d is contact terminal 4? c, the output line 41 of the feedback control output circuit 34 is connected to the control line 4.
Connected to 8.

この場合、ホワイトバランス制御のためにライン2から
取出されたG信号のデータとGCA4の出力側のライン
5から取出されたR、B信号のデータは、上記スチル撮
影の場合と同様に、それぞれバッファ回路8.9を通り
、ハイレベルカット回路10で高輝度レベルを除去され
、R,B信号についてはR/B信号分離回路15で分離
された後、フィールド積分保持回路16.17.18に
より各G、R,Bの各信号が1フイ一ルド期間積分され
て除算兼ディジタルサンプルホールド回路20に導かれ
、この除算兼ディジタルサンプルホールド回路20で前
述した除算動作が垂直ブランキング期間中に行なわれて
、D/A変換部22.23より(Vref’ xR/G
)、(Vref xB/G)が出力される。このD/A
変換部22.23の出力(Vrof xR/G)、  
(Vref xB/G)は、フィードバック制御出力回
路34の差動増幅器37゜38に入力されて、それぞれ
可変抵抗35.36の基準電圧Vref1. Vref
2と比較され、差動増幅r:i37. 38(71)比
較出力(、tLPF39.40Ga過し、出力ライン4
1から制御ライン48を通ってGCA4の利得制御端子
に入力される。ムービ撮影の場合には、連続してビデオ
信号を影像プロセス回路3より出力するものであるため
、OCA4においてR,B信号のプリセットはなされな
いので、D/A変換部22.23の出力 (Vref xR/G)、  (Vrer XB/G)
は、初めの読み出しフィールド期間で適正な値になって
イナイカ、このD/A変換出力(Vref XR/G)
、(Vref XB/G)と、上記基準電圧V rer
l。
In this case, the G signal data taken out from line 2 for white balance control and the R and B signal data taken out from line 5 on the output side of GCA 4 are each buffered as in the case of still photography. After passing through the circuit 8.9, the high brightness level is removed by the high level cut circuit 10, and the R and B signals are separated by the R/B signal separation circuit 15. Each of the G, R, and B signals is integrated for one field period and guided to the division/digital sample/hold circuit 20, where the above-mentioned division operation is performed during the vertical blanking period. Then, from the D/A converter 22.23 (Vref' xR/G
), (Vref xB/G) are output. This D/A
Output of converter 22.23 (Vrof xR/G),
(Vref xB/G) are input to the differential amplifiers 37 and 38 of the feedback control output circuit 34, respectively, and the reference voltages Vref1. Vref
2, differential amplification r:i37. 38 (71) comparison output (, tLPF39.40Ga passed, output line 4
1 to the gain control terminal of the GCA 4 through a control line 48. In the case of movie shooting, since the video signal is continuously output from the image processing circuit 3, the R and B signals are not preset in the OCA 4, so the output (Vref xR/G), (Vrer XB/G)
becomes a proper value in the first read field period, and this D/A conversion output (Vref XR/G)
, (Vref XB/G) and the reference voltage V er
l.

Vref’2との比較がなされてフィードバック制御が
行なわれることにより、V rerl−V rcf2 
m V rat’となるよう調節しておけばR/G−1
,B/G−1になる。
By comparing with Vref'2 and performing feedback control, V rel - V rcf2
If adjusted so that m V rat', R/G-1
, becomes B/G-1.

第1図においては、出力選択回路46は2系統並列の選
択スイッチ47が切換信号S3の指令により切換え動作
するものとして説明したが、具体的には、出力選択回路
46としてアナログマルチプレクサICを用い、例えば
、“標準ロジックIC4053”を適用することができ
る。この場合、並列な2系統のうちの1系統について説
明すれば、その回路図は第4図に示す構成となっていて
、システムコントローラ52より発せられ、アナログス
イッチ58.59のそれぞれのゲート端子に与えられて
いる切換信号S 3a、  S 3bがいずれも“Ho
のときには、アナログスイッチ58.59は図示のよう
にいずれも一方の接点端子に接続された状態にあり、上
記フィードバック制御用接点端子47cの信号が出力用
接点端子47dに導かれる。
In FIG. 1, the output selection circuit 46 has been described as having two parallel selection switches 47 that are switched by the command of the switching signal S3, but specifically, an analog multiplexer IC is used as the output selection circuit 46, For example, "standard logic IC4053" can be applied. In this case, to explain one of the two parallel systems, its circuit diagram has the configuration shown in FIG. Both the applied switching signals S3a and S3b are “Ho”.
At this time, the analog switches 58 and 59 are both connected to one contact terminal as shown in the figure, and the signal from the feedback control contact terminal 47c is guided to the output contact terminal 47d.

また、切換信号SeaがII L l″で切換信号S3
bが“H2のときには、アナログスイッチ58のみが図
示とは反対側の他方の接点端子に接続される状態になる
ので、上記オーブン制御用接点端子47bの信号が出力
用接点端子47dに導かれる。さらに、切換信号S3a
については”L″でも“Hoでもよいが、切換信号S3
bが”L”のときには、アナログスイッチ59が図示と
は反対側の他方の接点端子に接続される状態になるので
、上記プリセット用接点端子47aの信号が出力用接点
端子47dに導かれる。
In addition, when the switching signal Sea is II L l'', the switching signal S3
When b is "H2", only the analog switch 58 is connected to the other contact terminal on the opposite side from the one shown in the figure, so the signal from the oven control contact terminal 47b is guided to the output contact terminal 47d. Furthermore, the switching signal S3a
It may be "L" or "Ho" for switching signal S3.
When b is "L", the analog switch 59 is connected to the other contact terminal on the opposite side from that shown in the figure, so the signal of the preset contact terminal 47a is guided to the output contact terminal 47d.

ところで、上記ホワイトバランス装置において、D/A
コンバータ21として原理的に精度を出しやすい電流加
算型のものが用いられているが、電流加算型D/Aコン
バータ21を用いた場合、出力段に含まれる電流−電圧
変換器の特性のためにその出力電圧は基準入力電圧に対
して反転してしまうという問題がある。したがって、通
常は、反転増幅器を設けることによってこれに対処して
いる。しかし、電子カメラのスペース上の理由からも回
路が複雑になることを避けるために、ここでは、その前
段に設けられているフィールド積分保持回路16,17
.18の構成を考慮することで。
By the way, in the above white balance device, the D/A
As the converter 21, a current addition type converter 21 is used, which is easy to achieve accuracy in principle, but when a current addition type D/A converter 21 is used, due to the characteristics of the current-voltage converter included in the output stage, There is a problem in that the output voltage is inverted with respect to the reference input voltage. Therefore, this is usually addressed by providing an inverting amplifier. However, in order to avoid complicating the circuit due to the space limitations of the electronic camera, the field integration holding circuits 16 and 17 provided at the front stage are used here.
.. By considering 18 configurations.

この問題を解決している。つまり、フィールド積分保持
回路16に反転型のものを用い、フィールド積分保持回
路17.18に非反転型のものを用いている。あるいは
、フィールド積分保持回路16に反転型のものを用いた
場合には、フィールド積分保持回路17.18にJト反
転型のものを用いてもよい。
This problem has been resolved. That is, the field integral holding circuit 16 is of an inverting type, and the field integral holding circuits 17 and 18 are of a non-inverting type. Alternatively, when the field integral holding circuit 16 is of an inverting type, the field integral holding circuits 17 and 18 may be of a J-to inverting type.

そこで、次に上記フィールド積分保持回路16゜17.
18の具体的な回路構成について述べると、例えば、G
信号に関するフィールド積分保持回路16は第5図に示
すような反転型の構成とされ、R,B信号に関するフィ
ールド積分保持回路17゜18については第6図に示す
ような非反転型の構成とされる。
Therefore, next, the above-mentioned field integral holding circuit 16°17.
18 specific circuit configurations, for example, G
The field integral holding circuit 16 for signals has an inverting type configuration as shown in FIG. 5, and the field integral holding circuits 17 and 18 for R and B signals have a non-inverting type configuration as shown in FIG. Ru.

第5図において、フィールド積分保持回路16は、ホー
ルドスイッチ61.抵抗62,63.オペアンプ64.
積分コンデンサ65およびリセットスイッチ66によっ
て構成される。入力端子と接地間に接続されたホールド
スイッチ61が開いているときは、入力端子の信号Vl
nはオペアンプ64の反転入力端子に抵抗62を通じて
入力される。オペアンプ64の反転入力端子と出力端子
間には、積分コンデンサ65とリセットスイッチ66の
並列回路が接続されているので、リセットスイッチ66
が開いているときオペアンプ64の反転入力端子に人力
される信号電荷が積分コンデンサ65に蓄積され、オペ
アンプ64の出力端子に積分電圧V outが出力され
る。このような回路構成は一般に積分回路としては周知
のもので、積なお、この(1)式において、Rは抵抗6
2の抵抗値、Cは積分コンデンサ65の容量である。積
分開始時点t1はリセットスイッチ66がリセット信号
Rsにより短時間開じてリセットされるタイミングtR
に等しく、積分終了時点t2はホールドスイッチ61が
ホールド信号Hdにより閉じてホールドされるタイミン
グtHに等しい。
In FIG. 5, the field integral holding circuit 16 includes a hold switch 61 . Resistance 62, 63. Operational amplifier 64.
It is composed of an integrating capacitor 65 and a reset switch 66. When the hold switch 61 connected between the input terminal and ground is open, the input terminal signal Vl
n is input to the inverting input terminal of the operational amplifier 64 through the resistor 62. A parallel circuit of an integrating capacitor 65 and a reset switch 66 is connected between the inverting input terminal and the output terminal of the operational amplifier 64.
When the inverting input terminal of the operational amplifier 64 is open, a signal charge inputted to the inverting input terminal of the operational amplifier 64 is accumulated in the integrating capacitor 65, and an integrated voltage V out is outputted to the output terminal of the operational amplifier 64. Such a circuit configuration is generally well-known as an integrating circuit, and in equation (1), R is the resistance 6.
2 and C is the capacitance of the integrating capacitor 65. The integration start time t1 is the timing tR when the reset switch 66 is opened and reset for a short time by the reset signal Rs.
The integration end point t2 is equal to the timing tH at which the hold switch 61 is closed and held by the hold signal Hd.

このようなフィールド積分保持回路16に対して、フィ
ールド積分保持回路17. l’8は、第6図に示すよ
うに、ホールドスイッチ71.抵抗72゜73、オペア
ンプ74.積分コンデンサ75お、よびリセットスイッ
チ76によって略同様に構成されているが、オペアンプ
74の反転入力端子に一端が接続した抵抗値Rの抵抗7
2の他端は接地され、オペアンプ74の非反転入力端子
に一端が接続した抵抗73の他端は信号Vinが印加さ
れる入力端子に接続され、かつホールドスイッチ71を
介して接地された構成となっている点が異なる。
In contrast to such field integral holding circuit 16, field integral holding circuit 17. l'8, as shown in FIG. 6, is a hold switch 71. Resistor 72°73, operational amplifier 74. The resistor 7 has a resistance value of R and has an integral capacitor 75 and a reset switch 76 in substantially the same configuration, but one end is connected to the inverting input terminal of the operational amplifier 74.
The other end of the resistor 73 is connected to the non-inverting input terminal of the operational amplifier 74, and the other end of the resistor 73 is connected to the input terminal to which the signal Vin is applied, and is grounded via the hold switch 71. The difference is that

このように入力信号Vinがオペアンプ74の非反転入
力端子に入力される構成の、非反転型の積分回路は、一
般には積分回路として用いられていない。すなわち、こ
の第6図に示した積分回路によって得られる積分電圧V
out ’ は次式(2)のように表わされる。
A non-inverting type integrating circuit configured such that the input signal Vin is input to the non-inverting input terminal of the operational amplifier 74 is generally not used as an integrating circuit. That is, the integrated voltage V obtained by the integrating circuit shown in FIG.
out' is expressed as in the following equation (2).

作中、常時、入力信号Vinがバイアスとして加えられ
たものが積分電圧Vout’ となっているので、非反
転型の積分回路として用いるには、バイアスとして加算
されている入力信号Vinを除去してやらなければ、時
間の経過とともに変化する積分電圧を正しく得ることは
できない。
During operation, the integral voltage Vout' is always added as a bias to the input signal Vin, so in order to use it as a non-inverting integration circuit, the input signal Vin added as a bias must be removed. For example, it is not possible to accurately obtain an integrated voltage that changes over time.

しかし、このホワイトバランス装置では、フィールド積
分保持回路17.18として用いられていて、上記(2
)式に示した積分動作中の積分電圧Vout’ につい
ては問題にしていない。積分終了時にホールドスイッチ
71がホールド信号Hdによりt2−tllのタイミン
グで閉じると、この時点で入力端子が接地され、上記入
力信号Vlnは接地レベルになるので、このホールドさ
れたタイミングtllにおいて、上記(2)式の積分電
圧Vout’ は、 となる。
However, in this white balance device, it is used as the field integral holding circuit 17 and 18, and the above (2)
) The integral voltage Vout' during the integral operation shown in the equation is not considered as a problem. When the hold switch 71 is closed at the timing t2-tll by the hold signal Hd at the end of the integration, the input terminal is grounded at this point and the input signal Vln becomes the ground level, so at the held timing tll, the above ( The integral voltage Vout' in equation 2) is as follows.

このように、1フイ一ルド期間の積分が終了して保持さ
れた時点での積分電圧が上記(1)式で表わされる第5
図に示した反転型の回路を、フィールド積分保持回路1
6として用い、積分電圧が上記(2)式で表わされる第
6図に示した非反転型の回路を、フィールド積分保持回
路17.18としへ て用いることにより、除算兼ディジタルサンプルホール
ド回路20内の電流加算型D/Aコンバータ21との組
合−せの構成が簡単にケる。
In this way, the integrated voltage at the time when the integration for one field period is completed and held is the fifth value expressed by the above equation (1).
The inversion type circuit shown in the figure is the field integral holding circuit 1.
6, and the non-inverting type circuit shown in FIG. The configuration in combination with the current addition type D/A converter 21 can be easily configured.

第7図にハイレベルカット回路10の変形例を示す。上
記第1図に示した実施例装置の回路は、線順次式を採用
しているものであるが、この第7図においては、撮像素
子からのG、R,B信号を独立したラインに読み出して
いる。このハイレベルカット回路80では、読み出され
たG、R,Bの各信号を可変抵抗81の基準レベルとそ
れぞれコンパレータ82G、、82R,82Bで比較し
ている。可変抵抗81の基準レベルは、撮像素子の飽和
レベル以下に設定されているので、平生は、コンパレー
タ82G、  82R,82Bのすべての出力は、“L
oになりている。このため、G、 R。
FIG. 7 shows a modification of the high level cut circuit 10. The circuit of the embodiment device shown in Fig. 1 above employs a line sequential system, but in Fig. 7, the G, R, and B signals from the image sensor are read out on independent lines. ing. In this high level cut circuit 80, the read G, R, and B signals are compared with the reference level of the variable resistor 81 by comparators 82G, 82R, and 82B, respectively. Since the reference level of the variable resistor 81 is set below the saturation level of the image sensor, all outputs of the comparators 82G, 82R, and 82B are normally "L".
It has become o. For this reason, G, R.

B信号の独立したラインに挿入されたスイッチ85G、
851.85Bの各ゲートを制御している3人力のオア
ゲート84の出力はaL#で、スイッチ85G、851
.85Bはいずれも閉じている。
A switch 85G inserted into an independent line of the B signal,
The output of the three-man OR gate 84 that controls each gate of 851.85B is aL#, and the switches 85G and 851
.. 85B are both closed.

撮像素子によって非常に高輝度の被写体像が撮像された
場合、G、R,B信号のうち、いずれかのカラー信号、
が、可変抵抗81の基準レベルを超えると、コンパレー
タ82G、82R,82Bのうちの上記カラー信号に対
応したコンパレータの出力が“H”となり、オアゲート
84の出力もH”となってすべてめスイッチ85G、8
5R。
When an extremely bright subject image is captured by an image sensor, any color signal among G, R, and B signals,
However, when it exceeds the reference level of the variable resistor 81, the output of the comparator 82G, 82R, 82B corresponding to the color signal becomes "H", the output of the OR gate 84 also becomes "H", and all switches 85G , 8
5R.

85Bが開き、G、R,Bのカラー信号が後段のフィー
ルド積分保持回路に伝達されるのをカットする。
85B opens to cut off the transmission of the G, R, and B color signals to the subsequent field integration holding circuit.

前述したように、撮像素子で通常のカラー分布の被写体
を撮影する限りでは、G、R,Bのカラー信号のうち、
G信号が最も早い時点で飽和レベルに達するので、上記
第7図に示したG、 R,B信号の独立した読出しライ
ンの構成のものに、第1図に示した回路構成を適用させ
ると、第8図に示すハイレベルカット回路90が構成さ
れる。したがって、このハイレベルカット回路90は、
上記ハイレベルカット回路80におけるコンパレータ8
2G、82R,82Bおよびオアゲート84′を1つの
コンパレータ82に置き換えただけの簡単な構成のもの
となっている。
As mentioned above, as long as an image sensor captures a subject with a normal color distribution, among the G, R, and B color signals,
Since the G signal reaches the saturation level at the earliest point, if the circuit configuration shown in FIG. 1 is applied to the configuration of independent readout lines for the G, R, and B signals shown in FIG. 7 above, A high level cut circuit 90 shown in FIG. 8 is configured. Therefore, this high level cut circuit 90 is
Comparator 8 in the above high level cut circuit 80
2G, 82R, 82B and the OR gate 84' are simply replaced with one comparator 82.

上述したホワイトバランス装置は、その主たる構成をま
とめると、複数のカラー信号に関する各時間積分値を得
る積分手段(フィールド積分保持手段16.17.18
)と、この積分手段の出力に基づいて上記複数のカラー
信号に関する利得を制御する手段(除算兼ディジタルサ
ンプルホールド回路20.オープン制御出力回路30.
フィードバック制御出力回路34.GCA4)と、上記
複数のカラー信号のうちの少なくとも1つの信号レベル
が所定レベルを超えた時間区間上記積分手段に対する信
号入力を停止する手段(ハイレベルカット回路10)と
から構成されている。
To summarize the main components of the above-mentioned white balance device, the main components thereof are as follows: an integrating means (field integral holding means 16, 17, 18) for obtaining each time integral value regarding a plurality of color signals;
), and means (divider and digital sample hold circuit 20, open control output circuit 30.
Feedback control output circuit 34. GCA 4), and means (high level cut circuit 10) for stopping signal input to the integrating means during a time period in which the signal level of at least one of the plurality of color signals exceeds a predetermined level.

[発明の効果] 以上述べたように、本発明によれば、カラー信号のレベ
ル値が撮像手段等同カラー信号を得るため前段に設けら
れた素子や回路のダイナミックレンジを超えるようなレ
ベルに達した場合でも、カラー信号がこのような高レベ
ルにある区間においては、その信号をカットして積分し
ないようにしているので誤動作を回避することができる
[Effects of the Invention] As described above, according to the present invention, the level value of the color signal reaches a level that exceeds the dynamic range of the elements and circuits provided in the preceding stage to obtain the same color signal, such as the imaging means. Even in such cases, malfunctions can be avoided because the signal is cut and not integrated in the section where the color signal is at such a high level.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例を示すホワイトバランス装
置のブロック回路図、 第2図は、上記ホワイトバランス装置が適用されている
電子カメラのシステム全体のブロック構成図、 第3図は、上記ホワイトバランス装置に供給されるカラ
ー信号の波形図、 第4図は、上記第1図中の出力選択回路の具体的な一例
を示す電気回路図、 第5.6図は、上記第1図中の異なる2種のフィードバ
ック積分保持回路の具体的な構成を示した電気回路図、 第7.8図は、上記第1図中のハイレベルカット回路の
各変形例を示した電気回路図である。 4・・・・・・・・・GCA (利得を制御する手段)
10.80.90・・・・・・ハイレベルカット回路(
信号人力を停止する手段) 11.12.85G、85R,85B・・・・・・アナ
ログスイッチ(信号人力を停止する手段)14.82.
82G、82R,82B・・・・・・コンパレータ(信
号人力を停止する手段) 16.17.18・・・・・・フィールド積分保持回路
(積分手段) 10・・・・・・ハイレベルカット回路(信号人力を停
止する手段) 20・・・・・・除算兼ディジタルサンプルホールド回
路(利得を制御する手段) 21・・・・・・D/Aコンバータ (利得を制御する手段) 30・・・・・・オープン制御出力回路(利得を制御す
る手段) 34・・・・・・フィードバック制御出力回路(利得を
制御する手段)
FIG. 1 is a block circuit diagram of a white balance device showing an embodiment of the present invention, FIG. 2 is a block diagram of the entire system of an electronic camera to which the above white balance device is applied, and FIG. 4 is an electric circuit diagram showing a specific example of the output selection circuit shown in FIG. 1, and FIG. 5.6 is a waveform diagram of the color signal supplied to the white balance device. Figure 7.8 is an electrical circuit diagram showing the specific configurations of the two different types of feedback integral holding circuits in Figure 7.8. be. 4...GCA (Means for controlling gain)
10.80.90...High level cut circuit (
11.12.85G, 85R, 85B...Analog switch (means for stopping signal power) 14.82.
82G, 82R, 82B... Comparator (means for stopping signal input) 16.17.18... Field integral holding circuit (integrating means) 10... High level cut circuit (Means for stopping signal input) 20... Division and digital sample hold circuit (Means for controlling gain) 21... D/A converter (Means for controlling gain) 30... ...Open control output circuit (means for controlling gain) 34...Feedback control output circuit (means for controlling gain)

Claims (1)

【特許請求の範囲】 複数のカラー信号に関する各時間積分値を得る積分手段
と、 この積分手段の出力に基づいて上記複数のカラー信号に
関する利得を制御する手段と、 上記複数のカラー信号のうちの少なくとも1つの信号レ
ベルが所定レベルを超えた時間区間上記積分手段に対す
る信号入力を停止する手段と、を具備してなることを特
徴とするホワイトバランス装置。
[Scope of Claims] Integrating means for obtaining each time integral value for a plurality of color signals; means for controlling gains for the plurality of color signals based on the output of the integration means; A white balance device comprising: means for stopping signal input to the integrating means for a time period in which at least one signal level exceeds a predetermined level.
JP62138613A 1987-06-01 1987-06-01 White balance device Expired - Lifetime JP2579314B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62138613A JP2579314B2 (en) 1987-06-01 1987-06-01 White balance device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62138613A JP2579314B2 (en) 1987-06-01 1987-06-01 White balance device

Publications (2)

Publication Number Publication Date
JPS63302687A true JPS63302687A (en) 1988-12-09
JP2579314B2 JP2579314B2 (en) 1997-02-05

Family

ID=15226176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62138613A Expired - Lifetime JP2579314B2 (en) 1987-06-01 1987-06-01 White balance device

Country Status (1)

Country Link
JP (1) JP2579314B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6047102A (en) * 1991-04-30 2000-04-04 Canon Kabushiki Kaisha Magnetic recording type of photographic apparatus
JP2005109705A (en) * 2003-09-29 2005-04-21 Mitsubishi Electric Corp Imaging processor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187477A (en) * 1984-10-04 1986-05-02 Sony Corp Image pickup device
JPS61105991A (en) * 1984-10-30 1986-05-24 Sony Corp White balance adjusting device
JPS61236289A (en) * 1985-04-12 1986-10-21 Canon Inc Image pickup device
JPS63115490A (en) * 1986-10-31 1988-05-20 Sharp Corp White balance auto control circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187477A (en) * 1984-10-04 1986-05-02 Sony Corp Image pickup device
JPS61105991A (en) * 1984-10-30 1986-05-24 Sony Corp White balance adjusting device
JPS61236289A (en) * 1985-04-12 1986-10-21 Canon Inc Image pickup device
JPS63115490A (en) * 1986-10-31 1988-05-20 Sharp Corp White balance auto control circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6047102A (en) * 1991-04-30 2000-04-04 Canon Kabushiki Kaisha Magnetic recording type of photographic apparatus
JP2005109705A (en) * 2003-09-29 2005-04-21 Mitsubishi Electric Corp Imaging processor

Also Published As

Publication number Publication date
JP2579314B2 (en) 1997-02-05

Similar Documents

Publication Publication Date Title
JPS60167576A (en) Image pickup device
JPH0632441B2 (en) White balance automatic adjustment circuit
USRE34926E (en) Color temperature detecting device for producing a color temperature signal developed using the ratio between color component signals
US5239369A (en) Image pickup apparatus used in a flickering light
JP2547212B2 (en) Auto white balance device
US4942459A (en) Color temperature detecting device for producing a color temperature signal developed using the ratio between color component signals
JPS63302687A (en) White balance device
US5153713A (en) Color temperature information forming device
JP2547213B2 (en) Auto white balance device
US5351080A (en) Color temperature control by comparing chrominance signals with reference levels
JP2665335B2 (en) Integral level adjuster
JPS63290483A (en) Automatic white balancing device
JPH0553114B2 (en)
JP2547215B2 (en) Auto white balance device
JP2536476B2 (en) Black level correction circuit for video camera
JP2579314C (en)
JPS63300689A (en) Electronic image pickup device
JPH0695764B2 (en) Imaging device
JPS60124190A (en) Video camera
JP2575060B2 (en) Video signal creation device
JP3286989B2 (en) Variable gain control circuit and video camera
JPH06261248A (en) Video camera
JPS5943872B2 (en) color imaging device
JPS61199390A (en) White balance device
JP3271190B2 (en) Iris control circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 11