JPS61105991A - White balance adjusting device - Google Patents

White balance adjusting device

Info

Publication number
JPS61105991A
JPS61105991A JP59228191A JP22819184A JPS61105991A JP S61105991 A JPS61105991 A JP S61105991A JP 59228191 A JP59228191 A JP 59228191A JP 22819184 A JP22819184 A JP 22819184A JP S61105991 A JPS61105991 A JP S61105991A
Authority
JP
Japan
Prior art keywords
circuit
supplied
output
gain control
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59228191A
Other languages
Japanese (ja)
Other versions
JPH0548675B2 (en
Inventor
Yasunobu Kuniyoshi
国吉 保伸
Satoshi Tsuchiya
聡 土屋
Minoru Aoyanagi
青柳 稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59228191A priority Critical patent/JPS61105991A/en
Publication of JPS61105991A publication Critical patent/JPS61105991A/en
Publication of JPH0548675B2 publication Critical patent/JPH0548675B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)

Abstract

PURPOSE:To avoid a trouble such as the appearance of the influences of up and down change of a count value for 1 bit at the time of automatic follow-up white balance adjusting becoming a change in color by integrating the D/A conversion output of counted value through a time constant circuit and supplying to a gain controlling circuit. CONSTITUTION:In a vertical blanking section, the light receiving outputs of red, green and blue from external photo-electric elements 1R, 1G, 1B are supplied to gain controlling circuits 9R, 9B in stead of the output of an image pickup element 3. Light receiving output levels of red, green and blue through circuits 9R, 9B are compared with each other, and the comparison outputs are supplied to the up down controlling terminal of up down counters 32R, 32B, and the counted value is controlled to make light receiving output levels of red, green and blue with a specified ratio. The A/D conversion output of the counted values are supplied directly to circuits 9R, 9B in the vertical blanking section. However, the outside of the vertical blanking section, the outputs are supplied to circuits 9R, 9B through time constant circuits 40R, 50B.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はビデオカメラのホワイトバランス調整装置に
関し、特に自動追尾式の調整装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a white balance adjustment device for a video camera, and more particularly to an automatic tracking type adjustment device.

〔従来の技術〕[Conventional technology]

ビデオカメラにおいては、ホワイトバランスの調整をし
ないと、被写体の色温度の相違により再生画像の色相が
ずれて、しまう。そこで、このホワイトバランスの調整
方法が種々提案されているが、そのうち自動的にi[整
を行うものとして、被写体を撮像するメインの撮像素子
とは別に設けられた外部受光素子と、この外部受光素子
の前面に設けられる拡散板とを用いる自動追尾式のもの
がある。
In a video camera, if the white balance is not adjusted, the hue of the reproduced image will shift due to the difference in color temperature of the subject. Therefore, various methods for adjusting the white balance have been proposed, but one method that automatically adjusts the white balance is to use an external light-receiving element installed separately from the main image sensor that captures the image of the subject, and this external light-receiving element. There is an automatic tracking type that uses a diffuser plate provided in front of the element.

例えばそのうちの1つとして本出願人が「実願昭59−
86504号」として提案したものがある。
For example, as one of them, the present applicant
No. 86504" was proposed.

これは、メインの撮像素子とは別に、これと同じ分光特
性を有する外部受光素子を設けるとともに、この外部受
光素子の前面に拡散板として白色の半透明扱を配置して
、外部受光素子から白色の被写体を撮像したときと等価
な3原色信号を得、この3原色信号を使用して白色の被
写体を撮像したときのメインの撮像素子からの3原色信
号のレベル比がi:i:tとなるようにそのレベルを制
御するものである。
This is achieved by providing an external light receiving element that has the same spectral characteristics as the main image sensor, and placing a semi-transparent white diffuser in front of this external light receiving element to transmit white light from the external light receiving element. When a white subject is imaged using these three primary color signals, the level ratio of the three primary color signals from the main image sensor is i:i:t. The level is controlled so that the

第2図はこのホワイトバランス調整装置の一実施例の系
統図である。
FIG. 2 is a system diagram of one embodiment of this white balance adjustment device.

第2図において(IR) 、  (IG)及び(IB)
はカメラの主センサと同じ分光特性をもつ赤、緑及び青
の外部受光素子で、これらは例えば赤、緑及び青のフィ
ルタFR,FC,FBとフォトダイオードDR,DC,
DBの組み合わせで構成される。
In Figure 2, (IR), (IG) and (IB)
are red, green and blue external light receiving elements that have the same spectral characteristics as the main sensor of the camera, and these include, for example, red, green and blue filters FR, FC, FB and photodiodes DR, DC,
It is composed of a combination of DBs.

これら受光素子(II?) 、  (IG)及び(IB
)の前面側には白色の半透明扱からなる拡散&(2)が
設けられている。
These light receiving elements (II?), (IG) and (IB
) is provided with a white semi-transparent diffuser &(2) on the front side.

この外部受光素子(IR) 、  (IG)及び(IR
)さらには拡散板(2)は撮像素子(3)とは別個に固
定位置に設けられる。
These external light receiving elements (IR), (IG) and (IR
) Furthermore, the diffuser plate (2) is provided at a fixed position separately from the image sensor (3).

この外部受光素子(IR) 、  (IG)及び(IB
)の出力はスイッチ回路(4)を通じてAGCアンプ(
5)に時分割的に供給される。このAGCアンプ(5)
はカメラのアイリス(絞り)の動きに応じたゲインコン
トロールをなすようにするためのものである。
These external light receiving elements (IR), (IG) and (IB
) output is passed through the switch circuit (4) to the AGC amplifier (
5) in a time-sharing manner. This AGC amplifier (5)
is intended to perform gain control according to the movement of the camera's iris (aperture).

このAGCアンプ(5)の出力はスイッチ回路(6)に
よって時分割的に切り換えられて、それぞれ赤、緑及び
青の出力がサンプリングホールド回路(7R) 。
The output of this AGC amplifier (5) is time-divisionally switched by a switch circuit (6), and the red, green, and blue outputs are sent to a sampling hold circuit (7R).

(7G)及び(7B)に供給される。(7G) and (7B).

スイッチ回路(4)及び(6)は端子(21)からの水
平同期パルスSllによって3つの端子にそれぞれ連動
して切り換えられる。したがって赤の外部受光素子(I
R)の出力はある1水平区間におい°ζAGCアンプ(
5)を通じてサンプリングホールド回路(7R)に供給
され、受光素子(IG)の出力はその次の1水平区間に
おいてアンプ(5)を通じてサンプリングホールド回路
(7B)に供給される。そして、以上が3水平周期で繰
り返されるものである。したがって、サンプリングホー
ルド回路(7R) 、  (7に)及び(7B)からは
外部受光素子(IR) 、  (IG)及び(IB)か
ら得られた出力に対してAGCがかけられた出力のホー
ルド出力が得られ、これがスイッチ回路(8)に供給さ
れる。また、このスイッチ回路(8)には、カメラの撮
像信号処理回路(2o)からの赤、緑及び青の原色信号
がそれぞれ供給される。
The switch circuits (4) and (6) are respectively switched in conjunction with the three terminals by a horizontal synchronizing pulse Sll from the terminal (21). Therefore, the red external light receiving element (I
The output of R) is output by °ζAGC amplifier (
5) to the sampling and holding circuit (7R), and the output of the light receiving element (IG) is supplied to the sampling and holding circuit (7B) through the amplifier (5) in the next horizontal section. The above steps are repeated in three horizontal periods. Therefore, the sampling and holding circuits (7R), (7) and (7B) output hold outputs obtained by applying AGC to the outputs obtained from the external light receiving elements (IR), (IG) and (IB). is obtained and supplied to the switch circuit (8). The switch circuit (8) is also supplied with primary color signals of red, green, and blue from the imaging signal processing circuit (2o) of the camera.

そして、このスイッチ回路(8)は端子(22)からの
垂直ブランキング区間のみハイレベルとなる信号VBL
Kによって、垂直ブランキング区間ではサンプリングホ
ールド回路(7R)  (7G)  (7B)からの出
力を取り出し、他の区間では回路(2o)からの赤、緑
及び青の原色信号出力R,G、Bを取り出すようにされ
る。
This switch circuit (8) receives a signal VBL from the terminal (22) that is at a high level only in the vertical blanking section.
K takes out the output from the sampling and holding circuits (7R) (7G) (7B) in the vertical blanking section, and takes out the red, green and blue primary color signal outputs R, G, B from the circuit (2o) in other sections. is made to take out.

そして、垂直ブランキング区間においては、サンプリン
グホールド回路(7R)がらの赤の出力がゲインコント
ロール回路(9R)を通じて比較回路(IOR)の一方
の入力端子に供給されるとともにサンプリングホールド
回路(7G)からの緑の出力がこの比較回路(IOR)
の他方の入力端子に供給され、両者のレベル差に相当す
る比較出力がこれより得られる。また、同様にしてサン
プリングホールド回路(7B)からの青の出力がゲイン
コントロール回路(9B)を通じて比較回路(IOB)
の一方の入力端子に供給されるとともに緑の出力がこの
比較回路Cl0B)の他方の入力端子に供給され、両者
のレベル差に相当する比較出力がこれより得られる。
In the vertical blanking period, the red output from the sampling and holding circuit (7R) is supplied to one input terminal of the comparison circuit (IOR) through the gain control circuit (9R) and from the sampling and holding circuit (7G). The green output of this comparison circuit (IOR)
A comparison output corresponding to the level difference between the two is obtained from this. Similarly, the blue output from the sampling hold circuit (7B) is sent to the comparison circuit (IOB) through the gain control circuit (9B).
The green output is supplied to one input terminal of the comparison circuit Cl0B), and a comparison output corresponding to the level difference between the two is obtained.

これら比較回路(IOR)及び(IOB)の出力はそれ
ぞれスイッチ回路(IIR)及び(IIB )を通じて
ゲインコントロール回路(9R)及び(9B)に供給さ
れる。この場合、スイッチ回路(ill?)及びCII
B)は信号VBLKによってスイッチ回路(8)の切り
換えに同期して垂直ブランキング区間においてはオンと
される。よって、この垂直ブランキング区間においては
比較回路(IOR)及び(IOB)の出力によってゲイ
ンコントロール回路(9R)及び(9B)のゲインが、
スイッチ回路(8)からの赤、緑及び青の出力のレベル
が1:1:1となるように制御される。そして、赤、緑
及び青の出力レベルが1:l:1になったときの比較回
路(IOR)及び(IOB)の出力がメモリ用のコンデ
ンサ(12R及び(12B)に記憶されることになる。
The outputs of these comparison circuits (IOR) and (IOB) are supplied to gain control circuits (9R) and (9B) through switch circuits (IIR) and (IIB), respectively. In this case, the switch circuit (ill?) and the CII
B) is turned on during the vertical blanking period in synchronization with the switching of the switch circuit (8) by the signal VBLK. Therefore, in this vertical blanking interval, the gains of the gain control circuits (9R) and (9B) are determined by the outputs of the comparison circuits (IOR) and (IOB).
The levels of the red, green and blue outputs from the switch circuit (8) are controlled to be 1:1:1. Then, the outputs of the comparison circuits (IOR) and (IOB) when the output levels of red, green, and blue become 1:l:1 are stored in the memory capacitors (12R and (12B)). .

垂直ブランキング区間以外の映像区間になると、スイッ
チ回路(8)からは撮像信号処理回1B(20)からの
赤、緑及び青の原色信号が得られるが、このときゲイン
コントロール回路(9R)及び(9B)はコンデンサ(
12R)及び(12B)の記憶レベルによってゲインコ
ントロールされているので、その撮影時のホワイトバラ
ンス調整がなされた状態でこれら3原色信号が出力端(
13R)  (13G)及び(13B)に得られる。
In the video section other than the vertical blanking section, the switch circuit (8) obtains the red, green, and blue primary color signals from the imaging signal processing circuit 1B (20), but at this time, the gain control circuit (9R) and (9B) is a capacitor (
Since the gain is controlled by the storage level of (12R) and (12B), these three primary color signals are output to the output terminal (
13R) (13G) and (13B).

以上のようにして、拡散板(2)と外部受光素子(IR
)  (IG)  (IB)を用いるとともに、垂直ブ
ランキング区間を利用して3つの外部受光素子(IR)
(IG)  (IB)の出力が1:1:1になるような
回路(9R)及び(9B)のゲインコントロールミl圧
ヲコンデンサ(12R)及び(12B)に記憶するので
、撮影場所を変えてもこれに自動追尾して常にホワイト
バランスのとれた撮像出力が得られる4)のである。
As described above, the diffuser plate (2) and the external light receiving element (IR
) (IG) (IB) and three external light receiving elements (IR) using the vertical blanking section.
Since the gain control millivoltage of the circuit (9R) and (9B) is stored in the capacitors (12R) and (12B) so that the output of (IG) (IB) is 1:1:1, you can change the shooting location. 4) Automatic tracking of this allows you to always obtain an image output with a well-balanced white balance.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第1図のホワイトバランス自動11II整装置は、すべ
てアナログ回路で構成されているため、長時間にわたっ
てホワイトバランス調整電圧のメモリー喝能を持たせる
ことが困難である。したがって、ホワイトバランスのホ
ールド機能、すなわち自動追尾を停止し、その停止した
時点でのホワイトバランス調整電圧を維持する機能の付
加が困難である。
Since the automatic white balance adjustment device 11II shown in FIG. 1 is constructed entirely of analog circuits, it is difficult to provide a memory function for the white balance adjustment voltage over a long period of time. Therefore, it is difficult to add a white balance hold function, that is, a function to stop automatic tracking and maintain the white balance adjustment voltage at the time when automatic tracking is stopped.

そこで、回路をデジタル的回路で構成することが考えら
れる。
Therefore, it is conceivable to configure the circuit with a digital circuit.

ところで、外部受光素子を利用する自動追尾式ではなく
、撮像素子で白い被写体を撮像するとともにホワイトバ
ランス調整スイッチをオンにすることによりホワイトバ
ランス自動調整をなす装置として次のような回路が考え
られる。
By the way, instead of an automatic tracking type that uses an external light receiving element, the following circuit can be considered as a device that automatically adjusts white balance by capturing an image of a white subject with an image sensor and turning on a white balance adjustment switch.

すなわち、第3図はその一例で、点線で囲んだ回路(3
0)はホワイトバランス調整重圧の生成回路で、これは
IC化される。
That is, Fig. 3 is an example of this, and the circuit (3
0) is a white balance adjustment pressure generation circuit, which is integrated into an IC.

この例の場合、第2図例のスイッチ回路(8)は用いら
れず、撮像信号処理回路(20)からの赤及び青の原色
信号R及びBは直接的にゲインコントロール回路(9R
)及び(9B)に供給され、その出力が出力端子(13
R)及び(138”)に供給されるとともに緑の原色信
号は直接的に出力端子(13G)に取り出される。
In this example, the switch circuit (8) of the example in FIG. 2 is not used, and the red and blue primary color signals R and B from the imaging signal processing circuit (20) are directly transmitted to the gain control circuit (9R
) and (9B), and its output is supplied to the output terminal (13
R) and (138''), and the green primary color signal is directly taken out to the output terminal (13G).

生成回路(30)は比較回路(31R)及び(31B>
と、アップダウンカウンタ(32R)及び(32B >
と、D/Aコンバータ(33R)及び(33B)からな
っている。そして、ゲインコントロール回路(9R)及
び(9B)を通じた赤及び青の原色信号R及びBがそれ
ぞれ回路(30)の入力端子(30R)及び(30B)
を通じて比較回路(31R)及び(31B)の一方の入
力端子に供給され、また、緑の原色信号Gが入力端子<
30G )を通じて比較回路(31R)及び(31B 
>の他方の入力端子に供給される。そして、この比較回
路(31R)及び(3113)の出力がアップダウンカ
ウンタ(32R)及び(32B)のアップダウン制御端
子に供給されて、例えば比較出力が正のときアップカウ
ント、比較出力が負のときダウンカウントするように制
御される。また、このカウンタ(32R)及び(32B
 )のクロック端子には入力端子(34)を通じてノン
ロック式のスイッチ(36)がオンとされている期間の
み垂直同期パルスVDが供給されるようにな−2ている
。さらに、このカウンタ(32R)及び(32B )の
カウント値出力がD/Aコンバータ(33R)及び(3
3B)でアナログ電圧ER及びEBに変換され、ごの電
圧ER及びEBがホワイトバランスg1Mffi電圧と
して回路(30)の出力端子(35R)及び(35B)
を通じてゲインコントロール回路(9R)及び(9B)
に供給されている。
The generation circuit (30) includes a comparison circuit (31R) and (31B>
and up/down counter (32R) and (32B >
It consists of a D/A converter (33R) and (33B). The red and blue primary color signals R and B passed through the gain control circuits (9R) and (9B) are respectively input to the input terminals (30R) and (30B) of the circuit (30).
The green primary color signal G is supplied to one input terminal of the comparator circuits (31R) and (31B) through the input terminal
30G) through the comparison circuit (31R) and (31B
> is supplied to the other input terminal. The outputs of the comparison circuits (31R) and (3113) are supplied to the up/down control terminals of the up/down counters (32R) and (32B). Controlled to count down when. Also, this counter (32R) and (32B
) is supplied with the vertical synchronizing pulse VD through the input terminal (34) only during the period when the non-locking switch (36) is on. Furthermore, the count value output of this counter (32R) and (32B) is
3B) are converted into analog voltages ER and EB, and the respective voltages ER and EB are output terminals (35R) and (35B) of the circuit (30) as white balance g1Mffi voltages.
Gain control circuit (9R) and (9B) through
is supplied to.

この装置でホワイトバランス調整をなす場合には撮像素
子(3)の前面に拡散板(2′〕を配するとともにスイ
ッチ(36)をオンとする。拡散板(2′)としては(
列えばレンズキャップとして白いプラスチックの半透明
板を用い“ζこれをレンズの前面に取り付けるようにす
ればよい。
When performing white balance adjustment with this device, place a diffuser plate (2') in front of the image sensor (3) and turn on the switch (36).As the diffuser plate (2'),
In other words, you can use a white plastic translucent plate as a lens cap and attach it to the front of the lens.

このようにすると撮像信号処理回路(20)からは白い
被写体を撮像したときの3原色信号R,C及びBが得ら
れる。そして、生成回路(30)においては、赤及び緑
の原色信号レベルが等しくなるようにカウンタ(32R
)で垂直同期パルスVDがアップカウント又はダウンカ
ウントされてそのカウント値が変わり、また青及び緑の
原色信号レベルが等しくなるようにカウンタ(32B 
)で垂直同期パルスVDがアップカウント又はダウンカ
ウントされてそのカント値が変わる。そして、端子(3
0R)  (30G )及び(30B)からの3原色信
号のレベルが等しくなると、スイッチ(36)がオンで
ある間は垂直同期パルスの1パルス毎にアップカウント
ダウンカウントを交互になすように、つまりカウント値
が1ビット分上下するが、スイッチ(36)がオフされ
ると、その1ビット分上下のカウント値のどちらか一方
でカウンタ(32R)(32B )のカウント値は停止
する。したがって、その後は、このカウント値が保持さ
れ、これがD/Aコンバータ(33R)及び(33B 
> で変換され。
In this way, three primary color signals R, C, and B are obtained from the image signal processing circuit (20) when a white subject is imaged. In the generation circuit (30), a counter (32R
), the vertical synchronizing pulse VD is counted up or down and the count value changes, and the counter (32B
), the vertical synchronizing pulse VD is counted up or down, and its cant value changes. Then, the terminal (3
0R) When the levels of the three primary color signals from (30G) and (30B) become equal, while the switch (36) is on, up-counting and down-counting are performed alternately for each pulse of the vertical synchronization pulse. The value increases or decreases by 1 bit, but when the switch (36) is turned off, the count value of the counter (32R) (32B) stops either by increasing or decreasing by 1 bit. Therefore, after that, this count value is held and is used for the D/A converter (33R) and (33B).
> converted.

たアナログ調整電圧ER及びEBとされる。そして、こ
のときの調整電圧ER及びEBは、出力端子(13R)
  (13G )及び(13B)に得られる3原色信号
レベルが1:l:1となっている。つまり、ホワイトバ
ランスがとれている。したがって、その後、レンズキャ
ップをとって、撮影を開始すれば、その撮影位置におい
てホワイトバランスがとれた状態の撮影ができるもので
ある。
analog adjustment voltages ER and EB. The adjusted voltages ER and EB at this time are output terminals (13R)
The three primary color signal levels obtained in (13G) and (13B) are 1:1:1. In other words, the white balance is correct. Therefore, if you then remove the lens cap and start shooting, you will be able to take photos with the white balance maintained at that shooting position.

このようにホワイトバランス!IM整電圧を第2図例の
ように、アナログ的に得るのではなく、カウンタを用い
てデジタル的に得れば、ホワイトバランス調整電圧を長
期間保持することは容易である。
White balance like this! If the IM adjustment voltage is obtained digitally using a counter instead of analogously as in the example shown in FIG. 2, it is easy to maintain the white balance adjustment voltage for a long period of time.

そこで、第2図の装置に、第3図の回路(3o)を適用
することが考えられる。ところが、自動追尾式の場合、
垂直ブランキング期間、富に回路(3o)を動作させる
ため、前述もしたように、ホワイトバランスがとれた状
態においてもカウンタ(32R)及び(32B)のカウ
ント値は1フイールド毎にlビット分上下する。このた
め、調整電圧ER及びEBも1ビット分上下することに
なり、1フイールド毎に色変化が生じる。この1ビット
分の色変化が検知限以下であれば良いが、そのためには
D/Aコンバータの精度が問題になるとともに、ホワイ
トバランスがとれる状態に収束するまでに時間がかかる
不都合が生じる。
Therefore, it is conceivable to apply the circuit (3o) shown in FIG. 3 to the device shown in FIG. However, in the case of automatic tracking,
In order to operate the circuit (3o) during the vertical blanking period, the count values of the counters (32R) and (32B) are changed up and down by l bits for each field even when the white balance is maintained, as mentioned above. do. Therefore, the adjustment voltages ER and EB also increase or decrease by 1 bit, causing a color change for each field. It is sufficient if this 1-bit color change is below the detection limit, but this poses a problem in the accuracy of the D/A converter and also causes the disadvantage that it takes time to converge to a state where the white balance can be maintained.

この発明は自動追尾式のホワイトバランス調整回路に上
述のようなデジタル的なものを用いるとともに上記のよ
うな欠点の生じないものを提供しようとするものである
The present invention aims to provide an automatic tracking type white balance adjustment circuit that uses a digital circuit as described above and does not have the above-mentioned drawbacks.

〔問題点を解決するための手段〕[Means for solving problems]

この発明においては、撮像素子(3)とは別に設けられ
、これと同じ分光特性を有する外部受光素子(IR) 
 (IG)  (1B)と、この外部受光素子(IR)
(IG)  (IB)の前面に配される拡散板(2)と
、撮像素子(3)からの出力に対して設けられるゲイン
コントロール回路(9R)  (9B)と、垂直周期以
下の周期のクロックをカウントするアップダウンカウン
タ(32R)  (32B )と、このカウンタ(32
R)(32B)よりのカウント値をアナログ電圧に変換
し、そのアナログ電圧によりゲインコントロール回路(
9R)  (9B)のゲインを制御するようにするD/
Aコンバータ(33R)  (33B ’)と、垂直周
期より長い時定数の時定数回路(40R)  (50B
 )とを設ける。
In this invention, an external light receiving element (IR) is provided separately from the image sensor (3) and has the same spectral characteristics as the image sensor (3).
(IG) (1B) and this external light receiving element (IR)
(IG) A diffuser plate (2) placed in front of (IB), a gain control circuit (9R) (9B) provided for the output from the image sensor (3), and a clock with a period less than the vertical period. Up/down counters (32R) (32B) that count
Convert the count value from R) (32B) to an analog voltage, and use the analog voltage to control the gain control circuit (
9R) D/ to control the gain of (9B)
A converter (33R) (33B') and a time constant circuit (40R) (50B) with a time constant longer than the vertical period.
).

〔作用〕 垂直ブランキング区間において外部受光素子(IR) 
 (IG)  (IB)からの赤、緑及び青の受光出力
が撮像素子(3)の出力に代えてゲインコントロール回
路(9R)  (9B)に供給されるとともにこのゲイ
ンコントロール回路(91?)  (9B)を通じた赤
[Operation] External light receiving element (IR) in the vertical blanking section
(IG) The red, green, and blue light reception outputs from (IB) are supplied to the gain control circuit (9R) (9B) instead of the output of the image sensor (3), and this gain control circuit (91?) ( Red through 9B).

緑及び青の受光出力レベルが比較され、その比較出力が
アップダウンカウンタ(32R)  (32B )のア
ップダウン制御端子に供給されて赤、緑及び青の受光出
力レベルが所定の比となるようにカウント値が制御され
、このカウント値のA/D変換出力が垂直ブランキング
区間では直接的にゲインコントロール回路(9R)  
(9B)に供給されるも垂直ブランキング区間以外では
時定数回路(’40R)(50B)を介してゲインコン
トロール回路(9R)(9B)に供給されるようになさ
れるものである。
The green and blue light receiving output levels are compared, and the comparison output is supplied to the up/down control terminal of the up/down counter (32R) (32B) so that the red, green, and blue light receiving output levels are in a predetermined ratio. The count value is controlled, and the A/D conversion output of this count value is directly sent to the gain control circuit (9R) in the vertical blanking section.
(9B) is supplied to the gain control circuit (9R) (9B) via the time constant circuit ('40R) (50B) except in the vertical blanking section.

〔実施例〕〔Example〕

第1図はこの発明装置の一例で、ゲインコントロール回
路(9R)及び(9B)への制御電圧は、第3図例に示
したホワイトバランス調整電圧生成回路(30)におい
て生成される電圧ER及びEBが用いられる。そして、
この場合、回路(30)の調整電圧ER及びEBの出力
端子(35R)及び(35R)とゲインコントロール回
路(9R)及び(9B) 1制御端子との間にはそれぞ
れ抵抗(41) 、コンデンサ(42) 、スイッチ回
路(43)からなる時定数回路(40R)及び抵抗(5
1) 、コンデンサ(52) 。
FIG. 1 shows an example of the device of the present invention, in which the control voltages to the gain control circuits (9R) and (9B) are the voltages ER and ER generated in the white balance adjustment voltage generation circuit (30) shown in the example in FIG. EB is used. and,
In this case, a resistor (41) and a capacitor ( 42), a time constant circuit (40R) consisting of a switch circuit (43) and a resistor (5
1), capacitor (52).

スイッチ回路(53)からなる時定数回路(50B)が
接続される。そして、スイッチ回路(43)及び(53
)が端子(22)よりの垂直ブランキング信号VBLK
により、垂直ブランキング区間はオフ、他の区間はオン
とされる。つまり、垂直ブランキング区間では電圧ER
及びEBはゲインコントロール回路(9R)及び(9B
)に抵抗(41)及び(51)を通じて直接的に供給さ
れるが、垂直ブランキング区間以外では電圧ER及びE
Bは時定数回路(40R)及び(50B)をそれぞれ通
じてゲインコントロール回路(9R)及び(9B)に供
給される。この場合、時定数回路(40R)及び(50
B)の時定数は垂直周期より長く、lフィールド期間毎
の1ビット分の変化が目立たない程度の時定数とされる
。例えばこれは1秒程度とされる。
A time constant circuit (50B) consisting of a switch circuit (53) is connected. And switch circuits (43) and (53
) is the vertical blanking signal VBLK from terminal (22)
Accordingly, the vertical blanking section is turned off and the other sections are turned on. In other words, in the vertical blanking section, the voltage ER
and EB are gain control circuits (9R) and (9B
) through resistors (41) and (51), but the voltages ER and E are supplied directly to
B is supplied to gain control circuits (9R) and (9B) through time constant circuits (40R) and (50B), respectively. In this case, the time constant circuit (40R) and (50R)
The time constant of B) is longer than the vertical period, and is such that a change of one bit per 1 field period is not noticeable. For example, this is about 1 second.

さらに、この例の場合、回路(30)にクロ7りとして
供給される垂直同期パルスVDはスイッチ(60)を介
して入力端子(34)に供給される。このスイッチ(6
0)は[自動J 、  rOFF J 、  rONE
PUS旧の3つのスイッチングポジションを有し、rO
FFJのポジションにあるときは図のように可動接点は
遊端とされ、垂直同期パルスVDは回路(30)には供
給されない。次に「自動」のポジションにあるときは、
可動接点は端子AUTO側にロックされ、常に垂直同期
パルスVDが回路(30)に供給される。rONEPu
s旧のポジションはノンロックのポジションであり、r
OFFJの位置からrONE POS旧のポジション側
に倒すと、その倒している間だけ端子ONE側に可動接
点が接続され、その期間だけ垂直同期パルスVDが回路
(30)に供給される。
Further, in this example, the vertical synchronizing pulse VD supplied to the circuit (30) as a black signal is supplied to the input terminal (34) via the switch (60). This switch (6
0) is [Auto J, rOFF J, rONE
PUS has three switching positions, rO
When in the FFJ position, the movable contact is at the free end as shown in the figure, and the vertical synchronizing pulse VD is not supplied to the circuit (30). Next time you are in the "Auto" position,
The movable contact is locked to the terminal AUTO side, and the vertical synchronization pulse VD is always supplied to the circuit (30). rONEPu
s The old position is a non-locking position, and r
When the rONE POS is turned from the OFFJ position to the old position side, the movable contact is connected to the terminal ONE side only while it is turned down, and the vertical synchronizing pulse VD is supplied to the circuit (30) only during that period.

他の部分は第2図の例と同様に構成されている。The other parts are constructed similarly to the example shown in FIG.

以上のように構成されているので、スイッチ(60)が
「自動」のスイッチングポジションにあるときは、垂直
ブランキング区間においてスイッチ回路(8)から得ら
れる外部受光素子(IR)〜(IB)の出力に基づいて
調整電圧ER及びEBが生成回路(30)において生成
され、それがゲインコントロール回路(9R)及び(9
B)に供給される。この場合に、電圧ER及びEBは1
ビット分の上下変化を有するが、垂直ブランキング期間
以外の映像区間においてはスイッチ回路(43)及び(
53)がオンになり、このため電圧ER及びEBは時定
数回路(40R)及び(50B)によって積分されて供
給されるので、この1ビット分の変化の影響は除去され
る。しかも、スイッチ回路(43)及び(53)は垂直
ブランキング期間においてはオフとされ、電圧ER及び
EBは直接的にゲインコントロール回路(9R)及び(
9B)に供給されるので、ホヴイトバランスの収束時間
が遅くなることはない。
With the above configuration, when the switch (60) is in the "auto" switching position, the external light receiving elements (IR) to (IB) obtained from the switch circuit (8) in the vertical blanking section are Adjustment voltages ER and EB are generated in the generation circuit (30) based on the outputs, which are then applied to the gain control circuits (9R) and (9R).
B). In this case, the voltages ER and EB are 1
Although the switch circuit (43) and (
53) is turned on, and therefore the voltages ER and EB are integrated and supplied by the time constant circuits (40R) and (50B), so the influence of this 1-bit change is eliminated. Moreover, the switch circuits (43) and (53) are turned off during the vertical blanking period, and the voltages ER and EB are directly applied to the gain control circuit (9R) and (
9B), the convergence time of Hovit balance will not be delayed.

次に、スイッチ(60)がボジシEl 7 r’ONE
 PIISHJにされるときは、端子ONE側に接続さ
れている間だけ、調整電圧ER及びEBが変更され、手
を離せばそのときの調整電圧ER,E、Bに保持される
Next, the switch (60) is set to the position El 7 r'ONE
When set to PIISHJ, the adjustment voltages ER and EB are changed only while connected to the terminal ONE side, and when the hand is released, the adjustment voltages ER, E, and B are held at that time.

その後は垂直ブランキング区間でスイッチ回路(8)が
図の状態に切換られてもカウンタ(32R)及び(32
B )のクロックパルスが入力されないので、そのとき
の電圧ER,EBのままとなり、ホールドtagが実現
できることになる。
After that, even if the switch circuit (8) is switched to the state shown in the figure in the vertical blanking section, the counter (32R) and (32
Since the clock pulse of B) is not input, the voltages ER and EB at that time remain as they are, and a hold tag can be realized.

なお、この例の場合、回1?3(30)はIC化された
ものをそのまま用いることができるので回路構成及び価
格的に大きなメリットとなる。
In this example, circuits 1 to 3 (30) can be used as IC circuits, which is a great advantage in terms of circuit configuration and cost.

なお、カウンタ(32R)及び(32B )のクロック
は垂直同期パルスVDでなり、垂直ブランキングパルス
VBLにを用いても良く、また、垂直周期よりも短い周
期のパルスでもよい。
The clock for the counters (32R) and (32B) is a vertical synchronizing pulse VD, which may be used as a vertical blanking pulse VBL, or may be a pulse with a period shorter than the vertical period.

〔発明の効果〕〔Effect of the invention〕

この発明によれば、ホワイトバランスm接電圧はアップ
ダウンカウンタを用いて生成できるのでホールド機能が
容易に実現できるとともに、カウント値のD/A変換出
力を時定数回路を介して積分してゲインコントロール回
路に供給するもものであるので、自動追尾のホワイトバ
ランス−整をなす場合に1ビット分のカウント値の上下
変化の影響が色変化となって表われてしまうような不都
合を回避できる。
According to this invention, since the white balance m-contact voltage can be generated using an up-down counter, a hold function can be easily realized, and the gain control is performed by integrating the D/A conversion output of the count value via a time constant circuit. Since the signal is supplied to the circuit, it is possible to avoid the inconvenience that the influence of the vertical change in the count value for one bit appears as a color change when adjusting the white balance of automatic tracking.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明装置の一実施例のブロック図、第2図
は先に提案された自動追尾式のホワイトバランス調整装
置の一例のブロック図、第3図はデジタル的にホワイト
バランス調整電圧を生成する回路を用いたホワイトバラ
ンス調整装置の一例のブロック図である。 (IR)  (IG)  (1B)は外部受光素子、(
2)は拡散板、(3)はメインの撮像素子、(9R) 
 (9B)はゲインコントロール回路、(30)はホワ
イトバランス調整電圧生成回路、(31R)  (31
B )は比較回路、(32R)  (32B )はアッ
プダウンカウンタ、(33R’)(33B )はD/A
コンバータである。
Fig. 1 is a block diagram of an embodiment of the inventive device, Fig. 2 is a block diagram of an example of the previously proposed automatic tracking type white balance adjustment device, and Fig. 3 shows digital white balance adjustment voltage. FIG. 2 is a block diagram of an example of a white balance adjustment device using a generating circuit. (IR) (IG) (1B) is an external light receiving element, (
2) is the diffuser plate, (3) is the main image sensor, (9R)
(9B) is a gain control circuit, (30) is a white balance adjustment voltage generation circuit, (31R) (31
B) is a comparison circuit, (32R) (32B) is an up/down counter, (33R') (33B) is a D/A
It is a converter.

Claims (1)

【特許請求の範囲】[Claims] 撮像素子とは別に設けられ、これと同じ分光特性を有す
る外部受光素子と、この外部受光素子の前面に配される
拡散板と、上記撮像素子からの出力に対して設けられる
ゲインコントロール回路と、垂直周期以下の周期のクロ
ックをカウントするアップダウンカウンタと、このカウ
ンタよりのカウント値をアナログ電圧に変換し、そのア
ナログ電圧により上記ゲインコントロール回路のゲイン
を制御するようにするD/Aコンバータと、垂直周期よ
り長い時定数の時定数回路とを有し、垂直ブランキング
区間において上記外部受光素子からの赤、緑及び青の受
光出力が上記撮像素子の出力に代えて上記ゲインコント
ロール回路に供給されるとともにこのゲインコントロー
ル回路を通じた上記赤、緑及び青の受光出力レベルが比
較され、その比較出力が上記アップダウンカウンタのア
ップダウン制御端子に供給されて上記赤、緑及び青の受
光出力レベルが所定の比となるようにカウント値が制御
され、このカウント値のA/D変換出力が垂直ブランキ
ング区間では直接的に上記ゲインコントロール回路に供
給されるとともに垂直ブランキング区間以外では上記時
定数回路を介して上記ゲインコントロール回路に供給さ
れるようになされたホワイトバランス調整装置。
an external light-receiving element that is provided separately from the image sensor and has the same spectral characteristics as the image sensor; a diffuser plate that is disposed in front of the external light-receiver; and a gain control circuit that is provided for the output from the image sensor; an up/down counter that counts clocks with a period equal to or less than the vertical period; a D/A converter that converts the count value from this counter into an analog voltage and controls the gain of the gain control circuit with the analog voltage; and a time constant circuit with a time constant longer than the vertical period, and red, green, and blue light reception outputs from the external light receiving element are supplied to the gain control circuit in place of the output of the image pickup element during the vertical blanking interval. At the same time, the red, green, and blue light receiving output levels through this gain control circuit are compared, and the comparison output is supplied to the up/down control terminal of the up/down counter to adjust the red, green, and blue light receiving output levels. The count value is controlled so as to have a predetermined ratio, and the A/D conversion output of this count value is directly supplied to the gain control circuit during the vertical blanking period, and to the time constant circuit outside the vertical blanking period. A white balance adjustment device configured to be supplied to the gain control circuit through the white balance adjustment device.
JP59228191A 1984-10-30 1984-10-30 White balance adjusting device Granted JPS61105991A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59228191A JPS61105991A (en) 1984-10-30 1984-10-30 White balance adjusting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59228191A JPS61105991A (en) 1984-10-30 1984-10-30 White balance adjusting device

Publications (2)

Publication Number Publication Date
JPS61105991A true JPS61105991A (en) 1986-05-24
JPH0548675B2 JPH0548675B2 (en) 1993-07-22

Family

ID=16872631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59228191A Granted JPS61105991A (en) 1984-10-30 1984-10-30 White balance adjusting device

Country Status (1)

Country Link
JP (1) JPS61105991A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63302687A (en) * 1987-06-01 1988-12-09 Olympus Optical Co Ltd White balance device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63302687A (en) * 1987-06-01 1988-12-09 Olympus Optical Co Ltd White balance device

Also Published As

Publication number Publication date
JPH0548675B2 (en) 1993-07-22

Similar Documents

Publication Publication Date Title
US5398058A (en) Color image pickup device having color temperature converting filters
US4959727A (en) Image pick-up apparatus
JPS62230188A (en) White balancing device for color video camera
US5543836A (en) White balance using combined feedback and external color information for control
JPH03211988A (en) White balance controller
JP2751297B2 (en) Auto white balance circuit
EP0533488B1 (en) Image sensing apparatus having two image sensing portions and one signal processing portion and allowing improved white balance control
JPS61105991A (en) White balance adjusting device
JPS60218995A (en) Adjuster of white balance
JP2547212B2 (en) Auto white balance device
JPH0448032B2 (en)
JP2506092B2 (en) Imaging device
JPS612486A (en) Automatic white balance adjusting device of color video camera
JP2579314B2 (en) White balance device
JPS628574Y2 (en)
JP2007082023A (en) Imaging apparatus and imaging method
JPH11127449A (en) White balance adjusting device
JP2609095B2 (en) Imaging method using solid-state imaging device
JP2568181B2 (en) White balance adjustment device for electronic still cameras
JP2547213B2 (en) Auto white balance device
JPS5943872B2 (en) color imaging device
JPH084344B2 (en) Auto white balance circuit
JPS61199390A (en) White balance device
JP2569547B2 (en) Automatic white balance tracking circuit for color video cameras
JPS62107593A (en) White balance unadjustment compensation circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees