JP2547213B2 - Auto white balance device - Google Patents

Auto white balance device

Info

Publication number
JP2547213B2
JP2547213B2 JP62126593A JP12659387A JP2547213B2 JP 2547213 B2 JP2547213 B2 JP 2547213B2 JP 62126593 A JP62126593 A JP 62126593A JP 12659387 A JP12659387 A JP 12659387A JP 2547213 B2 JP2547213 B2 JP 2547213B2
Authority
JP
Japan
Prior art keywords
signal
output
circuit
timing
gain control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62126593A
Other languages
Japanese (ja)
Other versions
JPS63290482A (en
Inventor
英明 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP62126593A priority Critical patent/JP2547213B2/en
Publication of JPS63290482A publication Critical patent/JPS63290482A/en
Application granted granted Critical
Publication of JP2547213B2 publication Critical patent/JP2547213B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、オートホワイトバランス装置、さらに詳し
くは、電子カメラ等のカラー撮像装置に用いられるオー
トホワイトバランス装置に関する。
The present invention relates to an auto white balance device, and more particularly to an auto white balance device used in a color image pickup device such as an electronic camera.

[従来の技術] 近年、銀塩フィルムカメラと同様に静止画を撮影する
ことのできる電子スチルカメラが提案されている。電子
スチルカメラの基本的な構成についてはビデオカメラと
略同様である。カラービデオカメラ等におけるオートホ
ワイトバランス装置は、R(赤),G(緑),B(青)の3
原色の色光に関して、ビデオ信号系におけるカラー信号
ゲインコントロールアンプ(以下、GCAと略記する)で
カラー信号R,G,Bの比を1:1:1になるように調整するもの
である。そこで、従来のオートホワイトバランス装置で
は、GCAの出力をホワイトバランス検出回路によってフ
ィードバックして基準電圧と比較し、その誤差をGCAの
利得制御用端子に導き、誤差が少なくなる方向にGCAの
利得を制御していた。このようにクローズドループでホ
ワイトバランス調整がなされる装置においては、入力信
号のレベルが変化しても、また温度変化等によってGCA
の特性が若干変化しても、これらの変化の影響を受けな
い安定したレベルの信号を取り出すことができるという
利点がある。
[Prior Art] In recent years, an electronic still camera capable of taking a still image like a silver salt film camera has been proposed. The basic configuration of the electronic still camera is almost the same as that of the video camera. Auto white balance devices for color video cameras, etc. are R (red), G (green), B (blue)
Regarding the primary color light, a color signal gain control amplifier (hereinafter abbreviated as GCA) in a video signal system adjusts the ratio of the color signals R, G, B to be 1: 1: 1. Therefore, in the conventional auto white balance device, the output of GCA is fed back by the white balance detection circuit and compared with the reference voltage, and the error is guided to the gain control terminal of GCA, and the gain of GCA is reduced in the direction of reducing the error. Had control. In such a device in which the white balance is adjusted in a closed loop, even if the input signal level changes, the GCA
There is an advantage that even if the characteristics of (1) change slightly, a signal of a stable level that is not affected by these changes can be taken out.

[発明が解決しようとする問題点] しかし、クローズドループのオートホワイトバランス
装置では、フィードバックループ中の遅延要素のため
に、GCAの入力端子に供給される被制御信号に対してGCA
の利得制御用端子に供給される制御信号が大幅に遅れ、
利得制御の応答性については悪い。一般に、連続したム
ービ画像を得るビデオカメラにおいては、利得制御のた
めにそれほど高速の応答性が要求されないので、クロー
ズドループのオートホワイトバランス装置は非常に有効
なものとなっているが、電子スチルカメラにおいては、
短い時間で1つの画像を得ることを目的としているの
で、特に高速応答性が要求される。
[Problems to be Solved by the Invention] However, in the closed-loop auto white balance device, due to the delay element in the feedback loop, the GCA for the controlled signal supplied to the input terminal of the GCA is reduced.
The control signal supplied to the gain control terminal of
The response of gain control is poor. Generally, a video camera that obtains continuous movie images does not require a high-speed response for gain control, so a closed-loop auto white balance device is very effective, but it is an electronic still camera. In
Since the purpose is to obtain one image in a short time, particularly high speed response is required.

また、一般にオートホワイトバランス装置では、スト
ロボ光のような露光時のみに存在する光に対しては正し
いホワイトバランス調整を行なうことができないため、
オートホワイトバランス装置の電気回路とは別にストロ
ボプリセット回路を設け、ストロボ使用時には、上記プ
リセット回路によってストロボの特性にあったカラー信
号の利得制御がなされるようにする必要があった。しか
し、ストロボプリセット回路をデーライトのオートホワ
イトバランスのための回路と別に設けることは装置がそ
れだけ繁雑になってしまう。
Also, in general, an automatic white balance device cannot perform correct white balance adjustment for light such as strobe light that exists only during exposure.
It was necessary to provide a strobe preset circuit separately from the electric circuit of the auto white balance device so that when the strobe is used, the gain control of the color signal that matches the strobe characteristics is performed by the preset circuit. However, if the strobe preset circuit is provided separately from the circuit for daylight auto white balance, the device becomes so complicated.

本発明は、このような問題点に鑑み、デーライトおよ
びストロボ光に関するスチル撮影が可能な電子カメラに
適用できて、特にストロボ専用のプリセット回路を設け
ることを要しないオートホワイトバランス装置を提供す
ることを目的とする。
In view of such a problem, the present invention provides an automatic white balance device that can be applied to an electronic camera capable of still photography related to daylight and strobe light and that does not require a strobe-specific preset circuit. With the goal.

[問題点を解決するための手段] 本発明のオートホワイトバランス装置は、与えられた
利得制御信号のレベルに応じて撮像手段のカラー出力信
号の利得を制御する利得制御手段と、与えられた利得制
御信号のレベルに応じて撮像手段のカラー出力信号の利
得を制御する利得制御手段と、撮像手段の出力信号ない
しは同出力信号の増幅信号を第1のタイミング信号によ
り規定される期間中積分する積分手段と、この積分手段
の出力に基づいて利得制御信号に対応する信号レベル値
を算出する演算手段と、ある光源光に適合する利得制御
信号レベルに等しいレベルの基準レベル信号を生成する
基準レベル信号生成手段と、少なくとも上記第1のタイ
ミング信号により規定される期間中は上記基準レベル信
号を利得制御信号として上記利得制御手段に供給し、こ
の期間以降に第2のタイミング信号が発せられたときは
同信号により規定されるタイミングで上記演算手段の出
力を上記利得制御手段に供給する切換手段と、本装置が
オープンループ制御モードにあるときは、上記第1のタ
イミング信号により規定される期間が上記第2のタイミ
ング信号により規定される時点よりも先行するように上
記両タイミング信号を発し、本装置がプリセットモード
にあるときは、上記第2のタイミング信号を発しないよ
うにしたタイミング制御手段とを具備してなる。
[Means for Solving Problems] An auto white balance device of the present invention includes a gain control means for controlling a gain of a color output signal of an image pickup means according to a level of a given gain control signal, and a given gain. Gain control means for controlling the gain of the color output signal of the image pickup means according to the level of the control signal, and integration for integrating the output signal of the image pickup means or the amplified signal of the output signal during the period defined by the first timing signal. Means, computing means for calculating a signal level value corresponding to the gain control signal based on the output of the integrating means, and a reference level signal for generating a reference level signal having a level equal to the gain control signal level suitable for a certain light source light. The gain control means uses the reference level signal as a gain control signal during at least a period defined by the generation means and the first timing signal. And a switching means for supplying the output of the arithmetic means to the gain control means at a timing defined by the second timing signal when the second timing signal is issued after this period, and the present device is open loop control. When in the mode, when both the timing signals are issued so that the period defined by the first timing signal precedes the time point defined by the second timing signal, the device is in the preset mode. Includes timing control means that does not emit the second timing signal.

[作 用] 動作モードをオープンループ制御モードにすると、撮
影手段の出力に基づく信号が第1のタイミング信号によ
り規定される期間中積分され、この積分出力に基づいて
演算がなされる。積分期間中は基準レベル信号が利得制
御信号として利得制御手段に与えられ、演算出力は第2
のタイミング信号により利得制御信号として利得制御手
段に供給される。動作モードをストロボプリセットモー
ドにすると、第2のタイミング信号が発せられず、利得
制御信号として基準レベル信号のみが与えられる。
[Operation] When the operation mode is set to the open loop control mode, the signal based on the output of the photographing means is integrated during the period defined by the first timing signal, and the calculation is performed based on this integrated output. During the integration period, the reference level signal is given to the gain control means as the gain control signal, and the calculation output is the second
Is supplied to the gain control means as a gain control signal. When the operation mode is the strobe preset mode, the second timing signal is not issued and only the reference level signal is given as the gain control signal.

[実 施 例] 第1図は、本発明の一実施例を示すオートホワイトバ
ランス装置のブロック図である。
[Examples] FIG. 1 is a block diagram of an automatic white balance device showing an example of the present invention.

この第1図に示したオートホワイトバランス装置は、
スチル撮影およびムービ撮影が可能な電子カメラに適用
されている。このオートホワイトバランス装置のホワイ
トバランス制御のための測光用センサとして、この電子
カメラの図示しない撮像素子が兼用されている。この撮
像素子よりライン1を通じて映像プロセス回路3に線順
次でカラービデオ信号のR信号とB信号が交互に伝送さ
れ、ライン2を通じてG信号が伝送される。映像プロセ
ス回路3内ではオートホワイトバランス調整のために上
記線順次のライン1にGCA4が挿入されている。このGCA
は後出の制御ライン48から送られる2系統の制御信号に
よりそれぞれ独立にコントロールされる2つのGCAを含
んでなり、それによってR信号とB信号のゲインがそれ
ぞれ設定されるようになっていて、このGCA4の出力ライ
ン5のR,Bのカラー信号とライン2のGのカラー信号は
映像信号として次段の回路に送られると同時にGCA4の利
得制御のための制御情報として用いられる。つまり、こ
のオートホワイトバランス装置でGCA4の利得制御が行な
われることにより、R,B,Gのカラー信号レベルが1:1:1と
なる。
The auto white balance device shown in FIG.
It is applied to electronic cameras capable of still photography and movie photography. An image pickup device (not shown) of this electronic camera is also used as a photometric sensor for controlling the white balance of the automatic white balance device. An R signal and a B signal of a color video signal are alternately transmitted from the image sensor to a video processing circuit 3 through a line 1 in a line-sequential manner, and a G signal is transmitted through a line 2. In the video processing circuit 3, GCA4 is inserted in the line-sequential line 1 for automatic white balance adjustment. This GCA
Comprises two GCAs independently controlled by two control signals sent from the control line 48 described below, whereby the gains of the R signal and the B signal are set, respectively. The R and B color signals on the output line 5 of the GCA4 and the G color signal on the line 2 are sent to the circuit at the next stage as video signals and are used as control information for controlling the gain of the GCA4. In other words, the gain control of GCA4 is performed by this automatic white balance device, so that the R, B, and G color signal levels become 1: 1: 1.

上記G信号のライン2にはバッファ回路8が接続さ
れ、GCA4の出力側のR/B信号のライン5にはバッファ回
路9が接続されている。バッファ回路8の出力端子はハ
イレベルカット回路10のスイッチ11に接続され、バッフ
ァ回路9の出力端子はハイレベルカット回路10のスイッ
チ12に接続されている。ハイレベルカット回路10は、G,
R/B信号のレベルが略飽和レベルにまで達したときこれ
らのカラービデオ信号の伝達をカットする回路で、上記
スイッチ11,12,可変抵抗13およびコンパレータ14からな
る。つまり、撮像素子のダイナミックレンジには限界が
あるので、撮像素子が高輝度像を受光したとき、カラー
ビデオ信号の高輝度成分が飽和してしまうが、この飽和
したレベルの信号が後述する積分回路により積分される
のを防ぐために、ハイレベルカット回路10が用いられて
いる。このハイレベルカット回路10では、バッファ回路
8の出力、すなわちG信号のレベルを可変抵抗13で設定
した基準レベルと比較し、G信号のレベルが基準レベル
を超えたときコンパレータ14の出力によりスイッチ11,1
2をオン状態からオフ状態にして、バッファ回路8,9の出
力を後段に送るのを断つようにしている。G信号のレベ
ルを検出することによってスイッチ11,12を制御してい
るのは、通常の光分布の高輝度被写体を撮像した場合に
おいて、撮像素子の出力のR,B,Gのカラービデオ信号が
一様に飽和レベルに達するのではなく、多くの場合ま
ず、G信号の成分が飽和レベルに達するからである。ス
イッチ11の出力端子はフィールド積分保持回路16に接続
され、スイッチ12の出力端子はR/B信号分離回路15を介
してフィールド積分保持回路17,18に接続されている。
フィールド積分保持回路16はG信号を1フィールドの有
効走査期間に亘って積分してこれを保持するものであ
り、フィールド積分保持回路17,18は、R/B信号分離回路
15で分離されたR信号,B信号をそれぞれ同じく1フィー
ルドの期間に亘って積分し保持する。フィールド積分保
持回路16,17および18はその後段の除算兼ディジタルサ
ンプルホールド回路20に接続される。除算兼ディジタル
サンプルホールド回路20は、R,Bの各カラー信号に関す
るフィールド積分保持回路17,18の各出力を、垂直ブラ
ンキング期間において取り込んで、Gのカラー信号に関
するフィールド積分保持回路16の出力で除算し、それぞ
れの比率R/G,B/Gを求めてホールドする回路である。こ
の除算兼ディジタルサンプルホールド回路20には、デュ
アルタイプの電流加算型D/Aコンバータ21が設けられて
いる。このD/Aコンバータ21内の2つのD/A変換部22,23
はこのD/Aコンバータ21に接続された自走式のカウンタ2
4のカウント値をそれぞれアナログ値に変換する。D/A変
換部22はR信号に係るものであり、D/A変換部23はB信
号に係るものである。D/Aコンバータ21の基準入力端子r
efには切換信号S1によってフィールド積分保持回路16の
出力と、基準電圧発生回路26の基準電圧Vrefとを切り換
えるための切換スイッチ25が接続されている。除算兼デ
ィジタルサンプルホールド回路20のラッチ入力端子latc
hには、コンパレータ27の出力端子が接続されている。
コンパレータ27の両入力端子には切換信号S2によって切
り変えられる切換スイッチ28,29が接続されている。切
換スイッチ28はフィールド積分保持回路17と18の出力を
切り変えてコンパレータ27の一方の入力端子に入力させ
るものであり、切換スイッチ29はD/A変換部22と23の出
力を切り変えてコンパレータ27の他方の入力端子に入力
させるものである。また、切換信号S2が印加されるD/A
コンバータ21の入力選択端子selは、自走式カウンタ24
からのディジタル入力およびラッチ入力端子latchより
入力されるコンパレータ27の出力であるラッチ信号を切
換信号S2に同期してそれぞれR信号系,B信号系に対応す
るD/A変換部22,23に振分けるためものである。なお、選
択されていない方のD/A変換部については、その出力は
選択されていたときの最後の状態にホールドされる。
A buffer circuit 8 is connected to the line 2 of the G signal, and a buffer circuit 9 is connected to the line 5 of the R / B signal on the output side of the GCA4. The output terminal of the buffer circuit 8 is connected to the switch 11 of the high-level cut circuit 10, and the output terminal of the buffer circuit 9 is connected to the switch 12 of the high-level cut circuit 10. The high level cut circuit 10 is G,
It is a circuit that cuts off the transmission of these color video signals when the level of the R / B signal reaches a substantially saturated level, and comprises the switches 11 and 12, the variable resistor 13 and the comparator 14. That is, since the dynamic range of the image sensor has a limit, when the image sensor receives a high-brightness image, the high-brightness component of the color video signal is saturated. The high-level cut circuit 10 is used to prevent the integration by the following. In this high level cut circuit 10, the output of the buffer circuit 8, that is, the level of the G signal is compared with the reference level set by the variable resistor 13, and when the level of the G signal exceeds the reference level, the output of the comparator 14 causes the switch 11 , 1
2 is switched from the on state to the off state so that the output of the buffer circuits 8 and 9 is stopped from being sent to the subsequent stage. The switches 11 and 12 are controlled by detecting the level of the G signal because the R, B, and G color video signals output from the image sensor when a high-brightness subject having a normal light distribution is imaged. This is because the saturation level does not reach the saturation level uniformly, but in many cases, the components of the G signal first reach the saturation level. The output terminal of the switch 11 is connected to the field integration holding circuit 16, and the output terminal of the switch 12 is connected to the field integration holding circuits 17, 18 via the R / B signal separation circuit 15.
The field integration holding circuit 16 integrates the G signal over the effective scanning period of one field and holds it, and the field integration holding circuits 17 and 18 are R / B signal separation circuits.
The R signal and the B signal separated at 15 are each integrated and held over the period of one field. The field integration holding circuits 16, 17 and 18 are connected to a subsequent division / digital sample / hold circuit 20. The division / digital sample and hold circuit 20 takes in the outputs of the field integration holding circuits 17 and 18 for the R and B color signals in the vertical blanking period, and outputs the outputs of the field integration holding circuit 16 for the G color signal. It is a circuit that divides and obtains and holds the respective ratios R / G and B / G. The division and digital sample-and-hold circuit 20 is provided with a dual type current addition type D / A converter 21. Two D / A converters 22 and 23 in this D / A converter 21
Is the self-propelled counter 2 connected to this D / A converter 21
The count value of 4 is converted into an analog value. The D / A converter 22 is for the R signal, and the D / A converter 23 is for the B signal. Reference input terminal r of D / A converter 21
A switch 25 for switching between the output of the field integration holding circuit 16 and the reference voltage Vref of the reference voltage generation circuit 26 by the switching signal S1 is connected to ef. Latch input terminal of the division and digital sample-and-hold circuit 20
The output terminal of the comparator 27 is connected to h.
The changeover switches 28 and 29 that are switched by the changeover signal S2 are connected to both input terminals of the comparator 27. The changeover switch 28 switches the outputs of the field integration holding circuits 17 and 18 and inputs them to one input terminal of the comparator 27, and the changeover switch 29 switches the outputs of the D / A converters 22 and 23 to change the comparator. It is input to the other input terminal of 27. In addition, the D / A to which the switching signal S2 is applied
The input selection terminal sel of the converter 21 is a self-propelled counter 24
The latch signal output from the comparator 27 input from the digital input and the latch input terminal latch is transferred to the D / A converters 22 and 23 corresponding to the R signal system and the B signal system, respectively, in synchronization with the switching signal S2. It is to separate. The output of the D / A converter that is not selected is held in the last state when it was selected.

除算兼ディジタルサンプルホールド回路20の出力段と
しては、オープン制御出力回路30と、フィードバック制
御出力回路34とが設けられている。
As an output stage of the division / digital sample / hold circuit 20, an open control output circuit 30 and a feedback control output circuit 34 are provided.

オープン制御出力回路30はスチル撮影時において用い
られる回路で、上記D/A変換部22,23の出力をそれぞれ増
幅する反転増幅器31,32と、この反転増幅器31,32の出力
を出力選択回路46に送る出力ライン33からなる。
The open control output circuit 30 is a circuit used at the time of still photography, and includes inverting amplifiers 31 and 32 for amplifying the outputs of the D / A converters 22 and 23, respectively, and outputs the outputs of the inverting amplifiers 31 and 32 to an output selection circuit 46. Output line 33 to be sent to

フィードバック制御出力回路34は、ムービ撮影時にお
いて用いられる回路で、上記D/A変換部22,23の出力をそ
れぞれ可変抵抗35,36の基準電圧Vref1,Vref2と比較する
差動増幅器37,38と、系の安定性のために差動増幅器37,
38の出力側に接続されたローパスフィルタ(以下、LPF
と略記する)39,40と、このLPF39,40の出力を出力選択
回路46に送る出力ライン41とからなる。
The feedback control output circuit 34 is a circuit used during movie shooting, and includes differential amplifiers 37, 38 for comparing the outputs of the D / A converters 22, 23 with the reference voltages Vref1, Vref2 of the variable resistors 35, 36, respectively. , Differential amplifier 37 for system stability,
Low-pass filter (hereinafter LPF) connected to the output side of 38
39, 40) and an output line 41 for sending the outputs of the LPFs 39, 40 to an output selection circuit 46.

また、GCA4のゲインを既知の値にプリセットするため
のプリセット出力回路42が設けられていて、同プリセッ
ト出力回路42は基準電圧Vref3,Vref4(ストロボ光に適
したプリセットでは基準電圧Vref3′,Vref4′)を設定
してR,Bのカラー信号ゲインを調整するための可変抵抗4
3,44と、この可変抵抗43,44により設定された基準電圧V
ref3,Vref4(Vref3′,Vref4′)のレベルを出力選択回
路46に送る出力ライン45からなる。
Further, a preset output circuit 42 for presetting the gain of GCA4 to a known value is provided, and the preset output circuit 42 has reference voltages Vref3, Vref4 (reference voltages Vref3 ′, Vref4 ′ for presets suitable for strobe light). ) To adjust the R and B color signal gains.
3,44 and the reference voltage V set by the variable resistors 43,44
The output line 45 sends the levels of ref3 and Vref4 (Vref3 ', Vref4') to the output selection circuit 46.

出力選択回路46には選択スイッチ47が設けられてい
て、同スイッチ47の接点端子47a,47b,47cにそれぞれ上
記出力ライン45,33,41が接続され、切換信号S3によって
切り換えられて接点端子47a,47b,47cのいずれかに接続
する接点端子47dは制御ライン48によりGCA4の利得制御
用端子に接続されている。切換信号S1,S2,S3はタイミン
グ制御回路49により発生される。
The output selection circuit 46 is provided with a selection switch 47, and the output lines 45, 33, 41 are respectively connected to the contact terminals 47a, 47b, 47c of the switch 47, and are switched by the switching signal S3 to be switched to the contact terminals 47a. , 47b, and 47c are connected to a gain control terminal of the GCA4 by a control line. The switching signals S1, S2, S3 are generated by the timing control circuit 49.

なお、上記出力ライン33,41,45,出力選択回路46およ
びこれを構成する選択スイッチ47(47a,47b,47c,47
d),制御ライン48は2系統並列(独立)の系であっ
て、第1図ではそれを簡略化した状態で示している。
The output lines 33, 41, 45, the output selection circuit 46, and the selection switch 47 (47a, 47b, 47c, 47
d), the control line 48 is a two-system parallel (independent) system, which is shown in a simplified state in FIG.

ここで、上記オートホワイトバランス装置が適用され
ている電子カメラのシステム全体の概略構成を第2図に
よって説明すると、上記オートホワイトバランス装置50
および露出制御装置51はマイクロコンピュータを含んで
なるシステムコントローラ52との間の信号の授受によっ
て制御される。システムコントローラ52は上記切換信号
S1,S2,S3等を発生するタイミング制御回路49の機能およ
び測光情報処理機能等を有している。露出制御装置51は
ストロボ,絞り,シャッター等の各制御回路を有して構
成されている。
Here, a schematic configuration of the entire electronic camera system to which the above-mentioned auto white balance device is applied will be described with reference to FIG.
The exposure controller 51 is controlled by transmitting and receiving signals to and from a system controller 52 including a microcomputer. The system controller 52 uses the switching signal
It has a function of a timing control circuit 49 for generating S1, S2, S3 and the like, a photometric information processing function and the like. The exposure control device 51 includes control circuits such as a strobe, an aperture, and a shutter.

システムコントローラ52の入力端子にはストロボ選択
スイッチ53,スチル/ムービ選択スイッチ54および測光
用センサ55が接続されている。例えば、ストロボの使用
時でストロボ選択スイッチ53がオンになり、ストロボ不
使用時でプルアップ抵抗56により“H"になっていた入力
端子がこのとき“L"になる。また、スチル/ムービ選択
スイッチ54は、例えば、スチル撮影時にオフで,プルア
ップ抵抗57によりシステムコントローラ52の入力端子を
“H"にし、ムービ撮影時にオンして入力端子を“L"にす
る。さらに、この実施例では、露出制御のための測光用
センサ55としては、撮像素子と独立してカメラの適宜位
置に配設した周知のセンサとしているが、勿論、撮像素
子を露出制御のための測光用センサ55と兼用するもので
あってもよい。
A strobe selection switch 53, a still / movie selection switch 54, and a photometric sensor 55 are connected to input terminals of the system controller 52. For example, when the strobe is used, the strobe selection switch 53 is turned on, and when the strobe is not used, the input terminal which has been set to “H” by the pull-up resistor 56 at this time becomes “L”. The still / movie selection switch 54 is, for example, turned off during still photography, and the input terminal of the system controller 52 is set to “H” by a pull-up resistor 57, and turned on during movie photography to set the input terminal to “L”. Further, in this embodiment, as the photometric sensor 55 for exposure control, a well-known sensor arranged at an appropriate position of the camera independently of the image sensor is used, but of course, the image sensor for exposure control is used. It may be also used as the photometric sensor 55.

次に、上記オートホワイトバランス装置の動作を説明
する。ライン1,2には撮像素子の出力に基づく利得制御
すべき画像信号が供給される。この画像信号は第3図に
示すように、フィールド期間f1,f2,f3…の各信号間に垂
直ブランキング期間B1,B2,B3…を有してなる。
Next, the operation of the automatic white balance device will be described. An image signal to be gain-controlled based on the output of the image sensor is supplied to the lines 1 and 2. As shown in FIG. 3, this image signal has vertical blanking periods B1, B2, B3,... Between the signals in the field periods f1, f2, f3,.

まず、スチル撮影の場合について説明する。スチル撮
影の場合には、出力選択回路46の選択スイッチ47の出力
用接点端子47dは、始めプリセット側接点端子47aに接続
されている。したがって、プリセット出力回路42の出力
ライン45が制御ライン48に接続され、可変抵抗43,44で
プリセットされた電圧Vref3,Vref4がGCA4の利得制御用
端子に入力される。これにより、GCA4はスチル撮影にお
けるホワイトバランスのための基準の利得に制御されて
いる。この後、シャッター釦を押すと、最初の1フィー
ルドの期間f1内でシャッターが開いてホワイトバランス
のための露光が行なわれる。露光が終了すると、次のフ
ィールド期間f2で露光量に応じたビデオ信号が撮像素子
より読み出されるので、ライン1にR,B信号が入力さ
れ、ライン2にG信号が入力される。この読み出しのフ
ィールド期間f2では、GCA4の利得制御信号として上記プ
リセット出力回路42でプリセットされた基準値が与えら
れる。そして、この読み出しのフィールド期間f2のビデ
オ信号は、この後のフィールド期間f3で行なわれる実際
のホワイトバランス制御のために、ライン2,5よりバッ
ファ回路8,9に入力される。バッファ回路8を通過した
G信号はハイレベルカット回路10のスイッチ11を経てフ
ィールド積分保持回路16に入力され、また、バッファ回
路9を通過したR,B信号はハイレベルカット回路10のス
イッチ12を経た後R/B信号分離回路15で分離されて、そ
れぞれフィールド積分保持回路17,18に入力される。フ
ィールド積分保持回路16,17,18は、それぞれG,R,B信号
を撮像素子からの電荷読み出しの1フィールド期間f2に
亘って積分するが、被写体光が非常に強く、撮像素子の
ダイナミックレンジの上限に相当する飽和レベルまでG
信号レベルが上がった場合には、この高輝度部分の範囲
がハイレベルカット回路10によりカットされて有効成分
のみが積分される。1フィールド期間に亘って積分され
たG,R,B信号はそのフィールド期間f2の終了時にレベル
保持されて除算兼ディジタルサンプルホールド回路20に
入力される。そして、上記フィールド期間f2に続く垂直
ブランキング期間B2で除算兼ディジタルサンプルホール
ド回路20が作動する。始め切換信号S1により切換スイッ
チ25は図示のようにフィールド積分保持回路16の出力側
に切り換えられていて、1フィールド期間に亘って積分
されたG信号はD/Aコンバータ21の基準入力端子refに入
力される。また、切換スイッチ28,29は切換信号S2に同
期して交互にR,B信号のいずれかの側に切り換えられ
る。すなわち、図示の状態で切換信号S2によりR信号側
が選択されていて、フィールド積分保持回路17の出力と
D/A変換部22の出力とがコンパレータ27により比較され
る。D/A変換部22は入力選択端子selに入力される切換信
号S2によって自走式カウンタ24の出力をD/A変換し始め
ると、このD/A変換部22の出力は切換スイッチ29を通じ
てコンパレータ27に導かれてフィールド積分保持回路17
の出力と比較される。そして、D/A変換部22の出力レベ
ルがフィールド積分保持回路17の出力レベルに一致した
とき、コンパレータ27の出力がラッチ入力端子latchに
送られ、D/A変換部22のアナログ値がラッチされる。こ
のときのD/A変換部22のアナログ値は、フィールド積分
保持回路17の出力信号Rに等しい。
First, the case of still photography will be described. In the case of still photography, the output contact terminal 47d of the selection switch 47 of the output selection circuit 46 is initially connected to the preset side contact terminal 47a. Therefore, the output line 45 of the preset output circuit 42 is connected to the control line 48, and the voltages Vref3, Vref4 preset by the variable resistors 43, 44 are input to the gain control terminal of the GCA4. As a result, GCA4 is controlled to a reference gain for white balance in still photography. Thereafter, when the shutter button is pressed, the shutter is opened within the period f1 of the first one field, and exposure for white balance is performed. When the exposure is completed, a video signal corresponding to the exposure amount is read from the image sensor in the next field period f2, so that the R and B signals are input to line 1 and the G signal is input to line 2. In the field period f2 of this read, the reference value preset by the preset output circuit 42 is given as the gain control signal of GCA4. Then, the video signal in the readout field period f2 is input to the buffer circuits 8 and 9 from lines 2 and 5 for the actual white balance control performed in the subsequent field period f3. The G signal passed through the buffer circuit 8 is input to the field integration holding circuit 16 via the switch 11 of the high level cut circuit 10, and the R and B signals passed through the buffer circuit 9 are passed through the switch 12 of the high level cut circuit 10. After that, they are separated by the R / B signal separation circuit 15 and input to the field integration holding circuits 17 and 18, respectively. The field integration holding circuits 16, 17, and 18 respectively integrate the G, R, and B signals over one field period f2 of charge reading from the image sensor, but the subject light is very strong, and the dynamic range of the image sensor is G up to the saturation level corresponding to the upper limit
When the signal level rises, the range of the high brightness portion is cut by the high level cut circuit 10 and only the effective component is integrated. The G, R, and B signals integrated over one field period are held at the end of the field period f2 and input to the division / digital sample / hold circuit 20. Then, in the vertical blanking period B2 following the field period f2, the division and digital sample hold circuit 20 operates. The changeover switch 25 is changed over to the output side of the field integration holding circuit 16 by the start changeover signal S1 as shown in the figure, and the G signal integrated over one field period is supplied to the reference input terminal ref of the D / A converter 21. Is entered. Further, the changeover switches 28 and 29 are alternately switched to either side of the R and B signals in synchronization with the changeover signal S2. That is, in the state shown in the figure, the R signal side is selected by the switching signal S2 and the output of the field integration holding circuit 17
The output of the D / A converter 22 is compared by the comparator 27. When the D / A conversion unit 22 starts D / A conversion of the output of the self-propelled counter 24 by the switching signal S2 input to the input selection terminal sel, the output of the D / A conversion unit 22 is output to the comparator through the changeover switch 29. Guided by 27 Field integration hold circuit 17
Is compared with the output of. Then, when the output level of the D / A converter 22 matches the output level of the field integral holding circuit 17, the output of the comparator 27 is sent to the latch input terminal latch, and the analog value of the D / A converter 22 is latched. It The analog value of the D / A converter 22 at this time is equal to the output signal R of the field integral holding circuit 17.

D/A変換部22によるD/A変換が終わると、このあと引き
続き同じ垂直ブランキング期間B2の後半で、切換信号S2
によりB信号側が選択され、フィールド積分保持回路18
の出力とD/A変換部23の出力とがコンパレータ27により
比較され、コンパレータ27の両入力が一致したときにD/
A変換部23のアナログ値がラッチされる。このときのD/A
変換部23のアナログ値は、フィールド積分保持回路18の
出力信号Bに等しい。両D/A変換部22,23によるD/A変換
が終了すると、この垂直ブランキング期間B2の終了時点
で切換信号S1により切換スイッチ25が基準電圧発生回路
26の出力側に切り換えられ、基準電圧VrefがD/Aコンバ
ータ21の基準入力端子refに入力される。すると、D/A変
換部22,23のアナログ値R,Bに、それぞれ切り換えられた
基準入力電圧の比Vref/Gが係数として乗算されるので、
D/A変換部22の出力はVref×R/Gに保持され、D/A変換部2
3の出力はVref×B/Gに保持される。
When the D / A conversion by the D / A conversion unit 22 is completed, the switching signal S2 is subsequently supplied in the latter half of the same vertical blanking period B2.
The B signal side is selected by the field integration holding circuit 18
Is compared with the output of the D / A converter 23 by the comparator 27, and when both inputs of the comparator 27 match, D / A
The analog value of the A converter 23 is latched. D / A at this time
The analog value of the conversion unit 23 is equal to the output signal B of the field integration holding circuit 18. When the D / A conversion by both D / A converters 22 and 23 is completed, at the end of this vertical blanking period B2, the switch 25 is switched by the switch signal S1 to the reference voltage generating circuit.
The reference voltage Vref is input to the reference input terminal ref of the D / A converter 21. Then, the analog values R and B of the D / A converters 22 and 23 are multiplied by the ratio Vref / G of the switched reference input voltage as a coefficient.
The output of the D / A converter 22 is held at Vref × R / G, and the D / A converter 2
The output of 3 is held at Vref × B / G.

そして、上記垂直ブランキング期間B2が終了し、次の
フィールド期間f3が立ち上がると、このフィールド期間
f3の立ち上り時点で、出力選択回路46の選択スイッチ47
の出力用接点端子47dがオープン制御用接点端子47bに接
続を切り換えるので、上記D/A変換部22,23の出力は、オ
ープン制御出力回路30の反転増幅器31,32によりそれぞ
れ増幅され、出力ライン33から制御ライン48を通ってGC
A4の利得制御端子に入力される。したがって上記フィー
ルド期間f3以後は、第1のフィールド期間f1内で撮影し
たスチル画像に最適のホワイトバランスの得られる利得
制御がGCA4においてなされることになる。
When the vertical blanking period B2 ends and the next field period f3 rises, this field period
At the rising edge of f3, the selection switch 47 of the output selection circuit 46
Since the output contact terminal 47d switches the connection to the open control contact terminal 47b, the outputs of the D / A converters 22 and 23 are respectively amplified by the inverting amplifiers 31 and 32 of the open control output circuit 30, and the output line From 33 through control line 48
Input to A4 gain control pin. Therefore, after the field period f3, the gain control for obtaining the optimum white balance for the still image captured within the first field period f1 is performed in GCA4.

なお、スチル撮影においてストロボが用いられる場合
には、ストロボ光はデーライトと異なり分光特性が定ま
っているので、上記のようなオープン制御は不必要であ
る。したがって、この場合、切換信号S3により切換スイ
ッチ47の出力用接点端子47dはプリセット用接点端子47a
に接続される。そして、この場合には、出力用接点端子
47dは途中でオープン制御用接点端子47bに接続を切り換
えることなく、プリセット用接点端子47aに接続された
ままで、ストロボ光による露光が行なわれ、撮像素子よ
り取出されたデータがGCA4に入力されると、プリセット
出力回路42の可変抵抗43,44で設定されているストロボ
光に通した基準電圧Vref3′,Vref4′がGCA4の利得制御
端子に与えられるストロボに適したホワイトバランス制
御がなされる。したがって、このオートホワイトバラン
ス装置では、上記プリセット出力回路42はオープンルー
プ制御用の基準値を与えるためのプリセット回路とスト
ロボ用プリセット回路とを兼用し、簡便な構成になって
いる。なお、ストロボ時の「プリセットモード」は、い
わゆるオートプリセットも含むものとする。
Note that when a strobe is used in still photography, the strobe light has a spectral characteristic that is different from that of daylight, and thus the above-described open control is unnecessary. Therefore, in this case, the output contact terminal 47d of the changeover switch 47 is changed to the preset contact terminal 47a by the changeover signal S3.
Connected to. And in this case, the output contact terminal
When 47d does not switch the connection to the open control contact terminal 47b on the way and is still connected to the preset contact terminal 47a, exposure by strobe light is performed, and the data extracted from the image sensor is input to GCA4. The white balance control suitable for the strobe is performed by applying the reference voltages Vref3 ', Vref4' passed through the strobe light set by the variable resistors 43, 44 of the preset output circuit 42 to the gain control terminal of GCA4. Therefore, in this auto white balance device, the preset output circuit 42 has a simple structure because it serves as both a preset circuit for giving a reference value for open loop control and a strobe preset circuit. Note that the "preset mode" at the time of strobe also includes so-called auto preset.

また、上記プリセット出力回路42を設ける代わりに、
自走式カウンタ24のプリセット機能を用い、D/Aコンバ
ータ21によりプリセット信号を発生させるようにするこ
ともできる。
Also, instead of providing the preset output circuit 42,
Using the preset function of the self-propelled counter 24, a preset signal can be generated by the D / A converter 21.

次にムービ撮影の場合を説明する。ムービ撮影の場合
には、出力選択回路46の選択スイッチ47の接点端子47d
は、接点端子47cに接続されるので、フィードバック制
御出力回路34の出力ライン41が制御ライン48に接続され
る。この場合、ホワイトバランス制御のためにライン2
から取出されたG信号のデータとGCA4の出力側のライン
5から取出されたR,B信号のデータは、上記スチル撮影
の場合と同様に、それぞれバッファ回路8,9を通り、ハ
イレベルカット回路10で高輝度レベルを除去され、R,B
信号についてはR/B信号分離回路15で分離された後、フ
ィールド積分保持回路16,17,18により各G,R,Bの各信号
が1フィールド期間積分されて除算兼ディジタルサンプ
ルホールド回路20に導かれ、この除算兼ディジタルサン
プルホールド回路20で前述した除算動作が垂直ブランキ
ング期間中に行なわれて、D/A変換部22,23より(Vref×
R/G),(Vref×B/G)が出力される。このD/A変換部22,
23の出力(Vref×R/G),(Vref×B/G)は、フィードバ
ック制御出力回路34の差動増幅器37,38に入力されて、
それぞれ可変抵抗35,36の基準電圧Vref1,Vref2と比較さ
れ、差動増幅器37,38の比較出力はLPF39,40を通過し、
出力ライン41から制御ライン48を通ってGCA4の利得制御
端子に入力される。ムービ撮影の場合には、連続してビ
デオ信号を影像プロセス回路3より出力するものである
ため、GCA4においてR,B信号のプリセットはなされない
ので、D/A変換部22,23の出力(Vref×R/G),(Vref×B
/G)は、初めの読み出しフィールド期間で適正な値にな
っていないが、このD/A変換出力(Vref×R/G),(Vref
×B/G)と、上記基準電圧Vref1,Vref2との比較がなされ
てフィードバック制御が行なわれることにより、Vref1
=Vref2=Vrefとなるよう調節しておけばR/G=1,B/G=
1になる。
Next, the case of movie shooting will be described. In the case of movie shooting, the contact terminal 47d of the selection switch 47 of the output selection circuit 46
Is connected to the contact terminal 47c, so that the output line 41 of the feedback control output circuit 34 is connected to the control line 48. In this case, line 2 is used for white balance control.
The data of the G signal taken out from and the data of the R and B signals taken out from the line 5 on the output side of the GCA4 pass through the buffer circuits 8 and 9, respectively, as in the case of the above still photography, and pass through the high level cut circuit. High brightness level is removed at 10, R, B
The signals are separated by the R / B signal separation circuit 15, and then the G, R, and B signals are integrated by the field integration holding circuits 16, 17, and 18 for one field period, and the divided and digital sample hold circuit 20 is obtained. The division / digital sample and hold circuit 20 performs the above-described division operation during the vertical blanking period, and the D / A conversion units 22 and 23 generate (Vref ×
R / G), (Vref x B / G) are output. This D / A converter 22,
The outputs (Vref × R / G) and (Vref × B / G) of 23 are input to the differential amplifiers 37 and 38 of the feedback control output circuit 34,
The reference voltages Vref1 and Vref2 of the variable resistors 35 and 36 are compared with each other, and the comparison outputs of the differential amplifiers 37 and 38 pass through LPFs 39 and 40,
The signal is input from the output line 41 to the gain control terminal of the GCA4 through the control line 48. In the case of movie shooting, since the video signal is continuously output from the image processing circuit 3, the GCA4 does not preset the R and B signals. Therefore, the output of the D / A converters 22 and 23 (Vref × R / G), (Vref × B
/ G) is not an appropriate value in the first read field period, but the D / A conversion outputs (Vref × R / G) and (Vref
× B / G) and the reference voltages Vref1 and Vref2 are compared and feedback control is performed, so that Vref1
R / G = 1, B / G = if adjusted so that = Vref2 = Vref
Becomes 1.

第1図においては、出力選択回路46は2系統並列の選
択スイッチ47が切換信号S3の指令により切換え動作する
ものとして説明したが、具体的には、出力選択回路46と
してアナログマルチプレクサICを用い、例えば、“標準
ロジックIC4053"を適用することができる。この場合、
並列な2系統のうちの1系統について説明すれば、その
回路図は第4図に示す構成となっていて、システムコン
トローラ52より発せられ、アナログスイッチ58,59のそ
れぞれのゲート端子に与えられている切換信号S3a,S3b
がいずれも“H"のときには、アナログスイッチ58,59は
図示のようにいずれも一方の接点端子に接続された状態
にあり、上記フィードバック制御用接点端子47cの信号
が出力用接点端子47dに導かれる。また、切換信号S3aが
“L"で切換信号S3bが“H"のときには、アナログスイッ
チ58のみが図示とは反対側の他方の接点端子に接続され
る状態になるので、上記オープン制御用接点端子47bの
信号が出力用接点端子47dに導かれる。さらに、切換信
号S3aについては“L"でも“H"でもよいが、切換信号S3b
が“L"のときには、アナログスイッチ59が図示とは反対
側の他方の接点端子に接続される状態になるので、上記
プリセット用接点端子47aの信号が出力用接点端子47dに
導かれる。
In FIG. 1, the output selection circuit 46 has been described as the two-system parallel selection switch 47 performing the switching operation according to the command of the switching signal S3. Specifically, an analog multiplexer IC is used as the output selection circuit 46, For example, “standard logic IC4053” can be applied. in this case,
Explaining one of the two parallel systems, the circuit diagram is as shown in FIG. 4, which is issued from the system controller 52 and is applied to the respective gate terminals of the analog switches 58 and 59. Switching signal S3a, S3b
When both are "H", the analog switches 58 and 59 are both connected to one contact terminal as shown in the figure, and the signal of the feedback control contact terminal 47c is conducted to the output contact terminal 47d. I will Further, when the switching signal S3a is "L" and the switching signal S3b is "H", only the analog switch 58 is connected to the other contact terminal on the opposite side to that shown in the figure. The signal of 47b is guided to the output contact terminal 47d. Further, the switching signal S3a may be "L" or "H", but the switching signal S3b
Is "L", the analog switch 59 is in a state of being connected to the other contact terminal on the opposite side of the drawing, so that the signal of the preset contact terminal 47a is guided to the output contact terminal 47d.

ところで、上記オートホワイトバランス装置におい
て、D/Aコンバータ21として原理的に精度を出しやすい
電流加算型のものが用いられているが、電流加算型D/A
コンバータ21を用いた場合、出力段に含まれる電流−電
圧変換器の特性のためにその出力電圧は基準入力電圧に
対して反転してしまうという問題がある。したがって、
通常は、反転増幅器を設けることによってこれに対処し
ている。しかし、電子カメラのスペース上の理由からも
回路が複雑になることを避けるために、ここでは、その
前段に設けられているフィールド積分保持回路16,17,18
の構成を考慮することでこの問題を解決している。つま
り、フィールド積分保持回路16に反転型のものを用い、
フィールド積分保持回路17,18に非反転型のものを用い
ている。あるいは、フィールド積分保持回路16に反転型
のものを用いた場合には、フィールド積分保持回路17,1
8に非反転型のものを用いてもよい。
By the way, in the above auto white balance device, the current addition type D / A converter 21 is used in principle because it is easy to obtain accuracy in principle.
When the converter 21 is used, there is a problem that the output voltage is inverted with respect to the reference input voltage due to the characteristics of the current-voltage converter included in the output stage. Therefore,
This is usually dealt with by providing an inverting amplifier. However, in order to avoid complicating the circuit for space reasons of the electronic camera, here, the field integration holding circuit 16, 17, 18 provided in the preceding stage is used.
This problem is solved by considering the configuration of. That is, an inversion type is used for the field integration holding circuit 16,
Non-inverting type field integration holding circuits 17 and 18 are used. Alternatively, when an inversion type field integration holding circuit 16 is used, the field integration holding circuits 17, 1
A non-inverting type may be used for 8.

そこで、次に上記フィールド積分保持回路16,17,18の
具体的な回路構成について述べると、例えば、G信号に
関するフィールド積分保持回路16は第5図に示すような
反転型の構成とされ、R,B信号に関するフィールド積分
保持回路17,18については第6図に示すような非反転型
の構成とされる。
Therefore, the specific circuit configuration of the field integration and holding circuits 16, 17, and 18 will be described next. For example, the field integration and holding circuit 16 for the G signal has an inversion type configuration as shown in FIG. The field integration holding circuits 17 and 18 for the B signal are of a non-inverting type as shown in FIG.

第5図において、フィールド積分保持回路16は、ホー
ルドスイッチ61,抵抗62,63,オペアンプ64,積分コンデン
サ65およびリセットスイッチ66によって構成される。入
力端子と接地間に接続されたホールドスイッチ61が開い
ているときは、入力端子の信号Vinはオペアンプ64の反
転入力端子に抵抗62を通じて入力される。オペアンプ64
の反転入力端子と出力端子間には、積分コンデンサ65と
リセットスイッチ66の並列回路が接続されているので、
リセットスイッチ66が開いているときオペアンプ64の反
転入力端子に入力される信号電荷が積分コンデンサ65に
蓄積され、オペアンプ64の出力端子に積分電圧Voutが出
力される。このような回路構成は一般に積分回路として
は周知のもので、積分電圧Voutは次式(1)のように表
わされる。
In FIG. 5, the field integration holding circuit 16 includes a hold switch 61, resistors 62 and 63, an operational amplifier 64, an integration capacitor 65, and a reset switch 66. When the hold switch 61 connected between the input terminal and the ground is open, the signal Vin at the input terminal is input to the inverting input terminal of the operational amplifier 64 through the resistor 62. Operational amplifier 64
Since a parallel circuit of an integrating capacitor 65 and a reset switch 66 is connected between the inverting input terminal and the output terminal of
When the reset switch 66 is open, the signal charge input to the inverting input terminal of the operational amplifier 64 is accumulated in the integrating capacitor 65, and the integrated voltage Vout is output to the output terminal of the operational amplifier 64. Such a circuit configuration is generally known as an integration circuit, and the integration voltage Vout is expressed by the following equation (1).

なお、この(1)式において、Rは抵抗62の抵抗値,C
は積分コンデンサ65の容量である。積分開始時点t1はリ
セットスイッチ65がリセット信号Rsにより短時間閉じて
リセットされるタイミングtRに等しく、積分終了時点t2
はホールドスイッチ61がホールド信号Hdにより閉じてホ
ールドされるタイミングtHに等しい。
In the equation (1), R is the resistance value of the resistor 62, C
Is the capacity of the integrating capacitor 65. The integration start time t1 is equal to the timing tR when the reset switch 65 is closed and reset by the reset signal Rs for a short time, and the integration end time t2
Is equal to the timing tH when the hold switch 61 is closed and held by the hold signal Hd.

このようなフィールド積分保持回路16に対して、フィ
ールド積分保持回路17,18は、第6図に示すように、ホ
ールドスイッチ71,抵抗72,73,オペアンプ74,積分コンデ
ンサ75およびリセットスイッチ76によって略同様に構成
されているが、オペアンプ74の反転入力端子に一端が接
続した抵抗値Rの抵抗72の他端は接地され、オペアンプ
74の非反転入力端子に一端が接続した抵抗73の他端は信
号Vinが印加される入力端子に接続され、かつホールド
スイッチ71を介して接地された構成となっている点が異
なる。このように入力信号Vinがオペアンプ74の非反転
入力端子に入力される構成の、非反転型の積分回路は、
一般には積分回路として用いられていない。すなわち、
この第6図に示した積分回路によって得られる積分電圧
Vout′は次式(2)のように表わされる。
In contrast to such a field integration holding circuit 16, the field integration holding circuits 17 and 18 are substantially constituted by a hold switch 71, resistors 72 and 73, an operational amplifier 74, an integration capacitor 75 and a reset switch 76, as shown in FIG. The other end of the resistor 72 having a resistance value R having one end connected to the inverting input terminal of the operational amplifier 74 is grounded.
The difference is that the other end of the resistor 73, one end of which is connected to the non-inverting input terminal 74, is connected to the input terminal to which the signal Vin is applied, and is grounded via the hold switch 71. As described above, the non-inverting type integrator having the configuration in which the input signal Vin is input to the non-inverting input terminal of the operational amplifier 74 includes:
Generally, it is not used as an integrating circuit. That is,
An integrated voltage obtained by the integrating circuit shown in FIG.
Vout 'is expressed by the following equation (2).

つまり、この(2)式から明らかなように、積分動作
中、常時、入力信号Vinがバイアスとして加えられたも
のが積分電圧Vout′となっているので、非反転型の積分
回路として用いるには、バイアスとして加算されている
入力信号Vinを除去してやらなければ、時間の経過とと
もに変化する積分電圧を正しく得ることはできない。
That is, as is apparent from the equation (2), since the integrated voltage Vout ′ is always added with the input signal Vin as the bias during the integration operation, it is necessary to use it as a non-inverting type integration circuit. , If the input signal Vin added as the bias is not removed, the integrated voltage that changes with time cannot be correctly obtained.

しかし、このオートホワイトバランス装置では、フィ
ールド積分保持回路17,18として用いられていて、上記
(2)式に示した積分動作中の積分電圧Vout′について
は問題にしていない。積分終了時にホールドスイッチ71
がホールド信号Hdによりt2=tHのタイミングで閉じる
と、この時点で入力端子が接地され、上記入力信号Vin
は接地レベルになるので、このホールドされたタイミン
グtHにおいて、上記(2)式の積分電圧Vout′は、 となる。
However, in this auto white balance device, it is used as the field integration holding circuits 17 and 18, and the integrated voltage Vout 'during the integrating operation shown in the above equation (2) does not matter. Hold switch 71 at the end of integration
Is closed by the hold signal Hd at the timing of t2 = tH, the input terminal is grounded at this point and the input signal Vin
Becomes the ground level, the integrated voltage Vout ′ of the above equation (2) at the held timing tH is Becomes

このように、1フィールド期間の積分が終了して保持
された時点での積分電圧が上記(1)式で表わされる第
5図に示した反転型の回路を、フィールド積分保持回路
16として用い、積分電圧が上記(2)式で表わされる第
6図に示した非反転型の回路を、フィールド積分保持回
路17,18として用いることにより、除算兼ディジタルサ
ンプルホールド回路20内の電流加算型D/Aコンバータ21
との組合せの構成が簡単になる。
In this way, the inversion type circuit shown in FIG. 5 in which the integrated voltage at the time when the integration for one field period is completed and held is represented by the above formula (1) is the field integration holding circuit.
By using the non-inverting circuit shown in FIG. 6 in which the integral voltage is expressed by the above equation (2) as the field integration holding circuits 17 and 18, the current in the division and digital sample and hold circuit 20 is used. Additive D / A converter 21
The configuration of the combination with the above is simplified.

第7図にハイレベルカット回路10の変形例を示す。上
記第1図に示した実施例装置の回路は、線順次式を採用
しているものであるが、この第7図においては、撮像素
子からのG,R,B信号を独立したラインに読み出してい
る。このハイレベルカット回路80では、読み出されたG,
R,Bの各信号を可変抵抗81の基準レベルとそれぞれコン
パレータ82G,82R,82Bで比較している。可変抵抗81の基
準レベルは、撮像素子の飽和レベル以下に設定されてい
るので、平生は、コンパレータ82G,82R,82Bのすべての
出力は、“L"になっている。このため、G,R,B信号の独
立したラインに挿入されたスイッチ85G,85R,85Bの各ゲ
ートを制御している3入力のオアゲート84の出力は“L"
で、スイッチ85G,85R,85Bはいずれも閉じている。
FIG. 7 shows a modification of the high-level cut circuit 10. The circuit of the apparatus of the embodiment shown in FIG. 1 employs a line-sequential system. In FIG. 7, the G, R, and B signals from the image sensor are read out to independent lines. ing. In this high level cut circuit 80, the read G,
Each signal of R and B is compared with the reference level of the variable resistor 81 by comparators 82G, 82R and 82B, respectively. Since the reference level of the variable resistor 81 is set to be equal to or lower than the saturation level of the image sensor, all outputs of the comparators 82G, 82R, and 82B are "L". Therefore, the output of the 3-input OR gate 84 that controls the gates of the switches 85G, 85R, and 85B inserted in the independent lines of G, R, and B signals is "L".
Then, the switches 85G, 85R, 85B are all closed.

撮像素子によって非常に高輝度の被写体像が撮像され
た場合、G,R,B信号のうち、いずれかのカラー信号が、
可変抵抗81の基準レベルを超えると、コンパレータ82G,
82R,82Bのうちの上記カラー信号に対応したコンパレー
タの出力が“H"となり、オアゲート84の出力も“H"とな
ってすべてのスイッチ85G,85R,85Bが開き、G,R,Bのカラ
ー信号が後段のフィールド積分保持回路に伝達されるの
をカットする。
When a very high-luminance subject image is captured by the image sensor, any one of the G, R, and B color signals is
When the reference level of variable resistor 81 is exceeded, comparator 82G,
Of the 82R and 82B, the output of the comparator corresponding to the above color signal becomes "H", the output of the OR gate 84 also becomes "H", and all the switches 85G, 85R and 85B are opened, and the colors of G, R and B are changed. The signal is cut off from being transmitted to the field integration holding circuit in the subsequent stage.

前述したように、撮像素子で通常のカラー分布の被写
体を撮影する限りでは、G,R,Bのカラー信号のうち、G
信号が最も早い時点で飽和レベルに達するので、上記第
7図に示したG,R,B信号の独立した読出しラインの構成
のものに、第1図に示した回路構成を適用させると、第
8図に示すハイレベルカット回路90が構成される。した
がって、このハイレベルカット回路90は、上記ハイレベ
ルカット回路80におけるコンパレータ82G,82R,82Bおよ
びオアゲート84を1つのコンパレータ82に置き換えただ
けの簡単な構成のものとなっている。
As described above, as long as an image sensor captures a subject having a normal color distribution, the G, R, and B color signals
Since the signal reaches the saturation level at the earliest point, if the circuit configuration shown in FIG. 1 is applied to the configuration of the independent read lines of the G, R, and B signals shown in FIG. The high level cut circuit 90 shown in FIG. 8 is configured. Therefore, the high-level cut circuit 90 has a simple configuration in which the comparators 82G, 82R, 82B and the OR gate 84 in the high-level cut circuit 80 are replaced with one comparator 82.

上述したオートホワイトバランス装置は、その主たる
構成をまとめると、与えられた利得制御信号のレベルに
応じて撮像手段のカラー出力信号の利得を制御する利得
制御手段(GCA4)と、撮像手段の出力信号ないしは同出
力信号の増幅信号を第1のタイミング信号により規定さ
れる期間中積分する積分手段(フィールド積分保持手段
16,17,18)と、この積分手段の出力に基づいて利得制御
信号に対応する信号レベル値を算出する演算手段(自走
式カウンタ24,D/Aコンバータ21)と、ある光源光に適合
する利得制御信号レベルに等しいレベルの基準レベル信
号を生成する基準レベル信号生成手段(プリセット出力
回路)と、少なくとも上記第1のタイミング信号により
規定される期間中は上記基準レベル信号を利得制御信号
として上記利得制御手段に供給し、この期間以降に第2
のタイミング信号が発せられたときは同信号により規定
されるタイミングで上記演算手段の出力を上記利得制御
手段に供給する切換手段(出力選択回路)と、本装置が
オープンループ制御モードにあるときは、上記第1のタ
イミング信号により規定される期間が上記第2のタイミ
ング信号により規定される時点よりも先行するように上
記両タイミング信号を発し、本装置がプリセットモード
にあるときは、上記第2のタイミング信号を発しないよ
うにしたタイミング制御手段(タイミング制御回路49,
システムコントローラ52等)とから構成されている。
The main components of the above-described auto white balance device are summarized as follows: gain control means (GCA4) for controlling the gain of the color output signal of the image pickup means according to the level of the given gain control signal, and the output signal of the image pickup means. Alternatively, an integration means (field integration holding means) for integrating the amplified signal of the output signal during the period defined by the first timing signal.
16,17,18), calculation means (self-propelled counter 24, D / A converter 21) for calculating the signal level value corresponding to the gain control signal based on the output of this integration means, and adapted to a certain light source light A reference level signal generating means (preset output circuit) for generating a reference level signal having a level equal to the gain control signal level, and the reference level signal as a gain control signal at least during a period defined by the first timing signal. The gain control means is supplied with the second gain after this period.
When the timing signal is issued, the switching means (output selection circuit) for supplying the output of the arithmetic means to the gain control means at the timing defined by the signal, and when the present device is in the open loop control mode, , The two timing signals are emitted so that the period defined by the first timing signal precedes the time defined by the second timing signal, and when the device is in the preset mode, the second timing signal is output. Timing control means (timing control circuit 49,
System controller 52, etc.).

[発明の効果] 以上述べたように、本発明によれば、オープンループ
制御のための基準レベル信号生成手段をストロボの特性
にあった利得制御のためのプリセット手段として兼用す
ることができるので、構成が簡単で、デーライト,スト
ロボ光のいずれの光源光にも適正なホワイトバランス値
を得ることができる。
[Effect of the Invention] As described above, according to the present invention, the reference level signal generating means for the open loop control can be used also as the preset means for the gain control suitable for the strobe characteristics. The configuration is simple and an appropriate white balance value can be obtained for both daylight and strobe light.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明の一実施例を示すオートホワイトバラ
ンス装置のブロック回路図、 第2図は、上記オートホワイトバランス装置が適用され
ている電子カメラのシステム全体のブロック構成図、 第3図は、上記オートホワイトバランス装置に供給され
るカラー信号の波形図、 第4図は、上記第1図中の出力選択回路の具体的な一例
を示す電気回路図、 第5,6図は、上記第1図中の異なる2種のフィードバッ
ク積分保持回路の具体的な構成を示した電気回路図、 第7,8図は、上記第1図中のハイレベルカット回路の各
変形例を示した電気回路図である。 4……GCA(利得制御手段) 16,17,18……フィールド積分保持回路(積分手段) 21……D/Aコンバータ(演算手段) 24……自走式カウンタ(演算手段) 42……プリセット出力回路(基準レベル信号生成手段) 46……出力選択回路(切換手段) 49……タイミング制御回路(タイミング制御手段) 52……システムコントローラ(タイミング制御手段)
FIG. 1 is a block circuit diagram of an auto white balance device showing an embodiment of the present invention, FIG. 2 is a block configuration diagram of an entire system of an electronic camera to which the auto white balance device is applied, and FIG. Is a waveform diagram of a color signal supplied to the automatic white balance device, FIG. 4 is an electric circuit diagram showing a concrete example of the output selection circuit in FIG. 1, and FIGS. FIG. 1 is an electric circuit diagram showing a concrete configuration of two different feedback integral holding circuits, and FIGS. 7 and 8 are electric circuits showing respective modifications of the high level cut circuit shown in FIG. It is a circuit diagram. 4 …… GCA (gain control means) 16,17,18 …… Field integration holding circuit (integration means) 21 …… D / A converter (calculation means) 24 …… Self-propelled counter (calculation means) 42 …… Preset Output circuit (reference level signal generation means) 46 …… Output selection circuit (switching means) 49 …… Timing control circuit (timing control means) 52 …… System controller (timing control means)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】与えられた利得制御信号のレベルに応じて
撮像手段のカラー出力信号の利得を制御する利得制御手
段と、 撮像手段の出力信号ないしは同出力信号の増幅信号を第
1のタイミング信号により規定される期間中積分する積
分手段と、 この積分手段の出力に基づいて利得制御信号に対応する
信号レベル値を算出する演算手段と、 ある光源光に適合する利得制御信号レベルに等しいレベ
ルの基準レベル信号を生成する基準レベル信号生成手段
と、 少なくとも上記第1のタイミング信号により規定される
期間中は上記基準レベル信号を利得制御信号として上記
利得制御手段に供給し、この期間以降に第2のタイミン
グ信号が発せられたときは同信号により規定されるタイ
ミングで上記演算手段の出力を上記利得制御手段に供給
する切換手段と、 本装置がオープンループ制御モードにあるときは、上記
第1のタイミング信号により規定される期間が上記第2
のタイミング信号により規定される時点よりも先行する
ように上記両タイミング信号を発し、本装置がプリセッ
トモードにあるときは、上記第2のタイミング信号を発
しないようにしたタイミング制御手段と、 を具備してなることを特徴とするオートホワイトバラン
ス装置。
1. A gain control means for controlling the gain of a color output signal of an image pickup means according to a level of a given gain control signal, and an output signal of the image pickup means or an amplified signal of the output signal as a first timing signal. Integrating means for integrating during the period defined by, the calculating means for calculating the signal level value corresponding to the gain control signal based on the output of the integrating means, and the gain control signal level suitable for a certain light source light. A reference level signal generating means for generating a reference level signal, and the reference level signal is supplied to the gain control means as a gain control signal during at least a period defined by the first timing signal, and a second level after this period. When the timing signal is output, the switching means for supplying the output of the arithmetic means to the gain control means at the timing specified by the signal. And the device is in the open loop control mode, the period defined by the first timing signal is the second
Timing control means for issuing both of the timing signals so as to precede the time point defined by the timing signal, and not for issuing the second timing signal when the device is in the preset mode. Auto white balance device characterized by
JP62126593A 1987-05-22 1987-05-22 Auto white balance device Expired - Fee Related JP2547213B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62126593A JP2547213B2 (en) 1987-05-22 1987-05-22 Auto white balance device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62126593A JP2547213B2 (en) 1987-05-22 1987-05-22 Auto white balance device

Publications (2)

Publication Number Publication Date
JPS63290482A JPS63290482A (en) 1988-11-28
JP2547213B2 true JP2547213B2 (en) 1996-10-23

Family

ID=14939023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62126593A Expired - Fee Related JP2547213B2 (en) 1987-05-22 1987-05-22 Auto white balance device

Country Status (1)

Country Link
JP (1) JP2547213B2 (en)

Also Published As

Publication number Publication date
JPS63290482A (en) 1988-11-28

Similar Documents

Publication Publication Date Title
US4638365A (en) Image sensing device
USRE39410E1 (en) White balance adjusting device for a camera
JPH1118002A (en) Image-pickup device
JP2518942B2 (en) Electronic still camera automatic exposure device
JPH0817499B2 (en) Camera white balance adjustment device
JP2547212B2 (en) Auto white balance device
JP2547213B2 (en) Auto white balance device
JP2579314B2 (en) White balance device
JP2750574B2 (en) Imaging device
US5351080A (en) Color temperature control by comparing chrominance signals with reference levels
JP2665335B2 (en) Integral level adjuster
JP2668144B2 (en) Imaging device
JP2506092B2 (en) Imaging device
JPS60246193A (en) High brightness correcting device of color video camera
JPH0695764B2 (en) Imaging device
JP2547215B2 (en) Auto white balance device
JPS63290483A (en) Automatic white balancing device
JP3099863B2 (en) Aperture control circuit
JPS63300689A (en) Electronic image pickup device
JP2579314C (en)
JPH0614257A (en) Electronic camera
JP3271190B2 (en) Iris control circuit
JP2609095B2 (en) Imaging method using solid-state imaging device
JP2547206B2 (en) Auto white balance device
JPH0544232B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees