JPS63290482A - Automatic white balancing device - Google Patents

Automatic white balancing device

Info

Publication number
JPS63290482A
JPS63290482A JP62126593A JP12659387A JPS63290482A JP S63290482 A JPS63290482 A JP S63290482A JP 62126593 A JP62126593 A JP 62126593A JP 12659387 A JP12659387 A JP 12659387A JP S63290482 A JPS63290482 A JP S63290482A
Authority
JP
Japan
Prior art keywords
signal
output
circuit
gain control
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62126593A
Other languages
Japanese (ja)
Other versions
JP2547213B2 (en
Inventor
Hideaki Yoshida
英明 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP62126593A priority Critical patent/JP2547213B2/en
Publication of JPS63290482A publication Critical patent/JPS63290482A/en
Application granted granted Critical
Publication of JP2547213B2 publication Critical patent/JP2547213B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To always obtain a suitable white balance value with simple circuit constitution by using a reference level signal generation means for open loop control in common with a preset means for gain control suitable for strobo characteristic in addition to its original use. CONSTITUTION:A color output signal from an image pickup means is controlled by a gain control means 4. Outputs from the means 4 are integrated by field integration holding means 16-18 by using a first timing signal outputted from a timing control circuit 49. Based on the output of this integration, arithmetic means 24, 21 calculate a signal level value corresponding to a gain control signal. The preset output circuit 42 generates a reference level signal in such a level as equal to a gain control signal level that is suitable for a light source. This reference level signal or an output from the arithmetic means 24, 21 is selected by an output selection circuit 46, and supplied to the gain control means 4 as a gain control signal.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、オートホワイトバランス装置、さらに詳しく
は、電子カメラ等のカラー撮像装置に用いられるオート
ホワイトバランス装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an auto white balance device, and more particularly to an auto white balance device used in a color imaging device such as an electronic camera.

[従来の技術] 近年、銀塩フィルムカメラと同様に静止画を撮影するこ
とのできる電子スチルカメラが提案されている。電子ス
チルカメラの基本的な構成につぃてはビデオカメラと略
同様である。カラービデオカメラ等におけるオートホワ
イトバランス装置は、R(赤)、G(緑)、B(青)の
3原色の色光に関して、ビデオ信号系におけるカラー信
号ゲインコントロールアンプ(以下、OCAと略記する
)でカラー信号R,G、Hの比を11:1になるように
調整するものである。そこで、従来のオートホワイトバ
ランス装置では、GCAの出力をホワイトバランス検出
回路によってフィードバックして基準電圧と比較し、そ
の誤差をOCAの利得制御用端子に導き、誤差が少なく
なる方向にOCAの利得を制御していた。このようにク
ローズトループでホワイトバランス調整がなされる装置
においては、入力信号のレベルが変化しても、また温度
変化等によってGCAの特性が若干変化しても、これら
の変化の影響を受けない安定したレベルの信号を取り出
すことができるという利点がある。
[Prior Art] In recent years, electronic still cameras that can take still images in the same way as silver halide film cameras have been proposed. The basic configuration of an electronic still camera is almost the same as that of a video camera. An auto white balance device in a color video camera, etc. uses a color signal gain control amplifier (hereinafter abbreviated as OCA) in the video signal system to control the color light of the three primary colors of R (red), G (green), and B (blue). The ratio of color signals R, G, and H is adjusted to 11:1. Therefore, in conventional auto white balance devices, the output of the GCA is fed back by a white balance detection circuit and compared with a reference voltage, and the error is guided to the gain control terminal of the OCA, and the gain of the OCA is adjusted in a direction that reduces the error. I was in control. In a device that performs white balance adjustment in a closed loop like this, even if the input signal level changes or the characteristics of the GCA change slightly due to temperature changes, etc., it is stable and is not affected by these changes. It has the advantage of being able to extract signals at a certain level.

[発明が解決しようとする問題点] しかし、クローズトループのオートホワイトバランス装
置では、フィードバックループ中の遅延要素のために、
OCAの入力端子に供給される被制御信号に対してOC
Aの利得制御用端子に供給される制御信号が大幅に遅れ
、利得制御の応答性については悪い。一般に、連続した
ムービ画像を得るビデオカメラにおいては、利得制御の
ためにそれほど高速の応答性が要求されないので、クロ
ーズトループのオートホワイトバランス装置は非常に有
効なものとなっているが、電子スチルカメラにおいては
、短い時間で1つの画像を得ることを目的としているの
で、特に高速応答性か要求される。
[Problems to be solved by the invention] However, in a closed-loop auto white balance device, due to the delay element in the feedback loop,
The OC is applied to the controlled signal supplied to the input terminal of the OCA.
The control signal supplied to the gain control terminal of A is significantly delayed, and the responsiveness of gain control is poor. In general, closed-loop auto white balance devices are very effective for video cameras that capture continuous movie images because they do not require such high-speed response for gain control. Since the purpose is to obtain one image in a short period of time, particularly high-speed response is required.

また、一般にオートホワイトバランス装置では、ストロ
ボ光のような露光時のみに存在する光に対しては正しい
ホワイトバランス調整を行なうことができないため、オ
ートホワイトバランス装置の電気回路とは別にストロボ
プリセット回路を設け、ストロボ使用時には、上記プリ
セット回路によってストロボの特性にあったカラー信号
の利得制御がなされるようにする必要があった。しかし
、ストロボプリセット回路をデーライトのオートホワイ
トバランスのための回路と別に設けることは装置がそれ
だけ繁雑になってしまう。
Additionally, auto white balance devices generally cannot perform correct white balance adjustment for light that only exists during exposure, such as strobe light, so a strobe preset circuit is installed separately from the auto white balance device's electrical circuit. When using a strobe, it is necessary to use the preset circuit to control the gain of the color signal in accordance with the characteristics of the strobe. However, providing a strobe preset circuit separately from a circuit for daylight auto white balance will make the device more complicated.

本発明は、このような問題点に鑑み、デーライトおよび
ストロボ光に関するスチル撮影が可能な電子カメラに適
用できて、特にストロボ専用のプリセット回路を設ける
ことを要しないオートホワイトバランス装置を提供する
ことを目的とする。
In view of these problems, the present invention provides an auto white balance device that can be applied to an electronic camera capable of still photography with daylight and strobe light, and does not require a preset circuit especially for strobe lights. With the goal.

[問題点を解決するための手段] 本発明のオートホワイトバランス装置は、与えられた利
得制御信号のレベルに応じて撮像手段のカラー出力信号
の利得を制御する利得制御手段と、与えられた利得制御
信号のレベルに応じて撮像手段のカラー出力信号の利得
を制御する利得制御手段と、撮像手段の出力信号ないし
は同出力信号の増幅信号を第1のタイミング信号により
規定される期間中積分する積分手段と、この積分手段の
出力に基づいて利得制御信号に対応する信号レベル値を
算出する演算手段と、ある光源光に適合する利得制御信
号レベルに等しいレベルの基準レベル信号を生成する基
準レベル信号生成手段と、少なくとも上記第1のタイミ
ング信号により規定される期間中は上記基準レベル信号
を利得制御信号として上記利得制御手段に供給し、この
期間以降に第2のタイミング信号が発せられたときは同
信号により規定されるタイミングで上記演算手段の出力
を上記利得制御手段に供給する切換手段と、本装置がオ
ープンループ制御モードにあるときは、上記第1のタイ
ミング信号により規定される肋間が上記第2のタイミン
グ信号により規定される時点よりも先行するように上記
両タイミング信号を発し、本装置がプリセットモードに
あるときは、上記第2のタイミング信号を発しないよう
にしたタイミング制御手段とを具備してなる。
[Means for Solving the Problems] The auto white balance device of the present invention includes a gain control means for controlling the gain of a color output signal of an imaging means according to the level of a given gain control signal, and a gain control means for controlling the gain of the color output signal of the imaging means according to the level of the control signal; and an integration means for integrating the output signal of the imaging means or the amplified signal of the output signal during a period defined by the first timing signal. means for calculating a signal level value corresponding to the gain control signal based on the output of the integrating means; and a reference level signal for generating a reference level signal having a level equal to the gain control signal level suitable for a certain light source light. and supplying the reference level signal as a gain control signal to the gain control means at least during a period defined by the first timing signal, and when the second timing signal is issued after this period. a switching means for supplying the output of the arithmetic means to the gain control means at a timing defined by the first timing signal; timing control means for emitting both of the timing signals in advance of the point in time defined by the second timing signal, and for not emitting the second timing signal when the device is in a preset mode; It will be equipped.

[作 用コ 動作モードをオープンループ制御モードにすると、撮影
手段の出力に基づく信号が第1のタイミング信号により
規定される期間中積分され、この積分出力に基づいて演
算がなされる。積分期間中は基準レベル信号が利得制御
信号として利得制御手段に与えられ、演算出力は第2の
タイミング信号により利得制御信号として利得制御手段
に供給される。動作モードをストロボプリセットモード
にすると、第2のタイミング信号は発せられず、利得制
御信号として基準レベル信号のみが与えられる。
[Operation] When the operation mode is set to the open loop control mode, a signal based on the output of the photographing means is integrated during the period defined by the first timing signal, and calculations are performed based on this integrated output. During the integration period, the reference level signal is supplied to the gain control means as a gain control signal, and the calculation output is supplied to the gain control means as a gain control signal in accordance with the second timing signal. When the operation mode is set to the strobe preset mode, the second timing signal is not generated and only the reference level signal is provided as the gain control signal.

[実 施 例コ 第1図は、本発明の一実施例を示すオートホワイトバラ
ンス装置のブロック図である。
[Embodiment] FIG. 1 is a block diagram of an auto white balance device showing an embodiment of the present invention.

この第1図に示したオートホワイトバランス装置は、ス
チル撮影およびムービ撮影が可能な電子カメラに適用さ
れている。このオートホワイトバランス装置のホワイト
バランス制御のための測光用センサとして、この電子カ
メラの図示しない撮像素子が兼用されている。この撮像
素子よりライン1を通じて映像プロセス回路3に線順次
でカラービデオ信号のR信号とB信号が交互に伝送され
、ライン2を通じてG信号が伝送される。映像プロセス
回路3内ではオートホワイトバランス調整のために上記
線順次のライン1にGCA4が挿入されている。このO
CAは後出の制御ライン48から送られる2系統の制御
信号によりそれぞれ独立にコントロールされる2つのG
CAを含んでなり、それによってR信号とB信号のゲイ
ンがそれぞれ設定されるようになっていて、このGCA
4の出力ライン5のR,Bのカラー信号とライン2のG
のカラー信号は映像信号として次段の回路に送られると
同時にGCA4の利得制御のための制御情報として用い
られる。つまり、このオートホワイトバランス装置でG
CA4の利得制御が行なわれることにより、R,B、G
のカラー信号レベルが1:1:1となる。
The auto white balance device shown in FIG. 1 is applied to an electronic camera capable of still photography and movie photography. An image sensor (not shown) of this electronic camera is also used as a photometric sensor for white balance control of this automatic white balance device. The R signal and B signal of the color video signal are alternately transmitted from this image pickup device to the video processing circuit 3 through line 1 line-sequentially, and the G signal is transmitted through line 2. In the video processing circuit 3, a GCA 4 is inserted in line 1 of the above line sequence for automatic white balance adjustment. This O
CA has two Gs each controlled independently by two systems of control signals sent from the control line 48, which will be described later.
The GCA includes a CA, by which the gains of the R signal and B signal are respectively set.
4 output line 5 R, B color signals and line 2 G
The color signal is sent to the next stage circuit as a video signal and at the same time is used as control information for gain control of the GCA 4. In other words, with this auto white balance device,
By performing gain control of CA4, R, B, G
The color signal level is 1:1:1.

上記G信号のライン2にはバッファ回路8が接続され、
GCA4の出力側のR/B信号のライン5にはバッファ
回路9が接続されている。バッファ回路8の出力端子は
ハイレベルカット回路10のスイッチ11に接続され、
バッファ回路9の出力端子はハイレベルカット回路10
のスイッチ12に接続されている。ハイレベルカット回
路10は、G、R/B信号のレベルが略飽和レベルにま
で達したときこれらのカラービデオ信号の伝達をカット
する回路で、上記スイッチ11,12.可変抵抗13お
よびコンパレータ14からなる。つまり、撮像素子のダ
イナミックレンジには限界があるので、撮像素子が高輝
度像を受光したとき、カラービデオ信号の高輝度成分が
飽和してしまうが、この飽和したレベルの信号が後述す
る積分回路により積分されるのを防ぐために、ハイレベ
ルカット回路10が用いられている。このハイレベルカ
ット回路10では、バッファ回路8の出力、すなわちG
信号のレベルを可変抵抗13で設定した基準レベルと比
較し、G信号のレベルが基準レベルを超えたときコンパ
レータ14の出力によりスイッチ11.12をオン状態
からオフ状態にして、バッファ回路8,9の出力を後段
に送るのを断つようにしている。G信号のレベルを検出
することによってスイッチ11.12を制御しているの
は、通常の光分布の高輝度被写体を撮像した場合におい
て、撮像素子の出力のR,B、Gのカラービデオ信号が
一様に飽和レベルに達するのではなく、多くの場合まず
、G信号の成分が飽和レベルに達するからである。スイ
ッチ11の出力端子はフィールド積分保持回路16に接
続され、スイッチ12の出力端子はR/B信号分離回路
15を介してフィールド積分保持回路17.18に接続
されている。フィールド積分保持回路16はG信号を1
フイールドの有効走査期間に亘って積分してこれを保持
するものであり、フィールド積分保持回路17.18は
、R/B信号分離回路15で分離されたR信号、B信号
をそれぞれ同じく1フイールドの期間に亘って積分し保
持する。フィールド積分保持回路16.17および18
はその後段の除算兼ディジタルサンプルホールド回路2
0に接続される。除算兼ディジタルサンプルホールド回
路20は、R,Bの各カラー信号に関するフィールド積
分保持回路17.18の各出力を、垂直ブランキング期
間において取り込んで、Gのカラー信号に関するフィー
ルド積分保持回路16の出力で除算し、それぞれの比率
R/G、B/Gを求めてホールドする回路である。この
除算兼ディジタルサンプルホールド回路20には、デュ
アルタイプの電流加算型D/Aコンバータ21が設けら
れている。このD/Aコンバータ21内の2つのD/A
変換部22.23はこのD/Aコンバータ21に接続さ
れた自走式のカウンタ24のカウント値をそれぞれアナ
ログ値に変換する。D/A変換部22はR信号に係るも
のであり、D/A変換部23はB信号にに係るものであ
る。D/Aコンバータ21の基準入力端子refには切
換信号SLによってフィールド積分保持回路16の出力
と、基準電圧発生回路26の基準電圧V refとを切
り換えるための切換スイッチ25が接続されている。
A buffer circuit 8 is connected to the G signal line 2,
A buffer circuit 9 is connected to the R/B signal line 5 on the output side of the GCA 4. The output terminal of the buffer circuit 8 is connected to the switch 11 of the high level cut circuit 10,
The output terminal of the buffer circuit 9 is a high level cut circuit 10
It is connected to the switch 12 of. The high level cut circuit 10 is a circuit that cuts the transmission of the color video signals when the levels of the G and R/B signals reach approximately the saturation level, and is connected to the switches 11, 12 . It consists of a variable resistor 13 and a comparator 14. In other words, the dynamic range of the image sensor has a limit, so when the image sensor receives a high-brightness image, the high-brightness component of the color video signal becomes saturated. A high level cut circuit 10 is used to prevent the signal from being integrated. In this high level cut circuit 10, the output of the buffer circuit 8, that is, G
The level of the signal is compared with the reference level set by the variable resistor 13, and when the level of the G signal exceeds the reference level, the output of the comparator 14 turns the switches 11.12 from the on state to the off state, and the buffer circuits 8, 9 The output is cut off from being sent to the subsequent stage. Switches 11 and 12 are controlled by detecting the level of the G signal.When imaging a high-brightness subject with a normal light distribution, the R, B, and G color video signals output from the image sensor are controlled by detecting the level of the G signal. This is because the G signal component does not reach the saturation level uniformly, but in many cases the G signal component reaches the saturation level first. The output terminal of the switch 11 is connected to a field integral holding circuit 16, and the output terminal of the switch 12 is connected to field integral holding circuits 17 and 18 via an R/B signal separation circuit 15. The field integral holding circuit 16 holds the G signal at 1
The field integration holding circuits 17 and 18 integrate the R signal and B signal separated by the R/B signal separation circuit 15 and hold the integrated signals over the effective scanning period of the field. Integrate and hold over a period of time. Field integral hold circuit 16, 17 and 18
is the subsequent division/digital sample and hold circuit 2
Connected to 0. The division/digital sample and hold circuit 20 takes in each output of the field integral holding circuits 17 and 18 regarding the R and B color signals during the vertical blanking period, and calculates the outputs from the field integral holding circuit 16 regarding the G color signal. This is a circuit that divides, obtains and holds the respective ratios R/G and B/G. This division/digital sample and hold circuit 20 is provided with a dual type current addition type D/A converter 21. Two D/A in this D/A converter 21
Conversion units 22 and 23 convert the count values of the self-propelled counter 24 connected to this D/A converter 21 into analog values. The D/A converter 22 is related to the R signal, and the D/A converter 23 is related to the B signal. A changeover switch 25 is connected to the reference input terminal ref of the D/A converter 21 for switching between the output of the field integration holding circuit 16 and the reference voltage V ref of the reference voltage generation circuit 26 in response to a changeover signal SL.

除算兼ディジタルサンプルホールド回路20のラッチ入
力端子1atchには、コンパレータ27の出力端子が
接続されている。コンパレータ27の両入力端子には切
換信号S2によって切り変えられる切換スイッチ28.
29が接続されている。
An output terminal of a comparator 27 is connected to a latch input terminal 1atch of the division/digital sample and hold circuit 20. Both input terminals of the comparator 27 are connected to a changeover switch 28. which is switched by a changeover signal S2.
29 are connected.

切換スイッチ28はフィールド積分保持回路17と18
の出力を切り変えてコンパレータ27の一方の入力端子
に入力させるものであり、切換スイッチ29はD/A変
換部22と23の出力を切り変えてコンパレータ27の
他方の入力端子に入力させるものである。また、切換信
号S2が印加されるD/Aコンバータ21の入力選択端
子selは、自走式カウンタ24からのディジタル入力
およびラッチ入力端子1atchより人力されるコンパ
レータ27の出力であるラッチ信号を切換信号S2に同
期してそれぞれR信号系、B信号系に対応するD/A変
換部22.23に振分けるためものである。なお、選択
されていない方のD/A変換部については、その出力は
選択されていたときの最後の状態にホールドされる。
The changeover switch 28 connects the field integral holding circuits 17 and 18.
The changeover switch 29 switches the output of the D/A converters 22 and 23 and inputs it to the other input terminal of the comparator 27. be. In addition, the input selection terminal sel of the D/A converter 21 to which the switching signal S2 is applied is connected to the digital input from the self-propelled counter 24 and the latch signal which is the output of the comparator 27 which is manually input from the latch input terminal 1atch. This is to distribute the signals to the D/A converters 22 and 23 corresponding to the R signal system and the B signal system, respectively, in synchronization with S2. Note that the output of the unselected D/A converter is held at the last state when it was selected.

除算兼ディジタルサンプルホールド回路20の出力段と
しては、オープン制御出力回路30と、フィードバック
制御出力回路34とが設けられている。
As the output stage of the division/digital sample and hold circuit 20, an open control output circuit 30 and a feedback control output circuit 34 are provided.

オープン制御出力回路30はスチル撮影時において用い
られる回路で、上記D/A変換部22゜23の出力をそ
れぞれ増幅する反転増幅器31゜32と、この反転増幅
器31.32の出力を出力選択回路46に送る出力ライ
ン33からなる。
The open control output circuit 30 is a circuit used during still photography, and includes inverting amplifiers 31 and 32 that amplify the outputs of the D/A converters 22 and 23, respectively, and an output selection circuit 46 that outputs the outputs of the inverting amplifiers 31 and 32. It consists of an output line 33 that sends to.

フィードバック制御出力回路34は、ムービ撮影時にお
いて用いられる回路で、上記D/A変換部22.23の
出力をそれぞれ可変抵抗35.36の基準電圧V re
f’l、 V ref2と比較する差動増幅器37.3
8と、系の安定性のために差動増幅器37.38の出力
側に接続されたローパスフィルタ(以下、LPFと略記
する)39.40と、このLPF39.40の出力を出
力選択回路46に送る出力ライン41とからなる。
The feedback control output circuit 34 is a circuit used during movie shooting, and converts the outputs of the D/A converters 22 and 23 into reference voltages V re of variable resistors 35 and 36, respectively.
Differential amplifier 37.3 comparing f'l, V ref2
8, a low-pass filter (hereinafter abbreviated as LPF) 39.40 connected to the output side of the differential amplifier 37.38 for system stability, and the output of this LPF 39.40 to the output selection circuit 46. It consists of an output line 41 for sending.

また、GCA4のゲインを既知の値にプリセットするた
めのプリセット出力回路42が設けられていて、同プリ
セット出力回路42は基準電圧Vrer3. Vre(
’4 (ストロボ光に適したプリセットでは基準電圧V
ref3’ 、 Vrar4’ )を設定してRlBの
カラー信号ゲインを調整するための可変抵抗43.44
と、この可変抵抗43.44により設定された基準電圧
Vrel’3. Vrel’4 (Vrer3’ 。
Further, a preset output circuit 42 is provided for presetting the gain of the GCA 4 to a known value, and the preset output circuit 42 is connected to the reference voltage Vrer3. Vre(
'4 (In the preset suitable for strobe light, the reference voltage V
ref3', Vrar4') to adjust the RlB color signal gain 43.44
and the reference voltage Vrel'3. set by the variable resistors 43 and 44. Vrel'4 (Vrer3'.

Vre[’4’ )のレベルを出力選択回路46に送る
出力ライン45からなる。
It consists of an output line 45 that sends the level of Vre['4') to an output selection circuit 46.

出力選択回路46には選択スイッチ47が設けられてい
て、同スイッチ47の接点端子47a。
The output selection circuit 46 is provided with a selection switch 47, and a contact terminal 47a of the switch 47.

47b、47cにそれぞれ上記出力ライン45゜33.
41が接続され、切換信号S3によって切り換えられて
接点端子47a、47b、47cのいずれかに接続する
接点端子47dは制御ライン48によりGCA4の利得
制御用端子に接続されている。切換信号SL、S2.S
3はタイミング制御回路49により発生される。
47b and 47c are respectively connected to the output lines 45°33.
41 is connected, and a contact terminal 47d, which is switched by the switching signal S3 and connected to any one of the contact terminals 47a, 47b, and 47c, is connected to a gain control terminal of the GCA 4 by a control line 48. Switching signals SL, S2. S
3 is generated by the timing control circuit 49.

なお、上記出力ライン33.41,45.出力選択回路
46およびこれを構成する選択スイッチ47 (47a
、  47 b、  47 c、  47 d) 、制
御ライン48は2系統並列(独立)の系であって、第1
図ではそれを簡略化した状態で示している。
Note that the output lines 33, 41, 45 . Output selection circuit 46 and selection switch 47 (47a
, 47 b, 47 c, 47 d), the control line 48 is a two-system parallel (independent) system, and the first
The figure shows it in a simplified state.

ここで、上記オートホワイトバランス装置が適用されて
いる電子カメラのシステム全体の概略構成を第2図によ
って説明すると、上記オートホワイトバランス装置50
および露出制御装置51はマイクロコンピュータを含ん
でなるシステムコントローラ52との間の信号の授受に
よって制御される。システムコントローラ52は上記切
換信号S l、 S 2.33等を発生するタイミング
制御回路49の機能および測光情報処理機能等を有して
いる。露出制御装置51はストロボ、絞り、シャッター
等の各制御回路を有して構成されている。
Here, the general configuration of the entire system of an electronic camera to which the above auto white balance device is applied will be explained with reference to FIG.
The exposure control device 51 is controlled by transmitting and receiving signals to and from a system controller 52 including a microcomputer. The system controller 52 has a function of a timing control circuit 49 that generates the switching signals S1, S2.33, etc., a photometric information processing function, and the like. The exposure control device 51 includes control circuits for a strobe, an aperture, a shutter, and the like.

システムコントローラ52の入力端子にはストロボ選択
スイッチ53.スチル/ムービ選択スイッチ54および
測光用センサ55が接続されている。例えば、ストロボ
の使用時でストロボ選択スイッチ53がオンになり、ス
トロボ不使用時でプルアップ抵抗56により“H”にな
っていた入力端子がこのとき”L″になる。また、スチ
ル/ムービ選択スイッチ54は、例えば、スチル撮影時
にオフで、プルアップ抵抗57によりシステムコントロ
ーラ52の入力端子を“H”にし、ムービ撮影時にオン
して入力端子を“L”にする。さらに、この実施例では
、露出制御のための7TPl光用センサ55としては、
撮像素子と独立してカメラの適宜位置に配設した周知の
センサとしているが、勿論、撮像素子を露出制御のため
の測光用センサ55と兼用するものであってもよい。
The input terminal of the system controller 52 includes a strobe selection switch 53. A still/movie selection switch 54 and a photometric sensor 55 are connected. For example, when a strobe is used, the strobe selection switch 53 is turned on, and the input terminal, which is set to "H" by the pull-up resistor 56 when the strobe is not used, becomes "L" at this time. Further, the still/movie selection switch 54 is, for example, turned off during still shooting to set the input terminal of the system controller 52 to "H" by means of a pull-up resistor 57, and turned on to set the input terminal to "L" during movie shooting. Furthermore, in this embodiment, the 7TPl light sensor 55 for exposure control is
Although a well-known sensor is used which is disposed at an appropriate position of the camera independently of the image sensor, it goes without saying that the image sensor may also be used as the photometric sensor 55 for controlling exposure.

次に、上記オートホワイトバランス装置の動作を説明す
る。ライン1,2には撮像索子の出力に基づく利得制御
すべき画像信号が供給される。この画像信号は第3図に
示すように、フィールド期間fL、f2.f3・・・の
各信号間に垂直ブランキング期間Bl、B2.B3・・
・を有してなる。
Next, the operation of the auto white balance device will be explained. Lines 1 and 2 are supplied with image signals whose gain is to be controlled based on the output of the imaging probe. As shown in FIG. 3, this image signal has field periods fL, f2 . There is a vertical blanking period Bl, B2 . B3...
・It has.

まず、スチル撮影の場合について説明する。スチル撮影
の場合には、出力選択回路46の選択スイッチ47の出
力用接点端子47dは、始めプリセット側接点端子47
aに接続されている。したがって、プリセット出力回路
42の出力ライン45が制御ライン48に接続され、可
変抵抗43゜44でプリセットされた電圧V rar3
.  V rer4がGCA4の利得制御用端子に入力
される。これにより、GCA4はスチル撮影におけるホ
ワイトバランスのための基準の利得に制御されている。
First, the case of still photography will be explained. In the case of still photography, the output contact terminal 47d of the selection switch 47 of the output selection circuit 46 is initially connected to the preset side contact terminal 47.
connected to a. Therefore, the output line 45 of the preset output circuit 42 is connected to the control line 48, and the voltage V rar3 is preset by the variable resistor 43°44.
.. V rer4 is input to the gain control terminal of GCA4. Thereby, the GCA 4 is controlled to a reference gain for white balance in still photography.

この後、シャッター釦を押すと、最初の1フイールドの
期間fl内でシャッターが開いてホワイトバランスのた
めの露光が行なわれる。露光が終了すると、次のフィー
ルド期間f2で露光量に応じたビデオ信号が撮像索子よ
り読み出されるので、ライン1にR,B信号が人力され
、ライン2にG信号が人力される。この読み出しのフィ
ールド期間f2では、GCA4の利得制御信号として上
記プリセット出力回路42てプリセットされた基準値が
与えられる。そして、この読み出しのフィールド期間f
2のビデオ信号は、この後のフィールド期間f3で行な
われる実際のホワイトバランス制御のために、ライン2
,5よりバッファ回路8゜9に入力される。バッファ回
路8を通過したG信号はハイレベルカット回路10のス
イッチ11を経てフィールド積分保持回路16に人力さ
れ、また、バッファ回路9を通過したR、B信号はノ1
イレベルカット回路10のスイッチ12を経た後R/B
信号分離回路15で分離されて、それぞれフィールド積
分保持回路17.18に入力される。
Thereafter, when the shutter button is pressed, the shutter opens within the first field period fl and exposure for white balance is performed. When the exposure is completed, a video signal corresponding to the exposure amount is read out from the imaging probe in the next field period f2, so that the R and B signals are input to line 1, and the G signal is input to line 2. During this read field period f2, a reference value preset by the preset output circuit 42 is given as a gain control signal of the GCA 4. Then, the field period f of this readout is
2 video signal is sent to line 2 for actual white balance control to be performed in the subsequent field period f3.
, 5 to the buffer circuit 8.9. The G signal that has passed through the buffer circuit 8 is input to the field integral holding circuit 16 via the switch 11 of the high level cut circuit 10, and the R and B signals that have passed through the buffer circuit 9 are input to the field integration holding circuit 16.
R/B after passing through switch 12 of level cut circuit 10
The signals are separated by the signal separation circuit 15 and input to field integration and holding circuits 17 and 18, respectively.

フィールド積分保持回路16.17.18は、それぞれ
G、R,B信号を撮像素子からの電荷読み出しの1フイ
一ルド期間f2に亘って積分するが、被写体光が非常に
強く、撮像素子のダイナミックレンジの上限に相当する
飽和レベルまでG信号レベルが上がった場合には、この
高輝度部分の範囲がハイレベルカット回路10によりカ
ットされて有効成分のみが積分される。1フイ一ルド期
間に亘って積分されたG、R,B信号はそのフィールド
期間f2の終了時にレベル保持されて除算兼ディジタル
サンプルホールド回路20に人力される。
The field integration holding circuits 16, 17, and 18 integrate the G, R, and B signals, respectively, over one field period f2 of charge readout from the image sensor, but the subject light is very strong and the dynamic of the image sensor When the G signal level rises to a saturation level corresponding to the upper limit of the range, this high brightness range is cut off by the high level cut circuit 10 and only the effective component is integrated. The G, R, and B signals integrated over one field period are held in level at the end of the field period f2 and are inputted to the division/digital sample and hold circuit 20.

そして、上記フィールド期間f2に続く垂直ブランキン
グ期間B2で除算兼ディジタルサンプルホールド回路2
0が作動する。始め切換信号Slにより切換スイッチ2
5は図示のようにフィールド積分保持回路16の出力側
に切り換えられていて、1フイ一ルド期間に亘って積分
されたG信号はD/Aコンバータ21の基準入力端子r
efに入力される。また、切換スイッチ28.29は切
換信号S2に同期して交互にR,B信号のいずれかの側
に切り換えられる。すなわち、図示の状態で切換信号S
2によりR信号側が選択されていて、フィールド積分保
持回路17の出力とD/A変換部22の出力とがコンパ
レータ27により比較される。D/A変換部22は入力
選択端子selに入力される切換信号S2によって自走
式カウンタ24の出力をD/A変換し始めると、このD
/A変換部22.の出力は切換スイッチ29を通じてコ
ンパレータ27に導かれてフィールド積分保持回路17
の出力と比較される。そして、D/A変換部22の出力
レベルがフィールド積分保持回路17の出力レベルに一
致したとき、コンパレータ27の出力がラッチ入力端子
1atchに送られ、D/A変換部22のアナログ値が
ラッチされる。このときのD/A変換部22のアナログ
値は、フィールド積分保持回路17の出力信号Rに等し
い。
Then, the division/digital sample and hold circuit 2 is divided by the vertical blanking period B2 following the field period f2.
0 is activated. Changeover switch 2 is activated by the start changeover signal Sl.
5 is switched to the output side of the field integration holding circuit 16 as shown, and the G signal integrated over one field period is sent to the reference input terminal r of the D/A converter 21.
It is input to ef. Further, the changeover switches 28 and 29 are alternately switched to either the R or B signal side in synchronization with the changeover signal S2. That is, in the illustrated state, the switching signal S
2, the R signal side is selected, and the output of the field integral holding circuit 17 and the output of the D/A converter 22 are compared by the comparator 27. When the D/A converter 22 starts D/A converting the output of the self-running counter 24 in response to the switching signal S2 input to the input selection terminal sel, the D/A converter 22
/A converter 22. The output of is led to the comparator 27 through the changeover switch 29, and the field integral holding circuit 17
is compared with the output of Then, when the output level of the D/A converter 22 matches the output level of the field integral holding circuit 17, the output of the comparator 27 is sent to the latch input terminal 1atch, and the analog value of the D/A converter 22 is latched. Ru. The analog value of the D/A converter 22 at this time is equal to the output signal R of the field integral holding circuit 17.

D/A変換部22によるD/A変換が終わると、このあ
と引き続き同じ垂直ブランキング期間B2の後半で、切
換信号S2によりB信号側が選択され、フィールド積分
保持回路18の出力とD/A変換部23の出力とがコン
パレータ27により比較され、コンパレータ27の両入
力が一致したときにD/A変換部23のアナログ値がラ
ッチされる。このときのD/A変換部23のアナログ値
は、フィールド積分保持回路18の出力信号Bに等しい
。両り/A変換部22.23によるD/A変換が終了す
ると、この垂直ブランキング期間B2の終了時点で切換
信号S1により切換スイッチ25が基準電圧発生回路2
6の出力側に切り換えられ、基準電圧VrefがD/A
コンバータ210基準入力端子refに入力される。す
ると、D/A変換部22.23のアナログ値R,Bに、
それぞれ切り換えられた基準入力電圧の比Vref’/
Gが係数として乗算されるので、D/A変換部22の出
力はVref’xR/Gに保持され、D/A変換部23
の出力はVrerXB/Gに保持される。
After the D/A conversion by the D/A converter 22 is completed, the B signal side is selected by the switching signal S2 in the second half of the same vertical blanking period B2, and the output of the field integral holding circuit 18 and the D/A conversion are The output of the D/A converter 23 is compared with the output of the D/A converter 23 by a comparator 27, and when both inputs of the comparator 27 match, the analog value of the D/A converter 23 is latched. The analog value of the D/A converter 23 at this time is equal to the output signal B of the field integral holding circuit 18. When the D/A conversion by the dual/A converters 22 and 23 is completed, the changeover switch 25 is switched to the reference voltage generation circuit 2 by the changeover signal S1 at the end of this vertical blanking period B2.
6, the reference voltage Vref is switched to the output side of the D/A
It is input to the converter 210 reference input terminal ref. Then, the analog values R and B of the D/A converter 22.23 become
The ratio of the respective switched reference input voltages Vref'/
Since G is multiplied as a coefficient, the output of the D/A converter 22 is held at Vref'xR/G, and the output of the D/A converter 23
The output of is held at VrerXB/G.

そして、上記垂直ブランキング期間B2が終了し、次の
フィールド期間f3が立ち上がると、このフィールド期
間f3の立上り時点で、出力選択回路46の選択スイッ
チ47の出力用接点端子47dがオーブン制御用接点端
子47bに接続を切り換えるので、上記D/A変換部2
2.23の出力は、オープン制御出力回路30の反転増
幅器31.32によりそれぞれ増幅され、出力ライン3
3から制御ライン48を通ってGCA4の利得制御端子
に入力される。したがって上記フィールド期間f3以後
は、第1のフィールド期間fl内で撮影したスチル画像
に最適のホワイトバランスの得られる利得制御がGCA
4においてなされることになる。
Then, when the vertical blanking period B2 ends and the next field period f3 starts, the output contact terminal 47d of the selection switch 47 of the output selection circuit 46 changes to the oven control contact terminal at the start of the next field period f3. Since the connection is switched to 47b, the D/A converter 2
The outputs of 2.23 are amplified by inverting amplifiers 31.32 of the open control output circuit 30, respectively, and the outputs of the output lines 3
3 through a control line 48 to the gain control terminal of the GCA 4. Therefore, after the field period f3, the gain control that provides the optimal white balance for the still image photographed within the first field period fl is GCA.
This will be done in 4.

なお、スチル撮影においてストロボが用いられる場合に
は、ストロボ光はデーライトと異なり分光特性が定まっ
ているので、上記のようなオーブン制御は不必要である
。したがって、この場合、切換信号S3により切換スイ
ッチ47の出力用接点端子47dはプリセット用接点端
子47aに接続される。そして、この場合には、出力用
接点端子47dは途中でオーブン制御用接点端子47b
に接続を切り換えることなく、プリセット用接点端子4
7aに接続されたままで、ストロボ光による露光が行な
われ、撮像素子より取出されたデータがGCA4に入力
されると、プリセント出力回路42の可変抵抗43.4
4で設定されているストロボ光に適した基準電圧V r
ef3’ 、  V ref’4’ がGCA4の利得
制御端子に与えられストロボに適したホワイトバランス
制御がなされる。したがって、このオートホワイトバラ
ンス装置では、上記プリセット出力回路42はオープン
ループ制御用の基準値を与えるためのプリセット回路と
ストロボ用プリセット回路とを兼用し、簡便な構成にな
っている。なお、ストロボ時の「プリセットモード」は
、いわゆるオートプリセットも含むものとする。
Note that when a strobe light is used in still photography, the oven control as described above is unnecessary because strobe light has fixed spectral characteristics unlike daylight. Therefore, in this case, the output contact terminal 47d of the changeover switch 47 is connected to the preset contact terminal 47a by the switching signal S3. In this case, the output contact terminal 47d is connected to the oven control contact terminal 47b midway.
Preset contact terminal 4 without switching the connection to
7a, exposure by strobe light is performed, and when data extracted from the image sensor is input to the GCA 4, the variable resistor 43.4 of the precent output circuit 42
Reference voltage Vr suitable for strobe light set in 4
ef3' and V ref'4' are applied to the gain control terminal of the GCA 4 to perform white balance control suitable for a strobe. Therefore, in this auto white balance device, the preset output circuit 42 has a simple configuration, serving both as a preset circuit for providing a reference value for open loop control and as a strobe preset circuit. Note that the "preset mode" during strobe lighting also includes so-called auto preset.

また、上記プリセット出力回路42を設ける代わりに、
自走式カウンタ24のプリセット機能を用い、D/Aコ
ンバータ21によりプリセット信号を発生させるように
することもできる。
Also, instead of providing the preset output circuit 42,
It is also possible to use the preset function of the self-propelled counter 24 and cause the D/A converter 21 to generate a preset signal.

次にムービ撮影の場合を説明する。ムービ撮影の場合に
は、出力選択回路46の選択スイッチ47の接点端子4
7dは、接点端子47cに接続されるので、フィードバ
ック制御出力回路34の出力ライン41が制御ライン4
8に接続される。
Next, the case of movie shooting will be explained. In the case of movie shooting, the contact terminal 4 of the selection switch 47 of the output selection circuit 46
7d is connected to the contact terminal 47c, so that the output line 41 of the feedback control output circuit 34 is connected to the control line 4.
Connected to 8.

この場合、ホワイトバランス制御のためにライン2から
取出されたG信号のデータとGCA4の出力側のライン
5から取出されたR、B信号のデータは、上記スチル撮
影の場合と同様に、それぞれバッファ回路8,9を通り
、ハイレベルカット回路10で高輝度レベルを除去され
、R,B信号についてはR/B信号分離回路15で分離
された後、フィールド積分保持回路16,17.18に
より各G、 R,Bの各信号が1フイ一ルド期間積分さ
れて除算兼ディジタルサンプルホールド回路2゜に導か
れ、この除算兼ディジタルサンプルホールド回路20で
前述した除算動作が垂直ブランキング期間中に行なわれ
て、D/A変換部22.23より(VrerXR/G)
、(Vrer xB/G)が出力される。このD/A変
換部22.23の出力(Vref xR/G)、  (
VrerxB/G)は、フィードバック制御出力回路3
4の差動増幅器37゜38に入力されて、それぞれ可変
抵抗35.36の基準電圧V refl、 V rer
2と比較され、差動増幅器37.38の比較出力はLP
F39.40を通過し、出力ライン41から制御ライン
48を通ってGCA4の利得制御端子に人力される。ム
ービ撮影の場合には、連続してビデオ信号を影像プロセ
ス回路3より出力するものであるため、GCA4におい
てR,B信号のプリセットはなされないので、D/A変
換部22.23の出力(VrefXR/G)、  (V
ref’ XB/G)は、初めの読み出しフィールド期
間で適正な値になっていないが、このD/A変換出力(
VrerXR/G) 。
In this case, the G signal data taken out from line 2 for white balance control and the R and B signal data taken out from line 5 on the output side of GCA 4 are each buffered as in the case of still photography. After passing through circuits 8 and 9, the high brightness level is removed by a high level cut circuit 10, and the R and B signals are separated by an R/B signal separation circuit 15. The G, R, and B signals are integrated for one field period and guided to the division/digital sample/hold circuit 20, where the above-mentioned division operation is performed during the vertical blanking period. Then, from the D/A converter 22.23 (VrerXR/G)
, (Vrer xB/G) are output. The output of this D/A converter 22.23 (Vref xR/G), (
VrerxB/G) is the feedback control output circuit 3
Reference voltages V refl and V rer of variable resistors 35 and 36 are inputted to differential amplifiers 37 and 38 of 4, respectively.
2 and the comparison output of the differential amplifier 37.38 is LP
F39.40, and is manually inputted to the gain control terminal of the GCA 4 through an output line 41 and a control line 48. In the case of movie shooting, since video signals are continuously output from the image processing circuit 3, R and B signals are not preset in the GCA 4. /G), (V
ref'
VrerXR/G).

(VrerXB/G)と、上記基準電圧V re[’l
(VrerXB/G) and the reference voltage V re['l
.

Vref2との比較がなされてフィードバック制御が行
なわれることにより、V re(’1− V rer2
− V rerとなるよう調節しておけばR/G−1,
B/G−1になる。
By comparing with Vref2 and performing feedback control, Vre('1-Vrer2
- If adjusted so that it becomes V rer, R/G-1,
It becomes B/G-1.

第1図においては、出力選択回路46は2系統並列の選
択スイッチ47が切換信号s3の指令により切換え動作
するものとして説明したが、具体的には、出力選択回路
46としてアナログマルチプレクサICを用い、例えば
、“標準ロジックIC4053″を適用することができ
る。この場合、並列な2系統のうちの1系統について説
明すれば、その回路図は第4図に示す構成となっていて
、システムコントローラ52より発せられ、アナログス
イッチ58.59のそれぞれのゲート端子に与えられて
いる切換信号S 3a、  S 3bがいずれも“H”
のときには、アナログスイッチ58.59は図示のよう
にいずれも一方の接点端子に接続された状態にあり、上
記フィードバック制御用接点端子47cの信号が出力用
接点端子47dに導かれる。
In FIG. 1, the output selection circuit 46 has been described assuming that two parallel selection switches 47 are switched in accordance with the command of the switching signal s3, but specifically, an analog multiplexer IC is used as the output selection circuit 46, For example, "standard logic IC4053" can be applied. In this case, to explain one of the two parallel systems, its circuit diagram has the configuration shown in FIG. The applied switching signals S3a and S3b are both “H”
At this time, the analog switches 58 and 59 are both connected to one contact terminal as shown in the figure, and the signal from the feedback control contact terminal 47c is guided to the output contact terminal 47d.

また、切換信号S3aが“L”で切換信号S3bが”H
”のときには、アナログスイッチ58のみが図示とは反
対側の他方の接点端子に接続される状態になるので、上
記オーブン制御用接点端子47bの信号が出力用接点端
子47dに導かれる。さらに、切換信号S3aについて
は“L”でも“H”でもよいが、切換信号S3bが“L
”のときには、アナログスイッチ59が図示とは反対側
の他方の接点端子に接続される状態になるので、上記プ
リセット用接点端子47aの信号か出力用接点端子47
dに導かれる。
Also, the switching signal S3a is "L" and the switching signal S3b is "H".
”, only the analog switch 58 is connected to the other contact terminal on the side opposite to that shown in the figure, so the signal from the oven control contact terminal 47b is guided to the output contact terminal 47d. The signal S3a may be "L" or "H", but if the switching signal S3b is "L"
”, the analog switch 59 is connected to the other contact terminal on the opposite side from the one shown in the figure, so that the signal from the preset contact terminal 47a is connected to the output contact terminal 47.
be guided by d.

ところで、上記オートホワイトバランス装置において、
D/Aコンバータ21として原理的に精度を出しやすい
電流加算型のものが用いられているが、電流加算型D/
Aコンバータ21を用いた場合、出力段に含まれる電流
−電圧変換器の特性のためにその出力電圧は基準入力電
圧に対して反転してしまうという問題がある。したがっ
て、通常は、反転増幅器を設けることによってこれに対
処している。しかし、電子カメラのスペース上の理由か
らも回路が複雑になることを避けるために、ここでは、
その前段に設けられているフィールド積分保持回路16
,17.18の構成を考慮することでこの問題を解決し
ている。つまり、フィールド積分保持回路16に反転型
のものを用い、フィールド積分保持回路17.18に非
反転型のものを用いている。あるいは、フィールド積分
保持回路16に反転型のものを用いた場合には、フィー
ルド積分保持回路17.18に非反転型のものを用いて
もよい。
By the way, in the above auto white balance device,
As the D/A converter 21, a current addition type that is easy to achieve accuracy in principle is used, but the current addition type D/A converter 21
When the A converter 21 is used, there is a problem in that the output voltage is inverted with respect to the reference input voltage due to the characteristics of the current-voltage converter included in the output stage. Therefore, this is usually addressed by providing an inverting amplifier. However, to avoid complicating the circuit due to space considerations for electronic cameras, here:
Field integral holding circuit 16 provided in the preceding stage
, 17. This problem is solved by considering the configuration of 17.18. That is, the field integral holding circuit 16 is of an inverting type, and the field integral holding circuits 17 and 18 are of a non-inverting type. Alternatively, if an inverting type is used for the field integration and holding circuit 16, a non-inverting type may be used for the field integration and holding circuits 17 and 18.

そこで、次に上記フィールド積分保持回路16゜17.
18の具体的な回路構成について述べると、例えば、G
信号に関するフィールド積分保持回路16は第5図に示
すような反転型の構成とされ、R,B信号に関するフィ
ールド積分保持回路17゜18については第6図に示す
ような非反転型の構成とされる。
Therefore, next, the above-mentioned field integral holding circuit 16°17.
18 specific circuit configurations, for example, G
The field integral holding circuit 16 for signals has an inverting type configuration as shown in FIG. 5, and the field integral holding circuits 17 and 18 for R and B signals have a non-inverting type configuration as shown in FIG. Ru.

第5図において、フィールド積分保持回路16は、ホー
ルドスイッチ61.抵抗62.63.オペアンプ64.
積分コンデンサ65およびリセットスイッチ66によっ
て構成される。入力端子と接地間に接続されたホールド
スイッチ61が開いているときは、入力端子の信号Vi
nはオペアンプ64の反転入力端子に抵抗62を通じて
入力される。オペアンプ64の反転入力端子と出力端子
間には、積分コンデンサ65とリセットスイッチ66の
並列回路が接続されているので、リセットスイッチ66
が開いているときオペアンプ64の反転入力端子に入力
される信号電荷が積分コンデンサ65に蓄積され、オペ
アンプ64の出力端子に積分電圧V outが出力され
る。このような回路構成は一般に積分回路としては周知
のもので、積分電圧V outは次式(1)のように表
わされる。
In FIG. 5, the field integral holding circuit 16 includes a hold switch 61 . Resistance 62.63. Operational amplifier 64.
It is composed of an integrating capacitor 65 and a reset switch 66. When the hold switch 61 connected between the input terminal and ground is open, the input terminal signal Vi
n is input to the inverting input terminal of the operational amplifier 64 through the resistor 62. A parallel circuit of an integrating capacitor 65 and a reset switch 66 is connected between the inverting input terminal and the output terminal of the operational amplifier 64.
When the inverting input terminal of the operational amplifier 64 is open, the signal charge input to the inverting input terminal of the operational amplifier 64 is accumulated in the integrating capacitor 65, and an integrated voltage V out is output to the output terminal of the operational amplifier 64. Such a circuit configuration is generally well known as an integrating circuit, and the integrated voltage V out is expressed as in the following equation (1).

なお、この(1)式において、Rは抵抗62の抵抗値、
Cは積分コンデンサ65の容量である。積分開始時点1
1はリセットスイッチ66がリセット信号Rsにより短
時間開じてリセットされるタイミングtRに等しく、積
分終了時点t2はホールドスイッチ61がホールド信号
Hdにより閉じてホールドされるタイミングt11に等
しい。
In addition, in this formula (1), R is the resistance value of the resistor 62,
C is the capacitance of the integrating capacitor 65. Integration start point 1
1 is equal to the timing tR when the reset switch 66 is opened for a short time and reset by the reset signal Rs, and the integration end time t2 is equal to the timing t11 when the hold switch 61 is closed and held by the hold signal Hd.

このようなフィールド積分保持回路16に対して、フィ
ールド積分保持回路17.18は、第6図に示すように
、ホールドスイッチ71.抵抗72゜73、オペアンプ
74.積分コンデンサ75およびリセットスイッチ76
によって略同様に構成されているが、オペアンプ74の
反転入力端子に一端が接続した抵抗値Rの抵抗72の他
端は接地され、オペアンプ74の非反転入力端子に一端
か接続した抵抗73の他端は信号Vlnが印加される入
力端子に接続され、かつホールドスイッチ71を介して
接地された構成となっている点が異なる。
In contrast to such a field integral holding circuit 16, the field integral holding circuits 17, 18 are connected to hold switches 71.18, as shown in FIG. Resistor 72°73, operational amplifier 74. Integrating capacitor 75 and reset switch 76
However, the other end of a resistor 72 with a resistance value R is connected to the inverting input terminal of the operational amplifier 74, and the other end of the resistor 73 is connected to the non-inverting input terminal of the operational amplifier 74. The difference is that the end is connected to an input terminal to which a signal Vln is applied and is grounded via a hold switch 71.

このように入力信号Vinがオペアンプ74の非反転入
力端子に入力される構成の、非反転型の積分回路は、一
般には積分回路として用いられていない。すなわち、こ
の第6図に示した積分回路によって得られる積分電圧V
out’ は次式(2)のように表わされる。
A non-inverting type integrating circuit configured such that the input signal Vin is input to the non-inverting input terminal of the operational amplifier 74 is generally not used as an integrating circuit. That is, the integrated voltage V obtained by the integrating circuit shown in FIG.
out' is expressed as in the following equation (2).

つまり、この(2)式から明らかなように、積分動作中
、常時、入力信号Vinがバイアスとして加えられたも
のが積分電圧Vout’ となっているので、非反転型
の積分回路として用いるには、バイアスとして加算され
ている入力信号Vinを除去してやらなければ、時間の
経過とともに変化する積分電圧を正しく得ることはでき
ない。
In other words, as is clear from equation (2), the input signal Vin is always applied as a bias during the integration operation, and the integration voltage Vout' becomes the integration voltage Vout'. , unless the input signal Vin added as a bias is removed, it is not possible to correctly obtain the integrated voltage that changes over time.

しかし、このオートホワイトバランス装置では、フィー
ルド積分保持回路17.18として用いられていて、上
記(2)式に示した積分動作中の積分電圧Vout’ 
については問題にしていない。積分終了時にホールドス
イッチ71がホールド信号Hdによりt2−tllのタ
イミングで閉じると、この時点で入力端子が接地され、
上記入力信号Vinは接地レベルになるので、このホー
ルドされたタイミングtl+において、上記(2)式の
積分型となる。
However, in this auto white balance device, the field integral holding circuits 17 and 18 are used, and the integral voltage Vout' during the integral operation shown in equation (2) above is
There is no problem with that. When the hold switch 71 is closed at the timing t2-tll by the hold signal Hd at the end of the integration, the input terminal is grounded at this point.
Since the input signal Vin is at the ground level, at this held timing tl+, the integral type of equation (2) is obtained.

このように、1フイ一ルド期間の積分が終了して保持さ
れた時点での積分電圧が上記(1)式で表わされる第5
図に示した反転型の回路を、フィールド積分保持回路1
6として用い、積分電圧が上記(2)式で表わされる第
6図に示した非反転型の回路を、フィールド積分保持回
路17.18として用いることにより、除算兼ディジタ
ルサンプルホールド回路20内の電流加算型D/Aコン
バータ21との組合せの構成が簡単になる。
In this way, the integrated voltage at the time when the integration for one field period is completed and held is the fifth value expressed by the above equation (1).
The inversion type circuit shown in the figure is the field integral holding circuit 1.
6, and the non-inverting circuit shown in FIG. The configuration in combination with the addition type D/A converter 21 becomes simple.

第7図にハイレベルカット回路10の変形例を示す。上
記第1図に示した実施例装置の回路は、線順次式を採用
しているものであるが、この第7図においては、撮像素
子からのG、R,B信号を独立したラインに読み出して
いる。このハイレベルカット回路80では、読み出され
たG、R,Bの各信号を可変抵抗81の基準レベルとそ
れぞれコンパレータ82G、82R,82Bで比較して
いる。可変抵抗81の基準レベルは、撮像素子の飽和レ
ベル以下に設定されているので、平生は、コンバレー、
夕82G、82R,82Bのすべての出力は、“L”に
なっている。このため、G、 R。
FIG. 7 shows a modification of the high level cut circuit 10. The circuit of the embodiment device shown in Fig. 1 above employs a line sequential system, but in Fig. 7, the G, R, and B signals from the image sensor are read out on independent lines. ing. In this high level cut circuit 80, each of the read G, R, and B signals is compared with a reference level of a variable resistor 81 by comparators 82G, 82R, and 82B, respectively. Since the reference level of the variable resistor 81 is set below the saturation level of the image sensor, the combination
All outputs of 82G, 82R, and 82B are "L". For this reason, G, R.

B信号の独立したラインに挿入されたスイッチ85G、
85R,85Bの各ゲートを制御している3人力のオア
ゲート84の出力は“L”で、スイッチ85G、85R
,85Bはいずれも閉じている。
A switch 85G inserted into an independent line of the B signal,
The output of the three-man-powered OR gate 84 that controls each gate of 85R and 85B is "L", and the output of the OR gate 84 that controls each gate of 85R and 85B is "L".
, 85B are all closed.

撮像素子によって非常に高輝度の被写体像が撮像された
場合、G、R,B信号のうち、いずれかのカラー信号が
、可変抵抗81の基準レベルを超えると、コンパレータ
82G、82R,82Bのうちの上記カラー信号に対応
したコンパレータの出力が“H”となり、オアゲート8
4の出力も“H”となってすべてのスイッチ85G、8
5R。
When an extremely bright subject image is captured by the image sensor, if any color signal among the G, R, and B signals exceeds the reference level of the variable resistor 81, one of the comparators 82G, 82R, and 82B The output of the comparator corresponding to the above color signal becomes "H", and the OR gate 8
The output of 4 also becomes “H” and all switches 85G and 8
5R.

85Bが開き、G、 R,Bのカラー信号が後段のフィ
ールド積分保持回路に伝達されるのをカットする。
85B opens to cut off the G, R, and B color signals from being transmitted to the subsequent field integration holding circuit.

前述したように、撮像素子で通常のカラー分布の被写体
を撮影する限りでは、G、R,Bのカラー信号のうち、
G信号が最も早い時点で飽和レベルに達するので、上記
第7図に示したG、 R,B信号の独立した読出しライ
ンの構成のものに、第1図に示した回路構成を適用させ
ると、第8図に示すハイレベルカット回路9oが構成さ
れる。したがって、このハイレベルカット回路9oは、
上記ハイレベルカット回路80におけるコンパレータ8
2G、82R,82Bおよびオアゲート84を1つのコ
ンパレータ82に置き換えただけの簡単な構成のものと
なっている。
As mentioned above, as long as an image sensor captures a subject with a normal color distribution, among the G, R, and B color signals,
Since the G signal reaches the saturation level at the earliest point, if the circuit configuration shown in FIG. 1 is applied to the configuration of independent readout lines for the G, R, and B signals shown in FIG. 7 above, A high level cut circuit 9o shown in FIG. 8 is constructed. Therefore, this high level cut circuit 9o is
Comparator 8 in the above high level cut circuit 80
2G, 82R, 82B and the OR gate 84 are simply replaced with one comparator 82.

上述したオートホワイトバランス装置は、その主たる構
成をまとめると、与えられた利得制御信号のレベルに応
じて撮像手段のカラー出力信号の利得を制御する利得制
御手段(GCA4)と、撮像手段の出力信号ないしは回
出カ信号の増幅信号を第1のタイミング信号により規定
される期間中積分する積分手段(フィールド積分保持手
段16゜17.18)と、この積分手段の出力に基づい
て利得制御信号に対応する信号レベル値を算出する演算
手段(自走式カウンタ24.D/Aコンバータ21)と
、ある光源光に適合する利得制御信号レベルに等し・い
レベルの基準レベル信号を生成する基準レベル信号生成
手段(プリセット出力回路)と、少なくとも上記第1の
タイミング信号により規定される期間中は上記基準レベ
ル信号を利得制御信号として上記利得制御手段に供給し
、この期間以降に第2のタイミング信号が発せられたと
きは同信号により規定されるタイミングで上記演算手段
の出力を上記利得制御手段に供給する切換手段(出力選
択回路)と、本装置がオープンループ制御モードにある
ときは、上記第1のタイミング信号により規定される期
間か上記第2のタイミング信号により規定される時点よ
りも先行するように上記両タイミング信号を発し、本装
置がプリセットモードにあるときは、上記第2のタイミ
ング信号を発しないようにしたタイミング制御手段(タ
イミング制御回路49.システムコントローラ52等)
とから構成されている。
To summarize the main components of the auto white balance device described above, the main components are: a gain control means (GCA4) that controls the gain of the color output signal of the imaging means according to the level of the applied gain control signal; and an output signal of the imaging means. Alternatively, an integrating means (field integral holding means 16, 17, 18) for integrating the amplified signal of the output power signal during the period specified by the first timing signal, and a gain control signal corresponding to the output of the integrating means are provided. arithmetic means (self-running counter 24, D/A converter 21) for calculating a signal level value to be calculated; and a reference level signal for generating a reference level signal having a level equal to a gain control signal level suitable for a certain light source light. generating means (preset output circuit) and supplying the reference level signal to the gain control means as a gain control signal during at least a period defined by the first timing signal, and after this period, the second timing signal is supplied to the gain control means. a switching means (output selection circuit) for supplying the output of the arithmetic means to the gain control means at the timing specified by the signal when the signal is issued; The timing signals are emitted for a period defined by the timing signal or prior to the time defined by the second timing signal, and when the device is in the preset mode, the second timing signal is emitted. Timing control means (timing control circuit 49, system controller 52, etc.) that prevents the emission of
It is composed of.

[発明の効果〕 以上述べたように、本発明によれば、オープンループ制
御のための基準レベル信号生成手段をストロボの特性に
あった利得制御のためのプリセット手段として兼用する
ことができるので、構成が簡単で、デーライトストロボ
光のいずれの光源光にも適正なホワイトバランス値を得
ることができる。
[Effects of the Invention] As described above, according to the present invention, the reference level signal generation means for open loop control can also be used as the preset means for gain control that matches the characteristics of the strobe. The configuration is simple, and an appropriate white balance value can be obtained for any light source of daylight strobe light.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例を示すオートホワイトバラ
ンス装置のブロック回路図、 第2図は、上記オートホワイトバランス装置が適用され
ている電子カメラのシステム全体のブロック構成図、 第3図は、上記オートホワイトバランス装置に供給され
るカラー信号の波形図、 第4図は、上記第1図中の出力選択回路の具体的な一例
を示す電気回路図、 第5,6図は、上記第1図中の異なる2種のフイードバ
ック積分保持回路の具体的な構成を示した電気回路図、 第7,8図は、上記第1図中のノ1イレベル力・ソト回
路の各変形例を示した電気回路図である。 4・・・・・・・・・GCA (利得制御手段)16.
17.18・・・・・・フィールド積分保持回路(積分
手段) 21・・・・・・D/Aコンバータ(演算手段)24・
・・・・・自走式カウンタ(演算手段)42・・・・・
・プリセット出力回路 (基準レベル信号生成手段) 46・・・・・・出力選択回路(切換手段)49・・・
・・・タイミング制御回路 (タイミング制御手段) 52・・・・・・システムコントローラ(タイミング制
御手段)
FIG. 1 is a block circuit diagram of an auto white balance device showing an embodiment of the present invention, FIG. 2 is a block diagram of the entire system of an electronic camera to which the above auto white balance device is applied, and FIG. is a waveform diagram of the color signal supplied to the auto white balance device, FIG. 4 is an electrical circuit diagram showing a specific example of the output selection circuit shown in FIG. 1, and FIGS. 5 and 6 are the above diagrams. Electrical circuit diagrams showing specific configurations of the two different types of feedback integral holding circuits in FIG. 1, and FIGS. FIG. 4...GCA (gain control means)16.
17.18... Field integral holding circuit (integrating means) 21... D/A converter (calculating means) 24.
... Self-propelled counter (calculating means) 42 ...
・Preset output circuit (reference level signal generation means) 46... Output selection circuit (switching means) 49...
... Timing control circuit (timing control means) 52 ... System controller (timing control means)

Claims (1)

【特許請求の範囲】 与えられた利得制御信号のレベルに応じて撮像手段のカ
ラー出力信号の利得を制御する利得制御手段と、 撮像手段の出力信号ないしは同出力信号の増幅信号を第
1のタイミング信号により規定される期間中積分する積
分手段と、 この積分手段の出力に基づいて利得制御信号に対応する
信号レベル値を算出する演算手段と、ある光源光に適合
する利得制御信号レベルに等しいレベルの基準レベル信
号を生成する基準レベル信号生成手段と、 少なくとも上記第1のタイミング信号により規定される
期間中は上記基準レベル信号を利得制御信号として上記
利得制御手段に供給し、この期間以降に第2のタイミン
グ信号が発せられたときは同信号により規定されるタイ
ミングで上記演算手段の出力を上記利得制御手段に供給
する切換手段と、 本装置がオープンループ制御モードにあるときは、上記
第1のタイミング信号により規定される期間が上記第2
のタイミング信号により規定される時点よりも先行する
ように上記両タイミング信号を発し、本装置がプリセッ
トモードにあるときは、上記第2のタイミング信号を発
しないようにしたタイミング制御手段と、 を具備してなることを特徴とするオートホワイトバラン
ス装置。
[Claims] Gain control means for controlling the gain of the color output signal of the imaging means according to the level of a given gain control signal; an integrating means for integrating over a period defined by the signal; an arithmetic means for calculating a signal level value corresponding to the gain control signal based on the output of the integrating means; and a level equal to the gain control signal level suitable for a certain light source light. a reference level signal generating means for generating a reference level signal of; supplying the reference level signal as a gain control signal to the gain control means at least during a period defined by the first timing signal; a switching means for supplying the output of the arithmetic means to the gain control means at the timing specified by the timing signal No. 2 when the timing signal No. 2 is issued; The period defined by the timing signal is the second period defined by the timing signal.
timing control means configured to emit both of the timing signals in advance of the timing specified by the second timing signal, and not to emit the second timing signal when the device is in a preset mode; An auto white balance device that is characterized by:
JP62126593A 1987-05-22 1987-05-22 Auto white balance device Expired - Fee Related JP2547213B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62126593A JP2547213B2 (en) 1987-05-22 1987-05-22 Auto white balance device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62126593A JP2547213B2 (en) 1987-05-22 1987-05-22 Auto white balance device

Publications (2)

Publication Number Publication Date
JPS63290482A true JPS63290482A (en) 1988-11-28
JP2547213B2 JP2547213B2 (en) 1996-10-23

Family

ID=14939023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62126593A Expired - Fee Related JP2547213B2 (en) 1987-05-22 1987-05-22 Auto white balance device

Country Status (1)

Country Link
JP (1) JP2547213B2 (en)

Also Published As

Publication number Publication date
JP2547213B2 (en) 1996-10-23

Similar Documents

Publication Publication Date Title
KR930001675B1 (en) Automatic cooking system for a microwave range white balance control device of video camera
US5270802A (en) White balance adjusting device for video camera
JPS60167576A (en) Image pickup device
US4616253A (en) White balance control apparatus for color video cameras
JP2547212B2 (en) Auto white balance device
US5153713A (en) Color temperature information forming device
JPS63290482A (en) Automatic white balancing device
JP2579314B2 (en) White balance device
US5351080A (en) Color temperature control by comparing chrominance signals with reference levels
JPH0646810B2 (en) Still image capture device
JPS63290483A (en) Automatic white balancing device
JP2668144B2 (en) Imaging device
JP2665335B2 (en) Integral level adjuster
JPS625793A (en) Automatic white balance correcting device
JP2526202B2 (en) Color video camera
JPS60246193A (en) High brightness correcting device of color video camera
JPH0695764B2 (en) Imaging device
JPS63300689A (en) Electronic image pickup device
JP3163065B2 (en) Imaging equipment
JP2579314C (en)
JPH084344B2 (en) Auto white balance circuit
JPS5943872B2 (en) color imaging device
JP2547206B2 (en) Auto white balance device
JPH02150179A (en) Image pickup device
JPS63286086A (en) Image pickup device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees