JPS63300975A - Testing method for printed board - Google Patents

Testing method for printed board

Info

Publication number
JPS63300975A
JPS63300975A JP62137891A JP13789187A JPS63300975A JP S63300975 A JPS63300975 A JP S63300975A JP 62137891 A JP62137891 A JP 62137891A JP 13789187 A JP13789187 A JP 13789187A JP S63300975 A JPS63300975 A JP S63300975A
Authority
JP
Japan
Prior art keywords
test
serial communication
input
printed board
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62137891A
Other languages
Japanese (ja)
Inventor
Masayori Kamijo
上條 正順
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP62137891A priority Critical patent/JPS63300975A/en
Publication of JPS63300975A publication Critical patent/JPS63300975A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To improve the test accuracy of a printed board to be tested where a CPU is mounted by connecting the printed board to a personal computer as a testing device through digital connectors and a serial communication line and transmitting data forward and backward. CONSTITUTION:The printed board 3 to be tested where the CPU is mounted and the personal computer as the testing device are connected by respective input/output connectors 7 and the serial communication line 8. Then the computer 12 sends an input transmission request and a transmission data output request to the printed board 3 by serial transmission. While those requests are transmitted, the computer 12 collates specific data sent to the printed board 3 through the connector 7 or 8 with data corresponding to the specific data obtained from the printed board 3 through the connector 7 or 8. Thus, the digital input/output function of the printed board 3 except in stationary operation is tested, so a test including the function of the CPU on the printed board 3 is conducted and the test accuracy is improved.

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

本発明はCPU、デジタル並列信号の入出力コネクタ、
およびシリアル交信手段を備えたプリント板等の被試験
装置をパーソナルコンピュータ等の試験用コンピュータ
装置を用いて試験する際の試験方法に関するもので、 特にデジタル並列信号の各入出力コネクタピンから各種
の正しいパターンの信号が入出力されるか否かを試験す
る方法に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
The present invention includes a CPU, a digital parallel signal input/output connector,
It also relates to test methods for testing devices under test such as printed circuit boards equipped with serial communication means using test computer equipment such as personal computers. The present invention relates to a method of testing whether a pattern signal is input/output. Note that in the following figures, the same reference numerals indicate the same or corresponding parts.

【従来の技術】[Conventional technology]

従来’、CPUを搭載し、シリアル通信により制御、稼
動するプリント板を試験するには、そのプリント板が実
際の製品内で稼動する時と、同条件のシリアル通信を行
い、そのプリント板の製品としての定常動作をさせるこ
とにより、このプリント板の周辺装置との間で授受され
る入出力信号を調べるという試験を行っていた。次に第
4図を用いてこの試験方法を説明する。 第4図は従来のこの種の試験回路の構成を示すブロック
図である。同図において1は被試験製品。 2は試験装置としてのコンピュータ、3A、3Bは被試
験製品1内に組込れているプリント板、5は各プリント
板3A、3B内のCPU、7は同じくデジタル並列信号
の入出力コネクタ、6は同じく入出力コネクタ7に対す
るインクフェイス、8はプリント+ffaA内のCPU
5とプリント板3B内のCPU5との間のシリアル交信
ラインである。 前記の2つのCPU5は外部より入力される信号に対し
、自分のプリント板内の入出力コネクタ7へ信号を出力
したり、シリアル交信ライン8を介して相手のプリント
板(CP U)に対し指令を出したりしている。試験用
のコンピュータ2は被試験製品1の稼動時の定常動作に
おける入力信号をプリント板の入出力コネクタ7へ与え
てやり、該入力信号に基づいてプリント板3Aまたは3
BのCPU5が製品1の入出力コネクタ7に出力した信
号をコンピュータ2側に取り込み、期待値と比較する試
験を行っている。
Conventionally, in order to test a printed board that is equipped with a CPU and is controlled and operated by serial communication, serial communication is performed under the same conditions as when the printed board is operated in an actual product, and the printed board is tested. A test was conducted to examine the input/output signals exchanged between the printed board and the peripheral devices by operating the board in a steady state. Next, this test method will be explained using FIG. FIG. 4 is a block diagram showing the configuration of a conventional test circuit of this type. In the figure, 1 is the product under test. 2 is a computer as a test device; 3A and 3B are printed boards built into the product under test 1; 5 is a CPU in each printed board 3A and 3B; 7 is a digital parallel signal input/output connector; 6 is also the ink face for input/output connector 7, 8 is the CPU in print + ffaA
5 and the CPU 5 in the printed board 3B. In response to signals input from the outside, the two CPUs 5 output signals to the input/output connector 7 in their own printed circuit board, or issue commands to the other printed board (CPU) via the serial communication line 8. I'm putting out some things. The test computer 2 provides an input signal during the normal operation of the product under test 1 to the input/output connector 7 of the printed board, and based on the input signal, the printed board 3A or 3
A test is performed in which the signal outputted by the CPU 5 of the computer B to the input/output connector 7 of the product 1 is taken into the computer 2 side and compared with an expected value.

【発明が解決しようとする問題点】[Problems to be solved by the invention]

しかしながら上記のような試験方法では、下記のような
問題点がある。 (1)製品の稼動時の定常動作パターンに従ってのみし
か、試験を行うことができず、従って任意のパターンの
信号を入出力させることができないた、め、製品のプリ
ント板上にあるコネクタ7の任意のピン位置に稀に瞬時
に発生するような信号の誤りを判定することができない
。 (2)製品が、それぞれのプリント板3A、3Bの組合
わせによって動作しているため、プリント板単体で試験
が不可能である。 (3)プリント板単体で試験を行う場合、市販されてい
るインサーキットテスタ等を用いても、CPUの動作を
含めた全体的な機能試験を行うことば不可能である。 本発明の目的はCPUを搭載した被試験プリント板と試
験装置としてのパーソナルコンピュータとをそれぞれの
デジタル入出力コネクタおよびシリアル交信ライン同志
で接続し、パーソナルコンピュータから被試験プリント
板へシリアル交信により入力データ送信要求や、送信デ
ータ出力要求を送信しつつ、パーソナルコンピュータが
、デジタル入出力コネクタまたはシリアル交信ラインを
介して被試験プリント板へ始めに送った所定のデータと
、同じく入出力コネクタまたはシリアル交信ラインを介
して被試験プリント板から得たこの所定のデータに対応
するデータとを照合することにより、 被試験プリント板の定常動作にとられれず、任意の入出
力コネクタの任意の位置のピンのデジタル入出力信号の
機能を複数の試験パターンを用いて自由に指定して試験
できるようにする点にある。
However, the above test method has the following problems. (1) Since the test can only be performed according to the steady operation pattern during product operation, and therefore it is not possible to input and output signals of any pattern, the connector 7 on the printed board of the product It is not possible to determine signal errors that rarely occur instantaneously at any pin position. (2) Since the product operates by a combination of the respective printed boards 3A and 3B, it is impossible to test the printed boards alone. (3) When testing a single printed board, it is impossible to perform an overall functional test including the operation of the CPU, even if a commercially available in-circuit tester or the like is used. The object of the present invention is to connect a printed circuit board under test equipped with a CPU and a personal computer as a test device through their respective digital input/output connectors and serial communication lines, and input data from the personal computer to the printed board under test through serial communication. While transmitting a transmission request or a transmission data output request, the personal computer first sends predetermined data to the printed circuit board under test via the digital input/output connector or serial communication line, and the same input/output connector or serial communication line. By comparing this predetermined data obtained from the printed circuit board under test with the corresponding data, it is possible to check the digital output of any pin at any position of any input/output connector without being affected by the steady operation of the printed circuit board under test. The purpose of this method is to allow input/output signal functions to be freely specified and tested using a plurality of test patterns.

【問題点を解決するための手段】[Means to solve the problem]

前記目的を達成するために本発明の方法は、「甲側CP
 U(5など)、デジタルの並列信号を入力または出力
する甲側デジタル入出力手段(入出力コネクタ7など)
、およびシリアル交信を行うための甲側シリアル交信手
段(シリアル交信ライン8など)、を備えたプリント板
の被試験装置(被試験プリント板3など)を、 乙側CPU (図外)、デジタルの並列信号を入力また
は出力する乙側デジタル人出力手段(入出力コネクタ7
など)、およびシリアル交信を行うための乙側シリアル
交信手段(シリアル交信ライン8など)、を備えた試験
装置(パーソナルコンピュータ12など)を介して試験
するプリント板の試験方法において、 前記甲側デジタル入出力手段と乙側デジタル入出力手段
とを相互に、また前記甲側シリアル交信手段と乙側シリ
アル交信手段とを相互に、それぞれ信号の授受が可能な
ように接続し、 前記試験装置は前記乙側デジタル入出力手段を介して所
定の第1のテストデータに対応する並列信号を出力した
うえ、前記乙側シリアル交信手段を介して前記被試験装
置へ入力データ送信要求を送り、 前記被試験装置は、前記甲側シリアル交信手段を介して
受信した前記入力データ送信要求に基づいて、前記甲側
デジタル入出力手段を介して入力した並列信号に対応す
る甲側入力データを前記甲側シリアル交信手段を介して
前記試験装置へ送信し、 前記試験装置は前記乙側シリアル交信手段を介して受信
した前記甲側入力データと前記第1のテストデータとを
照合するようにすること、または(および) 前記試験装置は送信データ出力要求と所定の第2のテス
トデータとを前記乙側シリアル交信手段を介して前記被
試験装置へ送信し、 前記被試験装置は前記甲側シリアル交信手段を介して受
信した前記送信データ出力要求と第2のテストデータと
に基づいて、前記甲側デジタル入出力手段を介してこの
第2のテストデータに対応する並列信号を出力し、 前記試験装置は前記乙側デジタル入出力手段を介して入
力した前記並列信号に対応する乙側入力データと前記第
2のテストデータとを照合するようにするjものとする
In order to achieve the above object, the method of the present invention
U (5, etc.), instep side digital input/output means (input/output connector 7, etc.) that inputs or outputs digital parallel signals
, and serial communication means (serial communication line 8, etc.) on Party A's side for performing serial communication. Party B side digital output means for inputting or outputting parallel signals (input/output connector 7
etc.) and a B side serial communication means (serial communication line 8 etc.) for performing serial communication. The input/output means and the digital input/output means on the Party B side are connected to each other, and the serial communication means on the Party A side and the serial communication means on the Party Party B side are connected to each other so that signals can be exchanged, respectively, and the test device is connected to the outputting a parallel signal corresponding to predetermined first test data via the digital input/output means on the second side, and sending an input data transmission request to the device under test via the serial communication means on the second side; The device transmits the instep input data corresponding to the parallel signal inputted through the instep digital input/output means to the instep serial communication based on the input data transmission request received via the instep serial communication means. (and ) The test device transmits a transmission data output request and predetermined second test data to the device under test via the serial communication means on the second side, and the device under test Based on the received transmission data output request and the second test data, a parallel signal corresponding to the second test data is outputted via the digital input/output means on the Party A side, and the test device outputs a parallel signal corresponding to the second test data on the Party A side. It is assumed that the second test data is compared with the second test data, which corresponds to the parallel signal input via the digital input/output means.

【作 用】[For use]

本発明はCPUを搭載した被試験プリント板のデジタル
並列信号の入出力コネクタおよびシリアル交信ラインを
、試験装置の対応する入出力コネクタおよびシリアル交
信ラインとそれぞれ接続し、試験装置と被試験プリント
板とがテストモードでシリアル通信を行いつつ入出力コ
ネクタでデータを授受することにより、 つまり試験装置から被試験プリント板へシリアル通信で
入力データ送信要求を送信して、試験装置の入出力コネ
クタから出力した信号を被試験プリント板に読取らせ、
その読込データをシリアル交信ラインから試験装置へ送
信させたり、同じく試験装置から被試験プリント板へシ
リアル通信で送信データ出力要求を送信して、試験装置
から同じくシリアル交信ラインを介して被試験プリント
板へ送信したデータに対応する信号を、被試験プリント
板の入出力端子から出力させたりすることにより、 デジタル並列信号の入出力機能を試験できるようにし、
さらに、パーソナルコンピュータに複数の試験パターン
をファイルとして作成することができるプログラムを備
えることにより、多種のプリント板試験が可能なように
、またその変更等も容易にできるようにしたものである
The present invention connects the digital parallel signal input/output connector and serial communication line of the printed circuit board under test equipped with a CPU to the corresponding input/output connector and serial communication line of the test equipment, and connects the test equipment and the printed board under test. By sending and receiving data through the input/output connector while performing serial communication in test mode, in other words, the test equipment sends an input data transmission request to the printed circuit board under test via serial communication, and outputs it from the input/output connector of the test equipment. Read the signal to the printed board under test,
The read data can be sent to the test equipment via the serial communication line, or a transmission data output request can be sent from the test equipment to the printed board under test via serial communication, and the test equipment can send the printed board under test via the serial communication line. The input/output function of digital parallel signals can be tested by outputting a signal corresponding to the data sent to the input/output terminal of the printed circuit board under test.
Furthermore, by equipping the personal computer with a program that can create a plurality of test patterns as files, it is possible to perform a wide variety of printed board tests and to easily change the test patterns.

【実施例】【Example】

以下第1図〜第3図を用いて本発明の詳細な説明する。 第1図は本発明の一実施例としての試験回路の構成を示
すブロック図で第4図に対応するものである。第2図、
第3図は第1図における試験手順を説明するフローチャ
ートである。 第1図において3は、CPU5を搭載した被試験プリン
ト板である。このCPU5のソフトウェアとして、図外
のメモリ内には定常動作用プログラムと、テスト用プロ
グラムが常駐されている。 プリント板3のデジタル並列信号の入出力コネクタフは
、インクフェイス6を介し、試験装置としてのパーソナ
ルコンピュータ(テスタとも略す)12に接続されてい
る。またプリント牟反3のシリアル交信ライン8も、パ
ーソナルコンピュータ12の側のインクフェイス6を介
し、テスタ12内の図外のCPUへ接続されている。被
試験プリント板3の入出力コネクタ7からの入力信号お
よび出力信号を、下記に示す方法で試験する。 (I)入力信号試験時(第2図参照) テスタ12より、設定された試験パターンに従い、被試
験プリント板3の試験パターンで指定されたコネクタ(
入出力コネクタ7に含まれる)の指定された番号のコネ
クタビンへ信号を印加する(ステップ511)。ここで
試験パターンとはコネクタ7内のビン番号別の、つまり
デジタル並列信号の各信号線別の2進値からなるデータ
パターンであって、特に試験用に設定されたものをいう
。 次にテスタ12より信号を印加したコネクタビンの番号
をシリアル交信ライン8を介しシリアル通信により被試
験プリント板のCPU5に知らせる(ステップ512)
。被試験プリント板のCPU5は指定された番号のコネ
クタビン信号を入力しくステップ513)、その信号デ
ータをシリアル通信によりテスタ12側へ送り返す(ス
テップ514)。テスタ12は、受取った該信号データ
と初めに自分が印加した信号データとが一致しているか
否かを判断しくステップ515)、一致していれば次の
試験項目へ移行しくステップ5169分岐Y)、違って
いれば(ステップ8161分岐N)、アラーム処理を行
い(ステップ517) 、次の試験項目へと移行する。 (n)出力信号試験時(第3図参照) テスタ12側より、設定された試験パターンに従い、試
験しようとするコネクタビンの番号と出力信号を例えば
「Bコネクタの2. 4. 6. 8番ピンへ信号を印
加せよ」というようにシリアル通信により、被試験プリ
ント板のCPU5に知らせる(ステップ521)。次に
、被試験プリント板のCPU5は指定されたコネクタの
指定されたビン番号へ信号を印加する(ステップ522
)。テスタ12はその信号を入出力コネクタ7から入力
し、期待値と一致しているか否かのチェックを行い(ス
テップ523)、一致していれば(ステップ8161分
岐Y)、次の試験項目へと移行し、違っていれば(ステ
ップ8161分岐N)、アラーム処理を行い(ステップ
517)、次の試験項目へと移行する。 このように、被試験プリント板3の入出力コネクタ7に
おける入力信号および出力信号の試験を行う訳であるが
、試験パターン、試験項目の内容はパーソナルコンピュ
ータ12のファイルとして作成することにより、容易に
変更、追加、消去ができるものである。
The present invention will be explained in detail below using FIGS. 1 to 3. FIG. 1 is a block diagram showing the configuration of a test circuit as an embodiment of the present invention, and corresponds to FIG. 4. Figure 2,
FIG. 3 is a flowchart illustrating the test procedure in FIG. 1. In FIG. 1, 3 is a printed board to be tested on which the CPU 5 is mounted. As software for the CPU 5, a regular operation program and a test program are resident in a memory (not shown). The digital parallel signal input/output connector of the printed circuit board 3 is connected via the ink face 6 to a personal computer (also abbreviated as a tester) 12 as a testing device. Further, the serial communication line 8 of the printing cloth 3 is also connected to a CPU (not shown) in the tester 12 via the ink face 6 on the personal computer 12 side. The input signal and output signal from the input/output connector 7 of the printed board 3 under test are tested by the method shown below. (I) During input signal testing (see Figure 2) The tester 12 selects the connector (
A signal is applied to the designated numbered connector bin (included in the input/output connector 7) (step 511). Here, the test pattern is a data pattern consisting of binary values for each bin number in the connector 7, that is, for each signal line of the digital parallel signal, and is specifically set for testing. Next, the number of the connector bin to which the signal was applied from the tester 12 is notified to the CPU 5 of the printed board under test by serial communication via the serial communication line 8 (step 512).
. The CPU 5 of the printed board under test inputs the connector bin signal of the specified number (step 513), and sends the signal data back to the tester 12 via serial communication (step 514). The tester 12 determines whether or not the received signal data matches the signal data that it first applied (step 515), and if they match, it moves to the next test item (step 5169 branch Y). If it is different (step 8161 branch N), alarm processing is performed (step 517) and the process moves to the next test item. (n) During output signal testing (see Figure 3) From the tester 12 side, according to the set test pattern, input the connector bin number and output signal to be tested, for example, "B connector number 2. 4. 6. 8. "Apply a signal to the pin" via serial communication to the CPU 5 of the printed board under test (step 521). Next, the CPU 5 of the printed board under test applies a signal to the specified bin number of the specified connector (step 522
). The tester 12 inputs the signal from the input/output connector 7, checks whether it matches the expected value (step 523), and if it matches (step 8161 branch Y), moves on to the next test item. If it is different (step 8161 branch N), alarm processing is performed (step 517) and the process moves to the next test item. In this way, the input and output signals at the input/output connector 7 of the printed circuit board 3 under test are tested, but the test pattern and test item contents can be easily created by creating a file on the personal computer 12. It can be changed, added to, or deleted.

【発明の効果】【Effect of the invention】

本発明によれば、CPUを搭載した被試験プリント板と
試験装置としてのパーソナルコンピュータとをそれぞれ
の入出力コネクタおよびシリアル交信ライン同志で接続
し、テスト用のプログラムモードでパーソナルコンピュ
ータから被試験プリント板へシリアル交信により入力デ
ータ送信要求や、送信データ出力要求を送信しつつ、パ
ーソナルコンピュータがデジタル入出力コネクタまたは
シリアル交信ラインを介して、被試験プリント板へ始め
に送った所定のデータと同じく入出力コネクタまたはシ
リアル交信ラインを介して被試験プリント板から得たこ
の所定のデータに対応するデータとを照合するようにし
て、被試験プリント板の定常動作以外のデジタル入出力
機能を試験できるようにしたので、被試験プリント板の
CPUの機能を含む試験ができ、試験精度向上の効果が
得られ、 また定常動作においては、単一プリント板では試験がで
きないようなプリント板についても、そのCPUにテス
トプログラムを搭載する事により、単一プリント板のま
ま試験ができる。さらにパーソナルコンピュータ側のフ
ァイルの試験パターンを変更する事により、容易に試験
内容の変更ができる効果が得られる。またパーソナルコ
ンピュータは複数の試験パターンを持てるので、一台の
パーソナルコンピュータで多種のプリント板試験を行う
ことができる。
According to the present invention, a printed board under test equipped with a CPU and a personal computer serving as a test device are connected through their respective input/output connectors and serial communication lines, and the printed board under test is connected to the printed board under test in a program mode for testing. While transmitting an input data transmission request and a transmission data output request through serial communication to the PC board, the personal computer transmits the same input/output data as the initial data sent to the printed circuit board under test via the digital input/output connector or serial communication line. This predetermined data obtained from the printed board under test via the connector or serial communication line is compared with the corresponding data, making it possible to test digital input/output functions other than the normal operation of the printed board under test. Therefore, it is possible to perform tests that include the functions of the CPU of the printed board under test, which has the effect of improving test accuracy.In addition, during steady operation, even for printed boards that cannot be tested with a single printed board, tests can be performed on the CPU of the printed board under test. By installing the program, it is possible to test a single printed board. Furthermore, by changing the test pattern in the file on the personal computer side, it is possible to easily change the test content. Furthermore, since a personal computer can have a plurality of test patterns, a variety of printed board tests can be performed with one personal computer.

【図面の簡単な説明】 第1図は本発明の一実施例としての試験回路の構成を示
すブロック図、第2図、第3図は第1図における試験手
順を説明するフローチャート、第4図は第1図に対応す
る従来回路のブロック図である。 3:被試験プリント板、5:CPU、7:入出力コネク
タ、8ニジリアル交信ライン、12:パー第1図
[Brief Description of the Drawings] Figure 1 is a block diagram showing the configuration of a test circuit as an embodiment of the present invention, Figures 2 and 3 are flowcharts explaining the test procedure in Figure 1, and Figure 4. is a block diagram of a conventional circuit corresponding to FIG. 1; 3: Printed board under test, 5: CPU, 7: Input/output connector, 8 real communication line, 12: Par Figure 1

Claims (1)

【特許請求の範囲】 1)甲側CPU、デジタルの並列信号を入力または出力
する甲側デジタル入出力手段、およびシリアル交信を行
うための甲側シリアル交信手段、を備えたプリント板の
被試験装置を、 乙側CPU、デジタルの並列信号を入力または出力する
乙側デジタル入出力手段、およびシリアル交信を行うた
めの乙側シリアル交信手段、を備えた試験装置を介して
試験するプリント板の試験方法において、 前記甲側デジタル入出力手段と乙側デジタル入出力手段
とを相互に、また前記甲側シリアル交信手段と乙側シリ
アル交信手段とを相互に、それぞれ信号の授受が可能な
ように接続し、 前記試験装置は前記乙側デジタル入出力手段を介して所
定の第1のテストデータに対応する並列信号を出力した
うえ、前記乙側シリアル交信手段を介して前記被試験装
置へ入力データ送信要求を送り、 前記被試験装置は、前記甲側シリアル交信手段を介して
受信した前記入力データ送信要求に基づいて、前記甲側
デジタル入出力手段を介して入力した並列信号に対応す
る甲側入力データを前記甲側シリアル交信手段を介して
前記試験装置へ送信し、 前記試験装置は前記乙側シリアル交信手段を介して受信
した前記甲側入力データと前記第1のテストデータとを
照合するようにすること、または(および) 前記試験装置は送信データ出力要求と所定の第2のテス
トデータとを前記乙側シリアル交信手段を介して前記被
試験装置へ送信し、 前記被試験装置は前記甲側シリアル交信手段を介して受
信した前記送信データ出力要求と第2のテストデータと
に基づいて、前記甲側デジタル入出力手段を介してこの
第2のテストデータに対応する並列信号を出力し、 前記試験装置は前記乙側デジタル入出力手段を介して入
力した前記並列信号に対応する乙側入力データと前記第
2のテストデータとを照合するようにすること、を特徴
とするプリント板の試験方法。
[Scope of Claims] 1) A printed board device under test that includes a CPU on the first side, a digital input/output means on the first side for inputting or outputting digital parallel signals, and a serial communication means on the first side for performing serial communication. A method for testing printed circuit boards using a testing device equipped with a CPU on the second side, a digital input/output means on the second side for inputting or outputting digital parallel signals, and a serial communication means on the second side for performing serial communication. In this case, the digital input/output means on the Party A and the digital input/output means on the Party B are connected to each other, and the serial communication means on the Party A and the serial communication means on the Party B are connected to each other so that signals can be exchanged. , the test device outputs a parallel signal corresponding to predetermined first test data via the digital input/output means on the second side, and requests the device under test to send input data via the serial communication means on the second side. Based on the input data transmission request received via the A-side serial communication means, the device under test transmits the A-side input data corresponding to the parallel signal input via the A-side digital input/output means. is transmitted to the testing device via the serial communication means on the Party A side, and the testing device compares the input data on the Party A side received via the serial communication means on the Party B side with the first test data. or (and) the test device transmits a transmission data output request and predetermined second test data to the device under test via the serial communication means on the party B, and the device under test is transmitted to the device under test on the party A’s side. Based on the transmission data output request and second test data received via the serial communication means, output a parallel signal corresponding to the second test data via the instep digital input/output means; A method for testing a printed circuit board, characterized in that the test device compares the second test data with input data on the second side corresponding to the parallel signal inputted through the digital input/output means on the second side. .
JP62137891A 1987-06-01 1987-06-01 Testing method for printed board Pending JPS63300975A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62137891A JPS63300975A (en) 1987-06-01 1987-06-01 Testing method for printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62137891A JPS63300975A (en) 1987-06-01 1987-06-01 Testing method for printed board

Publications (1)

Publication Number Publication Date
JPS63300975A true JPS63300975A (en) 1988-12-08

Family

ID=15209092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62137891A Pending JPS63300975A (en) 1987-06-01 1987-06-01 Testing method for printed board

Country Status (1)

Country Link
JP (1) JPS63300975A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0849800A1 (en) * 1996-12-20 1998-06-24 BULL HN INFORMATION SYSTEMS ITALIA S.p.A. Multichip module with differently packaged integrated circuits and method of manufacturing it

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0849800A1 (en) * 1996-12-20 1998-06-24 BULL HN INFORMATION SYSTEMS ITALIA S.p.A. Multichip module with differently packaged integrated circuits and method of manufacturing it

Similar Documents

Publication Publication Date Title
US6516428B2 (en) On-chip debug system
US4125763A (en) Automatic tester for microprocessor board
CN106933711A (en) A kind of PCIe3.0 Tx signal method for automatic measurement
US5442643A (en) Integrated circuit chip with testing circuits and method of testing the same
US7006117B1 (en) Apparatus for testing digital display driver and method thereof
JPH09135258A (en) Test information inspection method and transmission error detector
JPS5930288B2 (en) Clock signal monitoring method
US7991045B2 (en) Device and method for testing signal-receiving sensitivity of an electronic subassembly
JPS63300975A (en) Testing method for printed board
JPH0519028A (en) Device and method for testing logic circuit
TW202022608A (en) Device and method for testing a computer system
JPS63172436A (en) Electronic circuit tester
JPS58172562A (en) Printed circuit board inspector
JP3549702B2 (en) Bus control circuit and test method thereof
US20080059107A1 (en) Methods and apparatus for testing an ic using a plurality of i/o lines
JPS6363068B2 (en)
KR960027833A (en) Packet integration test apparatus and method of electronic switch
JP3207849B2 (en) Connector identification system
JPS6123263A (en) Test system
US20030115520A1 (en) Method for outputting error signals via monitor connect port and the computer system thereof
JPH01209555A (en) Bus checking device
JPH11103307A (en) Transmission system with trigger function and method for measuring time interval of its input output signal
JPH05120166A (en) On-line system having terminal simulating function
JPH04227131A (en) Transmission/reception test circuit
JP2001051019A (en) Boundary scan cell circuit