JPS6330013A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPS6330013A JPS6330013A JP17273486A JP17273486A JPS6330013A JP S6330013 A JPS6330013 A JP S6330013A JP 17273486 A JP17273486 A JP 17273486A JP 17273486 A JP17273486 A JP 17273486A JP S6330013 A JPS6330013 A JP S6330013A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- input
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 102220124597 rs374821619 Human genes 0.000 description 1
- 102220015875 rs6734111 Human genes 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野、)
本発明は微小信号を増幅するのに適した増幅回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention (Field of Industrial Application)] The present invention relates to an amplifier circuit suitable for amplifying minute signals.
(従来の技術)
一般にビデオテープレコーダの磁気ヘッドやレコードプ
レーヤーのムービングコイル型カートリッジ等のように
出力電圧の低い素子が発生する信号電圧を増幅するには
、S/N比を良くするため電界効果トランジスタよりも
相互コンダクタンスを大きくし易いバイポーラトランジ
スタを増幅器の初段に用いることが多い。前記バイポー
ラトランジスタを用いた従来の増幅回路の一例を第5図
に示す。第5図においてQ1□およびQ22は差動増幅
回路を構成するバイポーラ型のトランジスタでおり、各
ベースはコンデンサC11,C21を介して入力端子I
N1 、IN2に各々接続されている。(Prior art) Generally, in order to amplify the signal voltage generated by elements with low output voltage, such as the magnetic head of a video tape recorder or the moving coil type cartridge of a record player, electric field effect is used to improve the S/N ratio. Bipolar transistors, which can increase mutual conductance more easily than transistors, are often used in the first stage of amplifiers. An example of a conventional amplifier circuit using the bipolar transistor is shown in FIG. In FIG. 5, Q1□ and Q22 are bipolar transistors that constitute a differential amplifier circuit, and each base is connected to the input terminal I via capacitors C11 and C21.
They are connected to N1 and IN2, respectively.
トランジスタQ12.Q22のエミッタは各々抵抗R3
1,R32を介して接地されるとともに、エミッタ同士
はコンデンサC3を介して接続されている。Transistor Q12. The emitters of Q22 are each resistor R3
1 and grounded via R32, and the emitters are connected via a capacitor C3.
トランジスタQ12’ Q22のコレクタには、ミラー
効果による入力容量を打ち消すためのバイポーラ型のト
ランジスタQ11.Q21が各々カスコード接続されて
いる。トランジスタQ11.Q21のコレクタには負荷
抵抗R33,R34を介して図示しないバイアス用直流
電源の電圧V。0が印力0される。前記トランジスタQ
11.o1゜、Q21.Q22は抵抗R11゜R12、
R13,R21、R22,R23によって各々バイアス
され、入力負荷は入力端子IN 、IN2間に接続され
るものである。ただし非平衡入力の場合はいずれか一方
の入力端子(IN 又はIN2)とアース間に入力負
荷が接続され、いずれか他方の入力端子(IN2又はl
N1)に帰還信号等が供給されるものでめる。出力信号
はトランジスタQ11.Q21のコレクタに各々接続さ
れた出力端子0UT1、oUT2から取り出される。The collectors of the transistors Q12' and Q22 are provided with bipolar transistors Q11. Q21 are each connected in cascode. Transistor Q11. A voltage V of a bias DC power supply (not shown) is applied to the collector of Q21 via load resistors R33 and R34. 0 is printed as 0. The transistor Q
11. o1゜, Q21. Q22 is a resistor R11°R12,
It is biased by R13, R21, R22, and R23, respectively, and the input load is connected between input terminals IN and IN2. However, in the case of unbalanced input, the input load is connected between either input terminal (IN or IN2) and ground, and the input load is connected between either input terminal (IN2 or
A feedback signal etc. is supplied to N1). The output signal is transmitted by transistor Q11. It is taken out from output terminals 0UT1 and oUT2 connected to the collector of Q21, respectively.
上記のように構成された差動増幅回路において、バイポ
ーラ型のトランジスタQ11.Q12− Q21゜Q2
2の相互コンダクタンスはコレクタ電流に比例する。一
方、コレクタ・ショット雑音の大きさはコレクタ電流の
平方根に比例するので、コレクタ電流を大きくすること
により出力信号に対するコレクタ・ショット雑音の相対
値を小ざくすることができる。In the differential amplifier circuit configured as described above, bipolar transistors Q11. Q12- Q21゜Q2
The transconductance of 2 is proportional to the collector current. On the other hand, since the magnitude of the collector shot noise is proportional to the square root of the collector current, the relative value of the collector shot noise to the output signal can be reduced by increasing the collector current.
しかしながら前記バイポーラ・トランジスタQ11.Q
12.Q21.Q22の入力インピーダンスは相互コン
ダクタンスと反比例するので、前述のようにコレクタ電
流を大きくすると入力インピーダンスが低下してしまう
欠点があった。このように増幅器の入力インピーダンス
が入力負荷(例えばビデオテープレコーダの磁気ヘッド
)よりも極めて低いと、信号電圧が増幅器の入力側にお
いて減衰してしまう。このため増幅器初段のベース拡散
抵抗や入力抵抗等で発生する熱雑音のレベルが信号に対
して相対的に増加することになり、S/N比が悪化する
。従って、バイポーラ型のトランジスタを用いた初段増
幅回路においても、むやみにコレクタ電流を大きくして
相互コンダクタンスが十分大きい状態で使用することは
できなかった。However, the bipolar transistor Q11. Q
12. Q21. Since the input impedance of Q22 is inversely proportional to the mutual conductance, there is a drawback that increasing the collector current as described above causes the input impedance to decrease. If the input impedance of the amplifier is thus much lower than the input load (for example, the magnetic head of a video tape recorder), the signal voltage will be attenuated at the input side of the amplifier. Therefore, the level of thermal noise generated by the base diffused resistance, input resistance, etc. of the first stage of the amplifier increases relative to the signal, and the S/N ratio deteriorates. Therefore, even in the first-stage amplifier circuit using bipolar transistors, it is impossible to unnecessarily increase the collector current and use the circuit in a state where the mutual conductance is sufficiently large.
(発明が解決しようとする問題点)
本発明は上記のコレクタ電流を大きくすると入力インピ
ーダンスが低下するという問題点に鑑みてなされたもの
で、その目的はコレクタ電流を大きくしても入力インピ
ーダンスを高く保つことができる増幅回路を提供するこ
とにおる。(Problems to be Solved by the Invention) The present invention was made in view of the problem that input impedance decreases when the collector current is increased.The purpose of the present invention is to increase the input impedance even if the collector current is increased. The purpose is to provide an amplifier circuit that can maintain high performance.
[発明の構成]
(問題点を解決するための手段)
本発明は差動増幅回路を構成する2つのトランジスタの
コレクタを流れる信号電流が互いに逆相であることに注
目したもので、差動対を構成する第1および第2のトラ
ンジスタと、エミッタが前記第1のトランジスタのコレ
クタに接続されるとともに、ベースが前記第2のトラン
ジスタのベースに低インピーダンスで接続される第3の
トランジスタと、エミッタが前記第2のトランジスタの
コレクタに接続されるとともに、ベースが前記第1のト
ランジスタのベースに低インピーダンスで接続される第
4のトランジスタとを備え、前記第3および第4のトラ
ンジスタのコレクタより各々出力信号を得ることを特徴
としている。[Structure of the Invention] (Means for Solving the Problems) The present invention focuses on the fact that the signal currents flowing through the collectors of two transistors constituting a differential amplifier circuit have opposite phases to each other. a third transistor whose emitter is connected to the collector of the first transistor and whose base is connected to the base of the second transistor at low impedance; is connected to the collector of the second transistor, and a fourth transistor whose base is connected to the base of the first transistor at low impedance, and the collectors of the third and fourth transistors each have a fourth transistor connected to the collector of the second transistor. It is characterized by obtaining an output signal.
(作用〉
前記第1のトランジスタのベースと第4のトランジスタ
のベース間は低インピーダンスで接続されているので、
第1および第4のトランジスタにはほぼ同レベルの信号
が入力される。第1のトランジスタのコレクタ電流に対
して逆相となる第2のトランジスタのコレクタ電流は、
第2のトランジスタのコレクタに接続された前記第4の
トランジスタによって1/hfe (Meは電流増幅
率)倍に増幅されて第1のトランジスタの入力に帰還さ
れる。この帰還される電流は第1のトランジスタのベー
ス電流に対して逆相になるので、第1のトランジスタの
ベース電流は打ち消される。(Operation) Since the base of the first transistor and the base of the fourth transistor are connected with low impedance,
Signals of approximately the same level are input to the first and fourth transistors. The collector current of the second transistor, which has the opposite phase to the collector current of the first transistor, is
The fourth transistor connected to the collector of the second transistor amplifies the signal by 1/hfe (Me is the current amplification factor) and feeds it back to the input of the first transistor. Since this feedback current has an opposite phase to the base current of the first transistor, the base current of the first transistor is canceled out.
また、前記第2のトランジスタのベースと第3のトラン
ジスタのベース間は低インピーダンスで接続されている
ので、第2および第3のトランジスタにはほぼ同レベル
の信号が入力される。第2のトランジスタのコレクタ電
流に対して逆相となる第1のトランジスタのコレクタ電
流は第1のトランジスタのコレクタに接続された前記第
3のトランジスタによって1/hfe倍に増幅されて第
2のトランジスタの入力に帰還される。この帰還される
電流は第2のトランジスタのベース電流に対して逆相に
なるので、第2のトランジスタのベース電流は打ち消さ
れる。Furthermore, since the base of the second transistor and the base of the third transistor are connected at low impedance, signals of approximately the same level are input to the second and third transistors. The collector current of the first transistor, which is in opposite phase to the collector current of the second transistor, is amplified by 1/hfe times by the third transistor connected to the collector of the first transistor, and then the collector current of the first transistor is amplified by 1/hfe. is fed back to the input. Since this feedback current has a reverse phase with respect to the base current of the second transistor, the base current of the second transistor is canceled out.
これによって増幅回路全体の入力インピーダンスが高め
られ、信号電圧の減衰を少なくして増幅回路側で発生す
る熱雑音等の雑音レベルを減少せしめることができる。This increases the input impedance of the entire amplifier circuit, reduces attenuation of the signal voltage, and reduces the level of noise such as thermal noise generated on the amplifier circuit side.
(実施例)
以下、図面を参照しながら本発明の一実施例を説明する
。第1図において第5図と同一部分は同一符号を付して
、その説明は省略する。第1図において第5図と異なる
部分は、第1のトランジスタQ12にカスコード接続さ
れた第3のトランジスタQ11のベースを抵抗R21と
R22の共通接続点aに接続するとともに、第2のトラ
ンジスタQ22にカスコード接続された第4のトランジ
スタQ21のベースを抵抗R11とR12の共通接続点
すに接続し、且つ抵抗R12を抵抗R11,R13より
も十分小ざい抵抗値に設定し、抵抗R22を抵抗R21
,R23よりも十分小さい抵抗値に設定していることで
あり、その他の部分は第5図と同一に構成されている。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings. In FIG. 1, the same parts as in FIG. 5 are designated by the same reference numerals, and the explanation thereof will be omitted. The difference in FIG. 1 from FIG. 5 is that the base of the third transistor Q11 connected in cascode to the first transistor Q12 is connected to the common connection point a of resistors R21 and R22, and the base of the third transistor Q11 is connected to the common connection point a of the resistors R21 and R22. The base of the cascode-connected fourth transistor Q21 is connected to the common connection point of the resistors R11 and R12, and the resistor R12 is set to a sufficiently smaller resistance value than the resistors R11 and R13, and the resistor R22 is connected to the common connection point of the resistors R11 and R12.
, R23, and the other parts are configured the same as in FIG.
尚、抵抗R11,R13,R21,R23の抵抗値は増
幅器の入力インピーダンスに影@を及ぼさないような高
抵抗に設定しておく。Note that the resistance values of the resistors R11, R13, R21, and R23 are set to high resistance values that do not affect the input impedance of the amplifier.
上記のように構成された回路において、抵抗R12が抵
抗R11,R13よりも十分小さいため、入力端子IN
1に入力される信号はトランジスタQ1゜、C21のベ
ースに同相で供給される。トランジスタQ12のコレク
タ電流に対して逆相となるトランジスタQ22のコレク
タ電流は、トランジスタQ21によツr1/hfe
(hfeは電流増幅率)倍されてトランジスタQ12の
エミッタ側へ帰還される。In the circuit configured as described above, since the resistor R12 is sufficiently smaller than the resistors R11 and R13, the input terminal IN
The signal input to 1 is supplied to the bases of transistors Q1° and C21 in the same phase. The collector current of transistor Q22, which has the opposite phase to the collector current of transistor Q12, is generated by transistor Q21 as r1/hfe.
(hfe is the current amplification factor) and fed back to the emitter side of the transistor Q12.
このためトランジスタQ12のベース電流が打ち消され
たことになり、入力端子IN1から見た増幅回路の入力
インピーダンスは増大する。また、抵抗R22が抵抗R
21−R23よりも十分小さいため、入力端子IN2に
入力される信号はトランジスタQ22.Q11のベース
に同相で供給される。トランジスタQ22のコレクタ電
流に対して逆相となるトランジスタQ12のコレクタ電
流は、トランジスタQ11によって1 /hfe倍され
てトランジスタQ22のエミッタ側へ帰還される。この
ためトランジスタQ22のベース電流が打ち消されたこ
とになり、入力端子IN2から見た増幅回路の入力イン
ピーダンスは増大する。このように増幅回路の入力イン
ピーダンスが増大するので、信号電圧の減衰によるS/
N比の低下を防ぐことができる。Therefore, the base current of the transistor Q12 is canceled out, and the input impedance of the amplifier circuit as seen from the input terminal IN1 increases. Also, the resistor R22 is the resistor R
21-R23, the signal input to the input terminal IN2 is transmitted to the transistor Q22. It is supplied in phase to the base of Q11. The collector current of transistor Q12, which is in reverse phase to the collector current of transistor Q22, is multiplied by 1/hfe by transistor Q11 and fed back to the emitter side of transistor Q22. Therefore, the base current of the transistor Q22 is canceled out, and the input impedance of the amplifier circuit as seen from the input terminal IN2 increases. As the input impedance of the amplifier circuit increases in this way, the S/P due to signal voltage attenuation increases.
A decrease in the N ratio can be prevented.
前記抵抗R12,R22の抵抗値を抵抗R11,R13
−R21,R23の抵抗値よりも十分に小さく設定でき
ない場合は、第2図又は第3図に示すように構成しても
良い。すなわち第2図は第1図の回路の共通接続点すと
入力端子IN1間に、インダクタンスし 、低抵抗値を
有する抵抗R14、コンデンサC12から成る交流バイ
パス回路を直列接続するとともに、共通接続点aと入力
端子IN2間に、インダクタンスL21、低抵抗値を有
する抵抗R24、コンデンサC22から成る交流バイパ
ス回路を直列接続している。また第3図は第1図の回路
の抵抗R1□の代わりにダイオードD11〜D1oを順
方向に直列接続して直流レベルをシフトするとともに、
抵抗Rの代わりにダイオードD21〜D2nを順方向に
直列接続して直流レベルをシフトしている。The resistance values of the resistors R12 and R22 are determined by the resistors R11 and R13.
- If the resistance values cannot be set sufficiently smaller than the resistance values of R21 and R23, the configuration shown in FIG. 2 or 3 may be used. In other words, in FIG. 2, an AC bypass circuit consisting of a resistor R14 having an inductance and a low resistance value and a capacitor C12 is connected in series between the common connection point a of the circuit in FIG. 1 and the input terminal IN1, and the common connection point a An AC bypass circuit consisting of an inductance L21, a resistor R24 having a low resistance value, and a capacitor C22 is connected in series between the input terminal IN2 and the input terminal IN2. In addition, in FIG. 3, diodes D11 to D1o are connected in series in the forward direction instead of the resistor R1□ of the circuit in FIG. 1, and the DC level is shifted.
Instead of the resistor R, diodes D21 to D2n are connected in series in the forward direction to shift the DC level.
第2図および第3図の回路においても第1図の回路と同
様の作用、効果を奏するものである。尚、第2図の回路
の抵抗R14= R24およびインダクタンスL11.
L21は帰還容量や素子のばらつきを調整するためのも
のであり、省略しても良い。また第3図に示すダイオー
ドD11〜D1oおよびダイオードD21〜D2nの代
わりに逆バイアスされたツェナーダイオードを用いても
良い。The circuits shown in FIGS. 2 and 3 also have the same functions and effects as the circuit shown in FIG. 1. Note that the resistance R14=R24 and the inductance L11. of the circuit of FIG.
L21 is for adjusting feedback capacitance and element variations, and may be omitted. Further, reverse biased Zener diodes may be used instead of the diodes D11 to D1o and the diodes D21 to D2n shown in FIG.
ざらに第1および第2のトランジスタにカスコード接続
される第3および第4のトランジスタにPNPN上形ン
ジスタを用いるとともに正、負2個の直流電源を用いて
第4図の如く構成すれば直流入力も増幅することができ
る。第4図においてC12,C22は差動対を成す第1
、第2のNPN形トランジスタであり、各ベースは入力
端子IN1、IN2に各々接続されている。第1のトラ
ンジスタQ12のコレクタは抵抗R41を介してバイア
ス用正電源(voo)に接続されるとともに、第3のP
NP形トランジスタQ11のエミッタに接続されている
。第2のトランジスタQ22のコレクタは抵抗R42を
介してバイアス用正電源(voo)に接続されるととも
に、第4のPNP形トランジスタQ21のエミッタに接
続されている。前記トランジスタQ21のベースは入力
端子IN1に、トランジスタQ11のベースは入力端子
■N2に各々接続されている。前記トランジスタQ12
のエミッタ、C21のカレクタ、Qllのコレクタ、C
22のエミッタは抵抗R43−R44,R45= R4
Bを各々介してバイアス用負電源(VEE)に接続され
る。第1のトランジスタQ12と第2のトランジスタQ
22のエミッタどうしは結線されている。トランジスタ
Q12のベースとアース間には抵抗R15が接続され、
トランジスタQ22のベースとアース間には抵抗R2,
が接続されている。出力信号はトランジスタQ11.Q
21のコレクタに各々接続された出力端子OUT、。By using PNPN upper type transistors as the third and fourth transistors which are roughly connected in cascode to the first and second transistors, and using two positive and negative DC power supplies as shown in Fig. 4, DC input can be achieved. can also be amplified. In FIG. 4, C12 and C22 are the first
, a second NPN type transistor, each base of which is connected to the input terminals IN1 and IN2, respectively. The collector of the first transistor Q12 is connected to the bias positive power supply (voo) via the resistor R41, and the collector of the first transistor Q12 is
It is connected to the emitter of NP type transistor Q11. The collector of the second transistor Q22 is connected to the bias positive power supply (voo) via a resistor R42, and is also connected to the emitter of the fourth PNP transistor Q21. The base of the transistor Q21 is connected to the input terminal IN1, and the base of the transistor Q11 is connected to the input terminal N2. The transistor Q12
emitter of C21, collector of Qll, C
22 emitter is resistor R43-R44, R45=R4
They are connected to a bias negative power supply (VEE) via B, respectively. First transistor Q12 and second transistor Q
The 22 emitters are connected together. A resistor R15 is connected between the base of the transistor Q12 and the ground,
A resistor R2 is connected between the base of the transistor Q22 and the ground.
is connected. The output signal is transmitted by transistor Q11. Q
Output terminals OUT, each connected to the collectors of 21.
0UT2から取り出される。第4図に示す回路において
も第1図の場合と同様の動作によりトランジスタQ12
.Q22のベース電流を打ち消すことができる。このた
め増幅回路全体の入力インピーダンスを高く保つことが
できる。尚第4図においてトランジスタQ11.Q21
のエミッタにダイオードを各々追加接続して動作電流を
調節するようにしても良い。Extracted from 0UT2. In the circuit shown in FIG. 4, the transistor Q12 also operates in the same way as in the case of FIG.
.. The base current of Q22 can be canceled. Therefore, the input impedance of the entire amplifier circuit can be kept high. In FIG. 4, the transistor Q11. Q21
A diode may be additionally connected to the emitter of each to adjust the operating current.
尚、前記第1図から第4図までの各実施例においてNP
NトランジスタとPNPトランジスタを入れ替えるとと
もに電源電圧の極性を変更して動作させても、前記同様
の作用、効果が得られる。In addition, in each of the embodiments shown in FIGS. 1 to 4, NP
Even if the N transistor and the PNP transistor are replaced with each other and the polarity of the power supply voltage is changed, the same operation and effect as described above can be obtained.
[発明の効果]
以上のように本発明によれば差動対を成す第1又は第2
のトランジスタのベース電流を第4又は第3のトランジ
スタのベース電流によって打ち消すように構成したので
、コレクタ電流を大きくして相互コンダクタンスを増加
させても入力インピーダンスを高く保つことができる。[Effects of the Invention] As described above, according to the present invention, the first or second
Since the base current of the fourth or third transistor is canceled out by the base current of the fourth or third transistor, the input impedance can be maintained high even if the collector current is increased to increase the mutual conductance.
このため信号電圧の減衰によるS/N比の低下が少なく
なりビデオヘッド等が発生する微小信号を増幅するため
の初段回路として用いればS/N比の良好な信号増幅が
可能である。Therefore, the decrease in the S/N ratio due to attenuation of the signal voltage is reduced, and when used as an initial stage circuit for amplifying minute signals generated by a video head or the like, signal amplification with a good S/N ratio is possible.
第1図は本発明の一実施例を示す回路図、第2図、第3
図および第4図はともに本発明の他の実施例を示す回路
図、第5図は従来の増幅回路の一例を示す回路図である
。
Qll、C12,C21,C22・・・トランジスタR
11〜R15・R21〜R25・R31〜R34・R4
1〜R4B・・・抵抗
C3・C11・C12・C21・C22°°°:]″デ
ンサ代理人 弁理士 則 近 憲 佑
同 宇治 弘
第1図
第4図
第5図Figure 1 is a circuit diagram showing one embodiment of the present invention, Figures 2 and 3 are circuit diagrams showing one embodiment of the present invention.
Both FIG. 4 and FIG. 4 are circuit diagrams showing other embodiments of the present invention, and FIG. 5 is a circuit diagram showing an example of a conventional amplifier circuit. Qll, C12, C21, C22...transistor R
11~R15・R21~R25・R31~R34・R4
1~R4B...Resistance C3, C11, C12, C21, C22°°°:]'' Densa agent Patent attorney Nori Chika Yudo Hiroshi Uji Figure 1 Figure 4 Figure 5
Claims (1)
各別に供給される第1および第2のトランジスタと、 エミッタが前記第1のトランジスタのコレクタに接続さ
れるとともに、ベースが前記第2のトランジスタのベー
スに低インピーダンスで接続される第3のトランジスタ
と、 エミッタが前記第2のトランジスタのコレクタに接続さ
れるとともに、ベースが前記第1のトランジスタのベー
スに低インピーダンスで接続される第4のトランジスタ
とを備え、 前記第3および第4のトランジスタのコレクタより各々
出力信号を得ることを特徴とする増幅回路。[Claims] First and second transistors forming a differential pair and to which first and second input signals are respectively supplied; an emitter connected to the collector of the first transistor; , a third transistor having a base connected to the base of the second transistor in a low impedance manner, and an emitter connected to the collector of the second transistor and having a base connected to the base of the first transistor in a low impedance manner. and a fourth transistor connected to each other, wherein an output signal is obtained from the collectors of the third and fourth transistors, respectively.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17273486A JPS6330013A (en) | 1986-07-24 | 1986-07-24 | Amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17273486A JPS6330013A (en) | 1986-07-24 | 1986-07-24 | Amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6330013A true JPS6330013A (en) | 1988-02-08 |
Family
ID=15947325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17273486A Pending JPS6330013A (en) | 1986-07-24 | 1986-07-24 | Amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6330013A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02156714A (en) * | 1988-10-26 | 1990-06-15 | Philips Gloeilampenfab:Nv | Transistor circuit |
JP2005522905A (en) * | 2002-04-08 | 2005-07-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Differential amplifier |
-
1986
- 1986-07-24 JP JP17273486A patent/JPS6330013A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02156714A (en) * | 1988-10-26 | 1990-06-15 | Philips Gloeilampenfab:Nv | Transistor circuit |
JP2005522905A (en) * | 2002-04-08 | 2005-07-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Differential amplifier |
JP4834864B2 (en) * | 2002-04-08 | 2011-12-14 | エスティー‐エリクソン、ソシエテ、アノニム | Differential amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2588368B2 (en) | Differential amplifier circuit | |
JPS648923B2 (en) | ||
US5392002A (en) | Low voltage bipolar negative impedance converter | |
JP3382128B2 (en) | Differential amplifier | |
US4218659A (en) | Amplifier circuit for a hall-effect head | |
JPS6212692B2 (en) | ||
US5382919A (en) | Wideband constant impedance amplifiers | |
JPS6330013A (en) | Amplifier circuit | |
JPH0626287B2 (en) | Amplifier | |
JP2765257B2 (en) | Amplifier circuit | |
JPH07176004A (en) | Low-noise preamplifier stage especially for magnetic head | |
JPH0227807A (en) | Electronic circuit | |
JPS5819860Y2 (en) | limiter circuit | |
JPS6330012A (en) | Differential amplifier circuit | |
JP3131074B2 (en) | Feedback amplifier circuit | |
JPH06112744A (en) | Gain control amplifier | |
JPS628571Y2 (en) | ||
JP3360911B2 (en) | Differential amplifier circuit | |
JPH082009B2 (en) | Amplifier circuit | |
JP2600648B2 (en) | Differential amplifier circuit | |
JPH0345568B2 (en) | ||
JPH0799801B2 (en) | Amplifier circuit | |
JPH0363847B2 (en) | ||
JPS62234406A (en) | Power amplifier circuit | |
JPH06152263A (en) | Amplifier |