JPH06112744A - Gain control amplifier - Google Patents

Gain control amplifier

Info

Publication number
JPH06112744A
JPH06112744A JP4283443A JP28344392A JPH06112744A JP H06112744 A JPH06112744 A JP H06112744A JP 4283443 A JP4283443 A JP 4283443A JP 28344392 A JP28344392 A JP 28344392A JP H06112744 A JPH06112744 A JP H06112744A
Authority
JP
Japan
Prior art keywords
transistors
emitters
transistor
bidirectional
bases
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4283443A
Other languages
Japanese (ja)
Inventor
Hiroshi Nakai
宏 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP4283443A priority Critical patent/JPH06112744A/en
Publication of JPH06112744A publication Critical patent/JPH06112744A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To provide a gain control amplifier which can facilitate the control with high gain and also can reduce the component area of the amplifier. CONSTITUTION:1st and 2nd transistors TR Q1 and Q2 have the bases connected to the signal input terminals and the collectors connected to the signal output terminals respectively. The resistances R3 and R4 are connected to the emitters of both TR Q1 and Q2, and the bidirectional TR Q3 and Q4 are connected to between the emitters of the TR Q1 and Q2. Both TR Q3 and Q4 consist of a pair of TRs having their collectors and emitters connected opposite and parallel to each other. These collectors and emitters are connected to the emitters of the TR Q1 and Q2, and the bases of both TRs are connected in common to a current source I.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は増幅器に関し、特に集積
回路における高周波の利得制御増幅器に関する。
FIELD OF THE INVENTION This invention relates to amplifiers, and more particularly to high frequency gain controlled amplifiers in integrated circuits.

【0002】[0002]

【従来の技術】従来のこの種の利得制御増幅器の一例を
図3に示す。同図において、第1及び第2のトランジス
タQ1,Q2はそれぞれのベースを入力端IN1,IN
2とし、各コレクタは抵抗R1,R1を介して高電位端
VCCに接続されるとともに、出力端OUT1,OUT
2が接続される。更に、両コレクタ間には、双方向トラ
ンジスタを構成するトランジスタQ3,Q4が直列に接
続される。即ち、トランジスタQ3,Q4は互いのベー
スとコレクタを接続し、かつ各エミッタを第1及び第2
のトランジスタQ1,Q2の各コレクタに接続する。ま
た、共通接続されたベースには電流源Iを介して高電位
端VCCに接続する。また、各トランジスタQ1,Q2
のエミッタは抵抗R3,R4を介して低電位端VEEに
接続されるとともに、両エミッタ間には抵抗Rとコンデ
ンサCが接続される。
2. Description of the Related Art An example of a conventional gain control amplifier of this type is shown in FIG. In the figure, the bases of the first and second transistors Q1 and Q2 are respectively connected to input terminals IN1 and IN.
2 and each collector is connected to the high potential terminal VCC through the resistors R1 and R1 and the output terminals OUT1 and OUT.
2 are connected. Further, transistors Q3 and Q4 forming a bidirectional transistor are connected in series between both collectors. That is, the transistors Q3 and Q4 have their bases and collectors connected to each other, and each emitter has a first and second emitter.
Connected to each collector of the transistors Q1 and Q2. Further, the commonly connected bases are connected to the high potential terminal VCC via the current source I. In addition, each transistor Q1, Q2
The emitter of is connected to the low potential terminal VEE via resistors R3 and R4, and the resistor R and the capacitor C are connected between both emitters.

【0003】この利得制御増幅器では、電流源Iの電流
を変化させることにより、双方向トランジスタQ3,Q
4の飽和抵抗が変化し、入力端IN1,IN2より入力
された信号は、抵抗R1,R2及び双方向トランジスタ
Q3,Q4の飽和抵抗からなる負荷抵抗と、抵抗R3,
R4,Rと、コンデンサCからなる帰還インピーダンス
との比によって決まる利得分だけ増幅され、出力端OU
T1,OUT2に出力される。また、コンデンサCはこ
の出力にピーキングを生じさせて広帯域特性を改善す
る。
In this gain control amplifier, the bidirectional transistors Q3 and Q are changed by changing the current of the current source I.
The saturation resistance of No. 4 changes, and the signals input from the input terminals IN1 and IN2 receive the load resistance including resistances R1 and R2 and the saturation resistance of the bidirectional transistors Q3 and Q4, and the resistance R3.
It is amplified by a gain determined by the ratio of R4, R and the feedback impedance of the capacitor C, and the output end OU
It is output to T1 and OUT2. Further, the capacitor C causes peaking in this output to improve the wide band characteristic.

【0004】[0004]

【発明が解決しようとする課題】この従来の利得制御増
幅器では、集積回路における高利得制御を行う場合に
は、抵抗R1,R2及び双方向トランジスタQ1,Q2
の飽和抵抗にて構成された負荷抵抗を大きくするか、帰
還抵抗Rを小さくしなければならないが、前者の負荷抵
抗を大きくして高利得を制御しようとすると、第1及び
第2のトランジスタQ1,Q2のコレクタの電位とベー
スの電位が逆転しないようにしなければならなく、高利
得の制御が制限されるという問題がある。また、後者の
帰還抵抗の抵抗Rを小さくして高利得を制御しようとす
ると、抵抗体の特性保証のため抵抗体の面積を大きくし
なければならないので、利得制御増幅器の構成する面積
が大きくなるという問題がある。本発明の目的は、容易
に高利得の制御が行え、かつ構成する面積が小さい利得
制御増幅器を提供することにある。
In this conventional gain control amplifier, when high gain control is performed in an integrated circuit, resistors R1 and R2 and bidirectional transistors Q1 and Q2 are used.
It is necessary to increase the load resistance formed by the saturation resistance of the above or to reduce the feedback resistance R. However, if the former load resistance is increased to control the high gain, the first and second transistors Q1 , Q2 must be prevented from reversing the collector potential and the base potential, which poses a problem that high gain control is limited. Further, if the resistance R of the latter feedback resistor is reduced to control a high gain, the area of the resistor must be increased in order to guarantee the characteristics of the resistor, so that the area formed by the gain control amplifier becomes large. There is a problem. An object of the present invention is to provide a gain control amplifier which can easily control a high gain and has a small area.

【0005】[0005]

【課題を解決するための手段】本発明は、それぞれのベ
ースが信号入力端に接続され、かつ各コレクタが信号出
力端に接続された第1及び第2のトランジスタと、これ
ら第1及び第2のトランジスタの各エミッタにそれぞれ
接続された抵抗と、これらエミッタ間に接続された双方
向トランジスタとを備え、前記双方向トランジスタはコ
レクタとエミッタとが逆方向に並列接続された一対のト
ランジスタで構成され、これらトランジスタのコレクタ
及びエミッタが前記第1及び第2のトランジスタのエミ
ッタに接続され、かつ両トランジスタのベースは定電流
を与える電流源に共通接続される。
According to the present invention, there are provided first and second transistors each having a base connected to a signal input terminal and each collector connected to a signal output terminal, and the first and second transistors. A resistor connected to each emitter of the transistor and a bidirectional transistor connected between these emitters. The bidirectional transistor is composed of a pair of transistors whose collector and emitter are connected in parallel in opposite directions. The collectors and emitters of these transistors are connected to the emitters of the first and second transistors, and the bases of both transistors are commonly connected to a current source that provides a constant current.

【0006】[0006]

【実施例】次に、本発明について図面を参照して説明す
る。図1(a)は本発明の一実施例の回路図を示してお
り、第1及び第2のトランジスタQ1,Q2はそれぞれ
のベースを入力端IN1,IN2とし、各コレクタを抵
抗R1,R2を介して高電位端VCCに接続するととも
に、出力端OUT1,OUT2に接続している。また、
第1及び第2のトランジスタQ1,Q2の各エミッタを
抵抗R3,R4を介して低電位端VEEに接続するとと
もに、各エミッタ間に双方向トランジスタを構成する第
3及び第4のトランジスタQ3,Q4(各ベースを共通
接続しているトランジスタ)と、コンデンサCを接続し
ている。即ち、これら双方向トランジスタQ1,Q2の
共通ベースは電流源Iを介して高電位端VCCに接続
し、第3のトランジスタQ3のコレクタと第4のトラン
ジスタQ4のエミッタをそれぞれ第1のトランジスタQ
1のエミッタに接続し、第3のトランジスタQ3のエミ
ッタと第4のトランジスタQ4のコレクタをそれぞれ第
2のトランジスタQ2のエミッタに接続している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 (a) shows a circuit diagram of an embodiment of the present invention. The first and second transistors Q1 and Q2 have their bases as input terminals IN1 and IN2, and their collectors have resistors R1 and R2 respectively. It is connected to the high potential terminal VCC through the output terminals OUT1 and OUT2. Also,
The emitters of the first and second transistors Q1 and Q2 are connected to the low potential terminal VEE via the resistors R3 and R4, and third and fourth transistors Q3 and Q4 that form a bidirectional transistor between the emitters of the first and second transistors Q1 and Q2. A capacitor C is connected to (a transistor whose bases are commonly connected). That is, the common bases of these bidirectional transistors Q1 and Q2 are connected to the high potential terminal VCC through the current source I, and the collector of the third transistor Q3 and the emitter of the fourth transistor Q4 are respectively connected to the first transistor Q.
The emitter of the third transistor Q3 and the collector of the fourth transistor Q4 are connected to the emitter of the second transistor Q2, respectively.

【0007】この回路によれば、入力端IN1,IN2
より入力された信号の増幅度は、抵抗R3,R4と、双
方向トランジスタQ3,Q4の飽和抵抗と、コンデンサ
Cからなる帰還インピーダンスと、抵抗R1,R2の負
荷抵抗との比によって決定される。高利得における制御
を行うには双方向トランジスタQ3,Q4の飽和抵抗を
小さくできればよいが、ここでは双方向トランジスタQ
3,Q4が並列に接続されているため、図3に示したよ
うに直列に接続された双方向トランジスタの飽和抵抗よ
り最小抵抗値を1/4程度小さくすることができる。ま
た、増幅器の帰還抵抗を双方向トランジスタQ3,Q4
にて構成するため、集積回路において小抵抗にて構成す
る必要がなく、増幅器を構成する面積を小さくすること
ができる。
According to this circuit, the input terminals IN1 and IN2 are
The amplification degree of the input signal is determined by the ratio of the resistors R3 and R4, the saturation resistance of the bidirectional transistors Q3 and Q4, the feedback impedance of the capacitor C, and the load resistance of the resistors R1 and R2. In order to perform control at high gain, it is sufficient to reduce the saturation resistance of the bidirectional transistors Q3 and Q4.
Since 3 and Q4 are connected in parallel, the minimum resistance value can be reduced to about 1/4 of the saturation resistance of the bidirectional transistor connected in series as shown in FIG. In addition, the feedback resistance of the amplifier is set to the bidirectional transistors Q3 and Q4.
Since it is configured as described above, it is not necessary to configure the integrated circuit with a small resistance, and the area configuring the amplifier can be reduced.

【0008】更に、双方向トランジスタQ3,Q4を並
列接続して構成することにより、図1(b)に等価回路
を示すように、トランジスタQ3のベース−コレクタ間
及びベース−エミッタ間にそれぞれ発生する寄生容量C
1,C2と、トランジスタQ4のベース−エミッタ間及
びベース−コレクタ間にそれぞれ発生する寄生容量C
3,C4は、第1及び第2のトランジスタQ1,Q2の
エミッタ間に合成容量としてコンデンサCと並列に接続
されことになり、その分コンデンサCにおける容量値を
小さくすることができ、より増幅器の構成する面積を小
さくすることができる。
Further, when the bidirectional transistors Q3 and Q4 are connected in parallel, they are generated between the base and collector and between the base and emitter of the transistor Q3, as shown in the equivalent circuit of FIG. 1 (b). Parasitic capacitance C
1, C2, and the parasitic capacitance C generated between the base-emitter and the base-collector of the transistor Q4, respectively.
The capacitors C3 and C4 are connected in parallel with the capacitor C between the emitters of the first and second transistors Q1 and Q2 as a combined capacitor, and the capacitance value of the capacitor C can be reduced by that amount, thereby further reducing the amplifier. The constituting area can be reduced.

【0009】図2は本発明の第2実施例を示しており、
前記実施例と同一部分には同一符号を付してある。ここ
では双方向トランジスタQ3,Q4によって発生した合
成寄生容量よりも図1のコンデンサCの容量が小さい場
合には、このコンデンサCを省略している。この回路に
おいても、第1実施例と略同じ効果を得ることができ、
かつコンデンサを用いていないために集積化を容易にす
ることができる。
FIG. 2 shows a second embodiment of the present invention,
The same parts as those in the above embodiment are designated by the same reference numerals. Here, when the capacitance of the capacitor C in FIG. 1 is smaller than the combined parasitic capacitance generated by the bidirectional transistors Q3 and Q4, the capacitor C is omitted. Also in this circuit, it is possible to obtain substantially the same effect as in the first embodiment,
Moreover, since no capacitor is used, integration can be facilitated.

【0010】[0010]

【発明の効果】以上説明したように本発明は、第1及び
第2のトランジスタのエミッタ間に接続する双方向トラ
ンジスタを、エミッタ及びコレクタを逆方向に並列接続
し、かつ共通ベースに電流源を接続した構成としている
ので、飽和抵抗を小さくできるとともに、帰還抵抗を小
さくし、或いは省略することができ、広帯域高利得の制
御を容易にし、かつ集積回路における増幅器の構成する
面積を小さくするという効果が得られる。
As described above, according to the present invention, the bidirectional transistor connected between the emitters of the first and second transistors, the emitter and the collector are connected in parallel in the opposite direction, and the current source is connected to the common base. Since the configuration is connected, the saturation resistance can be reduced, the feedback resistance can be reduced or omitted, control of wide band high gain can be facilitated, and the area configured by the amplifier in the integrated circuit can be reduced. Is obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の回路図と、双方向トランジ
スタに寄生する容量を示す図である。
FIG. 1 is a circuit diagram of an embodiment of the present invention and a diagram showing a capacitance parasitic on a bidirectional transistor.

【図2】本発明の第2実施例の回路図である。FIG. 2 is a circuit diagram of a second embodiment of the present invention.

【図3】従来の増幅器の一例の回路図である。FIG. 3 is a circuit diagram of an example of a conventional amplifier.

【符号の説明】[Explanation of symbols]

Q1 第1のトランジスタ Q2 第2のトランジスタ Q3,Q4 双方向トランジスタ R1〜R4 抵抗 C コンデンサ I 電流源 Q1 1st transistor Q2 2nd transistor Q3, Q4 Bidirectional transistor R1-R4 Resistor C Capacitor I Current source

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 それぞれのベースが信号入力端に接続さ
れ、かつ各コレクタが信号出力端に接続された第1及び
第2のトランジスタと、これら第1及び第2のトランジ
スタの各エミッタにそれぞれ接続された抵抗と、これら
エミッタ間に接続された双方向トランジスタとを備え、
前記双方向トランジスタはコレクタとエミッタが逆方向
に並列接続された一対のトランジスタで構成され、これ
らトランジスタのコレクタ及びエミッタが前記第1及び
第2のトランジスタのエミッタに接続され、かつ両トラ
ンジスタのベースは定電流を与える電流源に共通接続さ
れたことを特徴とする利得制御増幅器。
1. A first and a second transistor having respective bases connected to a signal input terminal and respective collectors connected to a signal output terminal, and respectively connected to respective emitters of the first and second transistors. And a bidirectional transistor connected between these emitters,
The bidirectional transistor is composed of a pair of transistors whose collector and emitter are connected in parallel in opposite directions. The collector and emitter of these transistors are connected to the emitters of the first and second transistors, and the bases of both transistors are A gain control amplifier, which is commonly connected to a current source for providing a constant current.
JP4283443A 1992-09-30 1992-09-30 Gain control amplifier Pending JPH06112744A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4283443A JPH06112744A (en) 1992-09-30 1992-09-30 Gain control amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4283443A JPH06112744A (en) 1992-09-30 1992-09-30 Gain control amplifier

Publications (1)

Publication Number Publication Date
JPH06112744A true JPH06112744A (en) 1994-04-22

Family

ID=17665615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4283443A Pending JPH06112744A (en) 1992-09-30 1992-09-30 Gain control amplifier

Country Status (1)

Country Link
JP (1) JPH06112744A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009512999A (en) * 2005-09-21 2009-03-26 インターナショナル レクティファイアー コーポレイション Semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009512999A (en) * 2005-09-21 2009-03-26 インターナショナル レクティファイアー コーポレイション Semiconductor package

Similar Documents

Publication Publication Date Title
JP2766264B2 (en) Differential amplifier circuit
JP2603968B2 (en) Linear differential amplifier circuit
JPH0143486B2 (en)
JPH0775289B2 (en) Transconductance amplifier circuit
JP2622321B2 (en) High frequency cross junction folded cascode circuit
US5382919A (en) Wideband constant impedance amplifiers
GB2321150A (en) A low noise single ended input/differential output rf amplifier
JP2564719Y2 (en) Broadband amplifier circuit
US4369410A (en) Monolithically integrable transistor amplifier having gain control means
JPS6333727B2 (en)
JPH05299949A (en) Feedback type differential amplifier circuit
JPS63214009A (en) Composite transistor
JPH06112744A (en) Gain control amplifier
JPH0350447B2 (en)
JPH0227807A (en) Electronic circuit
JP2600648B2 (en) Differential amplifier circuit
JPH07170134A (en) Amplifier circuit
JPH066608Y2 (en) Variable gain circuit
JPH05315888A (en) Phase shift circuit
JPS62154807A (en) Differential amplifier circuit
JPS6017939Y2 (en) integrated circuit device
JPH05175754A (en) Differential amplifier
JPH06152263A (en) Amplifier
JP3360911B2 (en) Differential amplifier circuit
JPS6330013A (en) Amplifier circuit