JPS63299612A - カウント装置 - Google Patents
カウント装置Info
- Publication number
- JPS63299612A JPS63299612A JP62135374A JP13537487A JPS63299612A JP S63299612 A JPS63299612 A JP S63299612A JP 62135374 A JP62135374 A JP 62135374A JP 13537487 A JP13537487 A JP 13537487A JP S63299612 A JPS63299612 A JP S63299612A
- Authority
- JP
- Japan
- Prior art keywords
- digit
- memory cells
- writing
- stored
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 abstract description 4
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 abstract 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
- H03K21/403—Arrangements for storing the counting state in case of power supply interruption
Landscapes
- Counters In Electrophotography And Two-Sided Copying (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［従来技術］
プリンタあるいは複写機のトータル印字枚数等の計数に
利用されるカウント装置は、本体の電源のオン−オフの
操作に係りなくくカウント値を記憶している必要がある
。そのためランダムアクセスメモリをバックアップ電源
と併用することにより電源オフ時のカウント値の記憶に
対処している。
利用されるカウント装置は、本体の電源のオン−オフの
操作に係りなくくカウント値を記憶している必要がある
。そのためランダムアクセスメモリをバックアップ電源
と併用することにより電源オフ時のカウント値の記憶に
対処している。
［発明が解決しようとする問題点］
しかし、前述の装置では、バックアップ電源を必要とす
るためコスト高となり、また長期に及ぶ電源オフの状態
においては、そのカウント値が消去される虞れがあった
。
るためコスト高となり、また長期に及ぶ電源オフの状態
においては、そのカウント値が消去される虞れがあった
。
また、一般にＥＥＰＲＯＭとよばれる電気的消去書込可
能メモリを利用したものも考えられるが、一般の電気的
消去と込可能メモリの書込み可能回数が１万回乃至１０
万回程度であることにより、それ以上の回数の書換えを
行なうカウンタには利用できなかった。
能メモリを利用したものも考えられるが、一般の電気的
消去と込可能メモリの書込み可能回数が１万回乃至１０
万回程度であることにより、それ以上の回数の書換えを
行なうカウンタには利用できなかった。
［発明の目的］
この発明は、上記した問題点を解決するためになされた
ものであり、バックアップ電源を必要とせず、かつ最大
カウント回数の大きい不揮発性のカウント装置を提供す
ることを目的としている。
ものであり、バックアップ電源を必要とせず、かつ最大
カウント回数の大きい不揮発性のカウント装置を提供す
ることを目的としている。
［問題点を解決するための手段］
そこで本発明は、前記記憶手段よりカウント値を読出す
続出手段と、読出されたカウント値を更新する更新手段
と、更新されたカウント値を前記記憶手段に書込む書込
手段とを有するカウント装置において、前記記憶手段を
、複数のメモリセルを有する電気的消去書込可能メモリ
により構成すると共に、前記カウント値を一定の桁毎に
分割して前記メモリセルにそれぞれ記憶させ、更に前記
カウント値の少なくとも１個の桁には、その桁を記憶す
るための複数のメモリセルを割当てると共に、前記同一
桁に割当てられた複数のメモリセルのいずれかを選択し
、その選択されたメモリセルを前記書込手段よりアクセ
ス可能とする選択手段を有することを特徴とするもので
ある。
続出手段と、読出されたカウント値を更新する更新手段
と、更新されたカウント値を前記記憶手段に書込む書込
手段とを有するカウント装置において、前記記憶手段を
、複数のメモリセルを有する電気的消去書込可能メモリ
により構成すると共に、前記カウント値を一定の桁毎に
分割して前記メモリセルにそれぞれ記憶させ、更に前記
カウント値の少なくとも１個の桁には、その桁を記憶す
るための複数のメモリセルを割当てると共に、前記同一
桁に割当てられた複数のメモリセルのいずれかを選択し
、その選択されたメモリセルを前記書込手段よりアクセ
ス可能とする選択手段を有することを特徴とするもので
ある。
し作用］
以上のように構成された本発明において、選択手段はカ
ウント回数等に関連して制御され、同一の桁に割当てら
れた複数のメモリセルのいずれかを選択する。書込手段
は、その桁に対して、選択されたメモリセルにのみ書込
みを行なう。
ウント回数等に関連して制御され、同一の桁に割当てら
れた複数のメモリセルのいずれかを選択する。書込手段
は、その桁に対して、選択されたメモリセルにのみ書込
みを行なう。
［実施例］
以下、この発明を具体化した第１の実施例を第１図及び
第３図を参照して説明する。
第３図を参照して説明する。
記憶手段に対応する電気的消去書込可能メモリ（以下Ｅ
ＥＰＲＯＭと称す）１は複数のメモリセルｉａ、ｉｂ、
・・を有し、それらのメモリセル１ａ、１ｂ、
・・のそれぞれに異なるアドレスが割り付けられている
。これらのメモリセル１ａ。
ＥＰＲＯＭと称す）１は複数のメモリセルｉａ、ｉｂ、
・・を有し、それらのメモリセル１ａ、１ｂ、
・・のそれぞれに異なるアドレスが割り付けられている
。これらのメモリセル１ａ。
１ｂ、・・には８ビツトのデータ、即ちＢＣＤコードに
換算してＯ乃至９９のいずれかの値を記憶可能である。
換算してＯ乃至９９のいずれかの値を記憶可能である。
従って、このＥＥＰＲＯＭＩによりＢＣＤコードで数値
を記憶させる場合、１０進法における２桁単位で桁上げ
を行なうことになる。
を記憶させる場合、１０進法における２桁単位で桁上げ
を行なうことになる。
このＥＥＰＲＯＭｌのアドレスＡ乃至アドレスＡ＋５に
よって示される６個のメモリセル１ａ、１ｂ、・・１ｆ
は、カウント値の記憶のために割当てられており、アド
レスＡで示されるメモリセル１ａには子方及び−万の位
、アドレスＡ＋１で示されるメモリセル１ｂには千及び
百の位、アドレスＡ＋２乃至アドレスＡ＋５で示される
４個のメモリセル１ｃ、１ｄ、１ｅ、１ｆにはＯ乃至９
９の値がそれぞれ記憶されるようになっている。
よって示される６個のメモリセル１ａ、１ｂ、・・１ｆ
は、カウント値の記憶のために割当てられており、アド
レスＡで示されるメモリセル１ａには子方及び−万の位
、アドレスＡ＋１で示されるメモリセル１ｂには千及び
百の位、アドレスＡ＋２乃至アドレスＡ＋５で示される
４個のメモリセル１ｃ、１ｄ、１ｅ、１ｆにはＯ乃至９
９の値がそれぞれ記憶されるようになっている。
中央演算装置（以下ＣＰＬＩと称す）１２は、演算機能
を有し、ＥＥＰＲＯＭｌあるいはＲＯＭ１３からの記憶
内容を読出し、ＥＥＰＲＯＭＩに対しての書込み、カウ
ント値に対する演算、カウント信号３１０の監視、及び
選択手段を構成する２ｂｉｔの４進カウンタのカウント
等を行なうように構成されている。
を有し、ＥＥＰＲＯＭｌあるいはＲＯＭ１３からの記憶
内容を読出し、ＥＥＰＲＯＭＩに対しての書込み、カウ
ント値に対する演算、カウント信号３１０の監視、及び
選択手段を構成する２ｂｉｔの４進カウンタのカウント
等を行なうように構成されている。
ＣＰＬＪ１２には、それらの処理を記述したＲＯＭ１３
及びランダムアクセスメモリ（以下ＲＡＭと称す）１４
が、アクセス可能に接続されている。
及びランダムアクセスメモリ（以下ＲＡＭと称す）１４
が、アクセス可能に接続されている。
読出手段、更新手段、書込手段及び選択手段の各処理は
ＲＯＭ１３にプログラムとして記述されており、ＣＰＵ
１２によって実行される。
ＲＯＭ１３にプログラムとして記述されており、ＣＰＵ
１２によって実行される。
またＲＡＭ１４は、ＣＰＵ１２が４進カウンタとして作
動する場合のカウンタ領域１５、及びその他の処理にお
けるワークエリアを含んでいる。
動する場合のカウンタ領域１５、及びその他の処理にお
けるワークエリアを含んでいる。
以上のように構成されたカウント装置の作動を以下第３
図に示すフローチャートに基づき説明する。
図に示すフローチャートに基づき説明する。
カウントアツプはカウント信号ＳＩＯが入力される毎に
行なわれる。まずステップ２１において電源入力後の、
カウント信＠Ｓ”ＩＯの回数を４進カウンタによりカウ
ントする。次にステップ２２に進み、ステップ２１にお
けるカウンタの出力する値、即ちＯ乃至３までの整数の
値に従い、ＥＥＰＲＯＭｌのアドレスＡ＋２乃至アドレ
スＡ＋５のいずれかを線形に対応させて選択する。次に
ステップ２３において、その選択されたアドレスの示す
メモリセルの記憶内容を読出し、その値に１を加えて再
びそのメモリセルに記憶させる。このときそのメモリセ
ルに記憶された値が桁上りのためにＯとなったならば、
アドレスＡ＋１で表されるメモリセル１ｂに記憶される
１直をカウントアツプする。アドレスＡ＋１で表される
メモリセル１ｂが桁上りのためＯとなった場合も同様に
アドレスＡで表されるメモリセル１ａに記憶された値を
カウントアツプする。カウント値を読出す時はアドレス
ＡからＡ＋２の６桁のデータにアドレスへ＋３乃至Ａ＋
５のデータをたぜば、カウント値となる。
行なわれる。まずステップ２１において電源入力後の、
カウント信＠Ｓ”ＩＯの回数を４進カウンタによりカウ
ントする。次にステップ２２に進み、ステップ２１にお
けるカウンタの出力する値、即ちＯ乃至３までの整数の
値に従い、ＥＥＰＲＯＭｌのアドレスＡ＋２乃至アドレ
スＡ＋５のいずれかを線形に対応させて選択する。次に
ステップ２３において、その選択されたアドレスの示す
メモリセルの記憶内容を読出し、その値に１を加えて再
びそのメモリセルに記憶させる。このときそのメモリセ
ルに記憶された値が桁上りのためにＯとなったならば、
アドレスＡ＋１で表されるメモリセル１ｂに記憶される
１直をカウントアツプする。アドレスＡ＋１で表される
メモリセル１ｂが桁上りのためＯとなった場合も同様に
アドレスＡで表されるメモリセル１ａに記憶された値を
カウントアツプする。カウント値を読出す時はアドレス
ＡからＡ＋２の６桁のデータにアドレスへ＋３乃至Ａ＋
５のデータをたぜば、カウント値となる。
次に、一つのメモリセルに対する書込み可能回数を一万
回とし、最大カウン１〜回数を四方口とした第２の実施
例を説明する。第４図は、この実施例のカウント信号入
力３１０よりカウント値の更新までの処理を示すフロー
チャートである。
回とし、最大カウン１〜回数を四方口とした第２の実施
例を説明する。第４図は、この実施例のカウント信号入
力３１０よりカウント値の更新までの処理を示すフロー
チャートである。
カランｉ・信号Ｓ１０が入力されると、ステップ３１に
おいて、アドレスＡで示されるメモリセル１ａの記憶内
容が読出される。次にステップ３２に進み、その記憶内
容の値がＯならばステップ３３へ、１ならばステップ３
４へ、２ならばステップ３５へ、３ならばステップ３６
へそれぞれ分岐させる。ステップ３３乃至ステップ３６
ではそれぞれアドレスＡ＋２乃至アドレスＡ＋５の対応
するメモリセルを選択する。次にステップ３７へ進み、
前ステップによって選択されたメモリセルの記憶内容を
カウントアツプする。このときそのメモリセルが桁上り
のためＯとなったならば、第１の実施例で説明したよう
にアドレスＡ及びアドレスＡ＋１で示されるメモリセル
１ａ、１ｂに記憶される値をカウントアツプする。
おいて、アドレスＡで示されるメモリセル１ａの記憶内
容が読出される。次にステップ３２に進み、その記憶内
容の値がＯならばステップ３３へ、１ならばステップ３
４へ、２ならばステップ３５へ、３ならばステップ３６
へそれぞれ分岐させる。ステップ３３乃至ステップ３６
ではそれぞれアドレスＡ＋２乃至アドレスＡ＋５の対応
するメモリセルを選択する。次にステップ３７へ進み、
前ステップによって選択されたメモリセルの記憶内容を
カウントアツプする。このときそのメモリセルが桁上り
のためＯとなったならば、第１の実施例で説明したよう
にアドレスＡ及びアドレスＡ＋１で示されるメモリセル
１ａ、１ｂに記憶される値をカウントアツプする。
尚、第１及び第２の実施例におけるステップ２３、及び
ステップ３７の処理は、読出手段、更新手段、書込手段
の一連の処理に対応している。
ステップ３７の処理は、読出手段、更新手段、書込手段
の一連の処理に対応している。
以上のようにこれらの実施例では、ＥＥＰＲＯＭの最大
書込み回数の４倍の回数をカウントすることが可能とな
る。
書込み回数の４倍の回数をカウントすることが可能とな
る。
尚、本発明は上記実施例に限られるものではなく、例え
ば、第１及び第２の実施例ともデータはＢＣＤでなく、
バイナリ−でも可能であり、１アドレスのデータ数も素
子固有のものであるので８ビツトには限定されない。ま
た最下位桁を記憶するメモリセルの数も４個に限定され
ない。複数のメモリセルを割当てる桁も最下位桁のみに
限定されず、素子の書込み可能回数とカウンタの最大カ
ウント回数に応じて、決定すればよい。
ば、第１及び第２の実施例ともデータはＢＣＤでなく、
バイナリ−でも可能であり、１アドレスのデータ数も素
子固有のものであるので８ビツトには限定されない。ま
た最下位桁を記憶するメモリセルの数も４個に限定され
ない。複数のメモリセルを割当てる桁も最下位桁のみに
限定されず、素子の書込み可能回数とカウンタの最大カ
ウント回数に応じて、決定すればよい。
［発明の効果］
以上説明したように、本発明では、１個の桁を記憶する
メモリセルを複数有し、選択手段によって切換えるので
、見かけ上メモリ素子の書込み可能回数を越えての書込
みが可能となり、最大カウント回数の大きな不揮発性の
カウンタを構成することが可能となる。
メモリセルを複数有し、選択手段によって切換えるので
、見かけ上メモリ素子の書込み可能回数を越えての書込
みが可能となり、最大カウント回数の大きな不揮発性の
カウンタを構成することが可能となる。
第１図は本発明のクレーム対応図、第２図は第１の実施
例の構成を示すブロック図、第３図は第１の実施例のＣ
ＰＵの動作を示すフローチャート、第４図は第２の実施
例のＣＰＵの動作を示すフローチャートである。 尚、１はＥＥＰＲＯＭ、１２はＣＰＵ、１３はＲＯＭ、
１４はＲＡＭである。
例の構成を示すブロック図、第３図は第１の実施例のＣ
ＰＵの動作を示すフローチャート、第４図は第２の実施
例のＣＰＵの動作を示すフローチャートである。 尚、１はＥＥＰＲＯＭ、１２はＣＰＵ、１３はＲＯＭ、
１４はＲＡＭである。
Claims (1)
- 【特許請求の範囲】 １、記憶手段（１）と 前記記憶手段（１）よりカウント値を読出す読出手段（
２）と 読出されたカウント値を更新する更新手段（３）と 更新されたカウント値を前記記憶手段（１）に書込む書
込手段（４）とを有するカウント装置において、 前記記憶手段（１）を、複数のメモリセル（１ａ、１ｂ
、・・）を有する電気的消去書込可能メモリにより構成
すると共に、前記カウント値を一定の桁毎に分割して前
記メモリセル（１ａ、１ｂ、・・）にそれぞれ記憶させ
、更に前記カウント値の少なくとも１個の桁には、その
桁を記憶するための複数のメモリセル（１ｃ、１ｄ、・
・）を割当てると共に、前記同一桁に割当てられた複数
のメモリセル（１ｃ、１ｄ、・・）のいずれかを選択し
、その選択されたメモリセル（１ｃ、１ｄ、・・のいず
れか１個）を前記書込手段よりアクセス可能とする選択
手段（５）を有することを特徴とするカウント装置。 ２、前記選択手段（５）は、前記同一の桁に割当てられ
たメモリセル（１ｃ、１ｄ、・・）を均等に、あるいは
各メモリセル（１ｃ、１ｄ、・・）に対してその書込回
数が一定の値を越えることのないように選択するように
構成されていることを特徴とする特許請求の範囲第１項
に記載のカウント装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135374A JPS63299612A (ja) | 1987-05-29 | 1987-05-29 | カウント装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135374A JPS63299612A (ja) | 1987-05-29 | 1987-05-29 | カウント装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63299612A true JPS63299612A (ja) | 1988-12-07 |
Family
ID=15150222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62135374A Pending JPS63299612A (ja) | 1987-05-29 | 1987-05-29 | カウント装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63299612A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334330U (ja) * | 1989-08-15 | 1991-04-04 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196598A (ja) * | 1984-10-17 | 1986-05-15 | Fuji Electric Co Ltd | 電気的消去可能なｐ−ｒｏｍのカウントデ−タ記憶方法 |
| JPS6126332B2 (ja) * | 1982-12-24 | 1986-06-20 | Kao Kk |
-
1987
- 1987-05-29 JP JP62135374A patent/JPS63299612A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6126332B2 (ja) * | 1982-12-24 | 1986-06-20 | Kao Kk | |
| JPS6196598A (ja) * | 1984-10-17 | 1986-05-15 | Fuji Electric Co Ltd | 電気的消去可能なｐ−ｒｏｍのカウントデ−タ記憶方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334330U (ja) * | 1989-08-15 | 1991-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568626A (en) | Method and system for rewriting data in a non-volatile memory a predetermined large number of times | |
| US3760171A (en) | Programmable calculators having display means and multiple memories | |
| EP0156316B1 (en) | Memory device with data access control | |
| US4751684A (en) | Search apparatus | |
| JPS6196598A (ja) | 電気的消去可能なｐ−ｒｏｍのカウントデ−タ記憶方法 | |
| GB2122387A (en) | Programmable controller | |
| GB1601955A (en) | Data processing systems | |
| US3982231A (en) | Prefixing in a multiprocessing system | |
| US4378590A (en) | Register allocation apparatus | |
| GB2115961A (en) | Binary coded decimal number division apparatus | |
| US4893236A (en) | Electronic cash register | |
| JPS63299612A (ja) | カウント装置 | |
| EP0057096A2 (en) | Information processing unit | |
| US4041466A (en) | Multi-axis encoder processing and display system | |
| JPH06110696A (ja) | ファジイ推論のグレード演算回路 | |
| JPS5827438Y2 (ja) | シフトレジスタ | |
| EP0075633B1 (en) | Register allocation apparatus | |
| US5423052A (en) | Central processing unit with switchable carry and borrow flag | |
| US4415890A (en) | Character generator capable of storing character patterns at different addresses | |
| US3611304A (en) | Address conversion method for use in scanning inputs to a process control computer | |
| JP3597548B2 (ja) | ディジタルシグナルプロセッサ | |
| SU864336A1 (ru) | Логическое запоминающее устройство | |
| KR930009093B1 (ko) | 데이타 처리 시스템 | |
| JPS646600B2 (ja) | ||
| JPS62200974A (ja) | インタ−リ−ブ装置 |